iris
802798ce3c
git-subtree-dir: external/capstone git-subtree-split: e46f64fadb351e9ecd05264fab26f2772feb0994
100 lines
5.0 KiB
C
100 lines
5.0 KiB
C
/* Capstone Disassembly Engine, https://www.capstone-engine.org */
|
|
/* By Nguyen Anh Quynh <aquynh@gmail.com>, 2013-2022, */
|
|
/* Rot127 <unisono@quyllur.org> 2022-2024 */
|
|
/* Automatically generated file by Capstone's LLVM TableGen Disassembler Backend. */
|
|
|
|
/* LLVM-commit: <commit> */
|
|
/* LLVM-tag: <tag> */
|
|
|
|
/* Do not edit. */
|
|
|
|
/* Capstone's LLVM TableGen Backends: */
|
|
/* https://github.com/capstone-engine/llvm-capstone */
|
|
|
|
RISCV_INS_ALIAS_NOP, // Real instr.: RISCV_ADDI
|
|
RISCV_INS_ALIAS_LI, // Real instr.: RISCV_ADDI
|
|
RISCV_INS_ALIAS_MV, // Real instr.: RISCV_ADDI
|
|
RISCV_INS_ALIAS_NOT, // Real instr.: RISCV_XORI
|
|
RISCV_INS_ALIAS_NEG, // Real instr.: RISCV_SUB
|
|
RISCV_INS_ALIAS_NEGW, // Real instr.: RISCV_SUBW
|
|
RISCV_INS_ALIAS_SEXT_W, // Real instr.: RISCV_ADDIW
|
|
RISCV_INS_ALIAS_SEQZ, // Real instr.: RISCV_SLTIU
|
|
RISCV_INS_ALIAS_SNEZ, // Real instr.: RISCV_SLTU
|
|
RISCV_INS_ALIAS_SLTZ, // Real instr.: RISCV_SLT
|
|
RISCV_INS_ALIAS_SGTZ, // Real instr.: RISCV_SLT
|
|
RISCV_INS_ALIAS_BEQZ, // Real instr.: RISCV_BEQ
|
|
RISCV_INS_ALIAS_BNEZ, // Real instr.: RISCV_BNE
|
|
RISCV_INS_ALIAS_BLEZ, // Real instr.: RISCV_BGE
|
|
RISCV_INS_ALIAS_BGEZ, // Real instr.: RISCV_BGE
|
|
RISCV_INS_ALIAS_BLTZ, // Real instr.: RISCV_BLT
|
|
RISCV_INS_ALIAS_BGTZ, // Real instr.: RISCV_BLT
|
|
RISCV_INS_ALIAS_J, // Real instr.: RISCV_JAL
|
|
RISCV_INS_ALIAS_JAL, // Real instr.: RISCV_JAL
|
|
RISCV_INS_ALIAS_JR, // Real instr.: RISCV_JALR
|
|
RISCV_INS_ALIAS_JALR, // Real instr.: RISCV_JALR
|
|
RISCV_INS_ALIAS_RET, // Real instr.: RISCV_JALR
|
|
RISCV_INS_ALIAS_FENCE, // Real instr.: RISCV_FENCE
|
|
RISCV_INS_ALIAS_PAUSE, // Real instr.: RISCV_FENCE
|
|
RISCV_INS_ALIAS_RDINSTRET, // Real instr.: RISCV_CSRRS
|
|
RISCV_INS_ALIAS_RDCYCLE, // Real instr.: RISCV_CSRRS
|
|
RISCV_INS_ALIAS_RDTIME, // Real instr.: RISCV_CSRRS
|
|
RISCV_INS_ALIAS_RDINSTRETH, // Real instr.: RISCV_CSRRS
|
|
RISCV_INS_ALIAS_RDCYCLEH, // Real instr.: RISCV_CSRRS
|
|
RISCV_INS_ALIAS_RDTIMEH, // Real instr.: RISCV_CSRRS
|
|
RISCV_INS_ALIAS_CSRR, // Real instr.: RISCV_CSRRS
|
|
RISCV_INS_ALIAS_CSRW, // Real instr.: RISCV_CSRRW
|
|
RISCV_INS_ALIAS_CSRS, // Real instr.: RISCV_CSRRS
|
|
RISCV_INS_ALIAS_CSRC, // Real instr.: RISCV_CSRRC
|
|
RISCV_INS_ALIAS_CSRWI, // Real instr.: RISCV_CSRRWI
|
|
RISCV_INS_ALIAS_CSRSI, // Real instr.: RISCV_CSRRSI
|
|
RISCV_INS_ALIAS_CSRCI, // Real instr.: RISCV_CSRRCI
|
|
RISCV_INS_ALIAS_SFENCE_VMA, // Real instr.: RISCV_SFENCE_VMA
|
|
RISCV_INS_ALIAS_HFENCE_GVMA, // Real instr.: RISCV_HFENCE_GVMA
|
|
RISCV_INS_ALIAS_HFENCE_VVMA, // Real instr.: RISCV_HFENCE_VVMA
|
|
RISCV_INS_ALIAS_NTL_P1, // Real instr.: RISCV_ADD
|
|
RISCV_INS_ALIAS_NTL_PALL, // Real instr.: RISCV_ADD
|
|
RISCV_INS_ALIAS_NTL_S1, // Real instr.: RISCV_ADD
|
|
RISCV_INS_ALIAS_NTL_ALL, // Real instr.: RISCV_ADD
|
|
RISCV_INS_ALIAS_LPAD, // Real instr.: RISCV_AUIPC
|
|
RISCV_INS_ALIAS_FMV_S, // Real instr.: RISCV_FSGNJ_S
|
|
RISCV_INS_ALIAS_FABS_S, // Real instr.: RISCV_FSGNJX_S
|
|
RISCV_INS_ALIAS_FNEG_S, // Real instr.: RISCV_FSGNJN_S
|
|
RISCV_INS_ALIAS_FRCSR, // Real instr.: RISCV_CSRRS
|
|
RISCV_INS_ALIAS_FSCSR, // Real instr.: RISCV_CSRRW
|
|
RISCV_INS_ALIAS_FRRM, // Real instr.: RISCV_CSRRS
|
|
RISCV_INS_ALIAS_FSRM, // Real instr.: RISCV_CSRRW
|
|
RISCV_INS_ALIAS_FSRMI, // Real instr.: RISCV_CSRRWI
|
|
RISCV_INS_ALIAS_FRFLAGS, // Real instr.: RISCV_CSRRS
|
|
RISCV_INS_ALIAS_FSFLAGS, // Real instr.: RISCV_CSRRW
|
|
RISCV_INS_ALIAS_FSFLAGSI, // Real instr.: RISCV_CSRRWI
|
|
RISCV_INS_ALIAS_FMV_D, // Real instr.: RISCV_FSGNJ_D
|
|
RISCV_INS_ALIAS_FABS_D, // Real instr.: RISCV_FSGNJX_D
|
|
RISCV_INS_ALIAS_FNEG_D, // Real instr.: RISCV_FSGNJN_D
|
|
RISCV_INS_ALIAS_FMV_H, // Real instr.: RISCV_FSGNJ_H
|
|
RISCV_INS_ALIAS_FABS_H, // Real instr.: RISCV_FSGNJX_H
|
|
RISCV_INS_ALIAS_FNEG_H, // Real instr.: RISCV_FSGNJN_H
|
|
RISCV_INS_ALIAS_ZEXT_W, // Real instr.: RISCV_ADD_UW
|
|
RISCV_INS_ALIAS_VL1R_V, // Real instr.: RISCV_VL1RE8_V
|
|
RISCV_INS_ALIAS_VL2R_V, // Real instr.: RISCV_VL2RE8_V
|
|
RISCV_INS_ALIAS_VL4R_V, // Real instr.: RISCV_VL4RE8_V
|
|
RISCV_INS_ALIAS_VL8R_V, // Real instr.: RISCV_VL8RE8_V
|
|
RISCV_INS_ALIAS_VNEG_V, // Real instr.: RISCV_VRSUB_VX
|
|
RISCV_INS_ALIAS_VWCVT_X_X_V, // Real instr.: RISCV_VWADD_VX
|
|
RISCV_INS_ALIAS_VWCVTU_X_X_V, // Real instr.: RISCV_VWADDU_VX
|
|
RISCV_INS_ALIAS_VNOT_V, // Real instr.: RISCV_VXOR_VI
|
|
RISCV_INS_ALIAS_VNCVT_X_X_W, // Real instr.: RISCV_VNSRL_WX
|
|
RISCV_INS_ALIAS_VFNEG_V, // Real instr.: RISCV_VFSGNJN_VV
|
|
RISCV_INS_ALIAS_VFABS_V, // Real instr.: RISCV_VFSGNJX_VV
|
|
RISCV_INS_ALIAS_VMMV_M, // Real instr.: RISCV_VMAND_MM
|
|
RISCV_INS_ALIAS_VMCLR_M, // Real instr.: RISCV_VMXOR_MM
|
|
RISCV_INS_ALIAS_VMSET_M, // Real instr.: RISCV_VMXNOR_MM
|
|
RISCV_INS_ALIAS_VMNOT_M, // Real instr.: RISCV_VMNAND_MM
|
|
RISCV_INS_ALIAS_C_NTL_P1, // Real instr.: RISCV_C_ADD_HINT
|
|
RISCV_INS_ALIAS_C_NTL_PALL, // Real instr.: RISCV_C_ADD_HINT
|
|
RISCV_INS_ALIAS_C_NTL_S1, // Real instr.: RISCV_C_ADD_HINT
|
|
RISCV_INS_ALIAS_C_NTL_ALL, // Real instr.: RISCV_C_ADD_HINT
|
|
RISCV_INS_ALIAS_CV_MULS, // Real instr.: RISCV_CV_MULSN
|
|
RISCV_INS_ALIAS_CV_MULHHS, // Real instr.: RISCV_CV_MULHHSN
|
|
RISCV_INS_ALIAS_CV_MULU, // Real instr.: RISCV_CV_MULUN
|
|
RISCV_INS_ALIAS_CV_MULHHU, // Real instr.: RISCV_CV_MULHHUN
|