29573 lines
989 KiB
C
29573 lines
989 KiB
C
/* Capstone Disassembly Engine, https://www.capstone-engine.org */
|
|
/* By Nguyen Anh Quynh <aquynh@gmail.com>, 2013-2022, */
|
|
/* Rot127 <unisono@quyllur.org> 2022-2024 */
|
|
/* Automatically generated file by Capstone's LLVM TableGen Disassembler Backend. */
|
|
|
|
/* LLVM-commit: <commit> */
|
|
/* LLVM-tag: <tag> */
|
|
|
|
/* Do not edit. */
|
|
|
|
/* Capstone's LLVM TableGen Backends: */
|
|
/* https://github.com/capstone-engine/llvm-capstone */
|
|
|
|
#include <capstone/platform.h>
|
|
#include "../../cs_priv.h"
|
|
#include "../../MathExtras.h"
|
|
|
|
/// getMnemonic - This method is automatically generated by tablegen
|
|
/// from the instruction set description.
|
|
static MnemonicBitsInfo getMnemonic(MCInst *MI, SStream *O) {
|
|
#ifndef CAPSTONE_DIET
|
|
static const char AsmStrs[] = {
|
|
/* 0 */ "mop.r.0\t\0"
|
|
/* 9 */ "mop.rr.0\t\0"
|
|
/* 19 */ "mop.r.10\t\0"
|
|
/* 29 */ "mop.r.20\t\0"
|
|
/* 39 */ "mop.r.30\t\0"
|
|
/* 49 */ "th.ff0\t\0"
|
|
/* 57 */ "sha512sig0\t\0"
|
|
/* 69 */ "sha256sig0\t\0"
|
|
/* 81 */ "sha512sum0\t\0"
|
|
/* 93 */ "sha256sum0\t\0"
|
|
/* 105 */ "sm3p0\t\0"
|
|
/* 112 */ "mop.r.1\t\0"
|
|
/* 121 */ "mop.rr.1\t\0"
|
|
/* 131 */ "cm.mvsa01\t\0"
|
|
/* 142 */ "mop.r.11\t\0"
|
|
/* 152 */ "mop.r.21\t\0"
|
|
/* 162 */ "mop.r.31\t\0"
|
|
/* 172 */ "th.ff1\t\0"
|
|
/* 180 */ "cv.ff1\t\0"
|
|
/* 188 */ "sha512sig1\t\0"
|
|
/* 200 */ "sha256sig1\t\0"
|
|
/* 212 */ "th.dcache.cpal1\t\0"
|
|
/* 229 */ "th.dcache.cval1\t\0"
|
|
/* 246 */ "cv.fl1\t\0"
|
|
/* 254 */ "sha512sum1\t\0"
|
|
/* 266 */ "sha256sum1\t\0"
|
|
/* 278 */ "sm3p1\t\0"
|
|
/* 285 */ "mop.r.2\t\0"
|
|
/* 294 */ "mop.rr.2\t\0"
|
|
/* 304 */ "mop.r.12\t\0"
|
|
/* 314 */ "mop.r.22\t\0"
|
|
/* 324 */ "vsext.vf2\t\0"
|
|
/* 335 */ "vzext.vf2\t\0"
|
|
/* 346 */ "aes64ks2\t\0"
|
|
/* 356 */ "cv.sub.div2\t\0"
|
|
/* 369 */ "cv.add.div2\t\0"
|
|
/* 382 */ "cv.cplxmul.i.div2\t\0"
|
|
/* 401 */ "cv.subrotmj.div2\t\0"
|
|
/* 419 */ "cv.cplxmul.r.div2\t\0"
|
|
/* 438 */ "sf.vqmacc.2x8x2\t\0"
|
|
/* 455 */ "sf.vqmaccus.2x8x2\t\0"
|
|
/* 474 */ "sf.vqmaccu.2x8x2\t\0"
|
|
/* 492 */ "sf.vqmaccsu.2x8x2\t\0"
|
|
/* 511 */ "mop.r.3\t\0"
|
|
/* 520 */ "mop.rr.3\t\0"
|
|
/* 530 */ "mop.r.13\t\0"
|
|
/* 540 */ "mop.r.23\t\0"
|
|
/* 550 */ "mop.r.4\t\0"
|
|
/* 559 */ "mop.rr.4\t\0"
|
|
/* 569 */ "mop.r.14\t\0"
|
|
/* 579 */ "mop.r.24\t\0"
|
|
/* 589 */ "c.srai64\t\0"
|
|
/* 599 */ "c.slli64\t\0"
|
|
/* 609 */ "c.srli64\t\0"
|
|
/* 619 */ "vsext.vf4\t\0"
|
|
/* 630 */ "vzext.vf4\t\0"
|
|
/* 641 */ "xperm4\t\0"
|
|
/* 649 */ "cv.sub.div4\t\0"
|
|
/* 662 */ "cv.add.div4\t\0"
|
|
/* 675 */ "cv.cplxmul.i.div4\t\0"
|
|
/* 694 */ "cv.subrotmj.div4\t\0"
|
|
/* 712 */ "cv.cplxmul.r.div4\t\0"
|
|
/* 731 */ "sf.vfwmacc.4x4x4\t\0"
|
|
/* 749 */ "sf.vqmacc.4x8x4\t\0"
|
|
/* 766 */ "sf.vqmaccus.4x8x4\t\0"
|
|
/* 785 */ "sf.vqmaccu.4x8x4\t\0"
|
|
/* 803 */ "sf.vqmaccsu.4x8x4\t\0"
|
|
/* 822 */ "mop.r.5\t\0"
|
|
/* 831 */ "mop.rr.5\t\0"
|
|
/* 841 */ "mop.r.15\t\0"
|
|
/* 851 */ "mop.r.25\t\0"
|
|
/* 861 */ "mop.r.6\t\0"
|
|
/* 870 */ "mop.rr.6\t\0"
|
|
/* 880 */ "mop.r.16\t\0"
|
|
/* 890 */ "fcvt.s.bf16\t\0"
|
|
/* 903 */ "mop.r.26\t\0"
|
|
/* 913 */ "mop.r.7\t\0"
|
|
/* 922 */ "mop.rr.7\t\0"
|
|
/* 932 */ "mop.r.17\t\0"
|
|
/* 942 */ "mop.r.27\t\0"
|
|
/* 952 */ "mop.r.8\t\0"
|
|
/* 961 */ "mop.r.18\t\0"
|
|
/* 971 */ "mop.r.28\t\0"
|
|
/* 981 */ "vsext.vf8\t\0"
|
|
/* 992 */ "vzext.vf8\t\0"
|
|
/* 1003 */ "xperm8\t\0"
|
|
/* 1011 */ "brev8\t\0"
|
|
/* 1018 */ "cv.sub.div8\t\0"
|
|
/* 1031 */ "cv.add.div8\t\0"
|
|
/* 1044 */ "cv.cplxmul.i.div8\t\0"
|
|
/* 1063 */ "cv.subrotmj.div8\t\0"
|
|
/* 1081 */ "cv.cplxmul.r.div8\t\0"
|
|
/* 1100 */ "mop.r.9\t\0"
|
|
/* 1109 */ "mop.r.19\t\0"
|
|
/* 1119 */ "mop.r.29\t\0"
|
|
/* 1129 */ "lga\t\0"
|
|
/* 1134 */ "th.lbia\t\0"
|
|
/* 1143 */ "th.sbia\t\0"
|
|
/* 1152 */ "th.ldia\t\0"
|
|
/* 1161 */ "th.sdia\t\0"
|
|
/* 1170 */ "th.lhia\t\0"
|
|
/* 1179 */ "th.shia\t\0"
|
|
/* 1188 */ "th.lbuia\t\0"
|
|
/* 1198 */ "th.lhuia\t\0"
|
|
/* 1208 */ "th.lwuia\t\0"
|
|
/* 1218 */ "th.lwia\t\0"
|
|
/* 1227 */ "th.swia\t\0"
|
|
/* 1236 */ "lla\t\0"
|
|
/* 1241 */ "th.mula\t\0"
|
|
/* 1250 */ "sfence.vma\t\0"
|
|
/* 1262 */ "sinval.vma\t\0"
|
|
/* 1274 */ "hfence.gvma\t\0"
|
|
/* 1287 */ "hinval.gvma\t\0"
|
|
/* 1300 */ "hfence.vvma\t\0"
|
|
/* 1313 */ "hinval.vvma\t\0"
|
|
/* 1326 */ "th.dcache.cpa\t\0"
|
|
/* 1341 */ "th.dcache.ipa\t\0"
|
|
/* 1356 */ "th.icache.ipa\t\0"
|
|
/* 1371 */ "th.dcache.cipa\t\0"
|
|
/* 1387 */ "sra\t\0"
|
|
/* 1392 */ "th.dcache.cva\t\0"
|
|
/* 1407 */ "th.dcache.iva\t\0"
|
|
/* 1422 */ "th.icache.iva\t\0"
|
|
/* 1437 */ "th.dcache.civa\t\0"
|
|
/* 1453 */ "cv.shuffle2.b\t\0"
|
|
/* 1468 */ "cv.sra.b\t\0"
|
|
/* 1478 */ "cv.sub.b\t\0"
|
|
/* 1488 */ "orc.b\t\0"
|
|
/* 1495 */ "cv.sra.sc.b\t\0"
|
|
/* 1508 */ "cv.sub.sc.b\t\0"
|
|
/* 1521 */ "cv.add.sc.b\t\0"
|
|
/* 1534 */ "cv.and.sc.b\t\0"
|
|
/* 1547 */ "cv.cmpge.sc.b\t\0"
|
|
/* 1562 */ "cv.cmple.sc.b\t\0"
|
|
/* 1577 */ "cv.cmpne.sc.b\t\0"
|
|
/* 1592 */ "cv.avg.sc.b\t\0"
|
|
/* 1605 */ "cv.sll.sc.b\t\0"
|
|
/* 1618 */ "cv.srl.sc.b\t\0"
|
|
/* 1631 */ "cv.min.sc.b\t\0"
|
|
/* 1644 */ "cv.dotsp.sc.b\t\0"
|
|
/* 1659 */ "cv.sdotsp.sc.b\t\0"
|
|
/* 1675 */ "cv.dotusp.sc.b\t\0"
|
|
/* 1691 */ "cv.sdotusp.sc.b\t\0"
|
|
/* 1708 */ "cv.dotup.sc.b\t\0"
|
|
/* 1723 */ "cv.sdotup.sc.b\t\0"
|
|
/* 1739 */ "cv.cmpeq.sc.b\t\0"
|
|
/* 1754 */ "cv.or.sc.b\t\0"
|
|
/* 1766 */ "cv.xor.sc.b\t\0"
|
|
/* 1779 */ "cv.cmpgt.sc.b\t\0"
|
|
/* 1794 */ "cv.cmplt.sc.b\t\0"
|
|
/* 1809 */ "cv.cmpgeu.sc.b\t\0"
|
|
/* 1825 */ "cv.cmpleu.sc.b\t\0"
|
|
/* 1841 */ "cv.avgu.sc.b\t\0"
|
|
/* 1855 */ "cv.minu.sc.b\t\0"
|
|
/* 1869 */ "cv.cmpgtu.sc.b\t\0"
|
|
/* 1885 */ "cv.cmpltu.sc.b\t\0"
|
|
/* 1901 */ "cv.maxu.sc.b\t\0"
|
|
/* 1915 */ "cv.max.sc.b\t\0"
|
|
/* 1928 */ "cv.add.b\t\0"
|
|
/* 1938 */ "cv.and.b\t\0"
|
|
/* 1948 */ "cv.cmpge.b\t\0"
|
|
/* 1960 */ "cv.shuffle.b\t\0"
|
|
/* 1974 */ "cv.cmple.b\t\0"
|
|
/* 1986 */ "cv.cmpne.b\t\0"
|
|
/* 1998 */ "cv.avg.b\t\0"
|
|
/* 2008 */ "cv.shufflei0.sci.b\t\0"
|
|
/* 2028 */ "cv.shufflei1.sci.b\t\0"
|
|
/* 2048 */ "cv.shufflei2.sci.b\t\0"
|
|
/* 2068 */ "cv.shufflei3.sci.b\t\0"
|
|
/* 2088 */ "cv.sra.sci.b\t\0"
|
|
/* 2102 */ "cv.sub.sci.b\t\0"
|
|
/* 2116 */ "cv.add.sci.b\t\0"
|
|
/* 2130 */ "cv.and.sci.b\t\0"
|
|
/* 2144 */ "cv.cmpge.sci.b\t\0"
|
|
/* 2160 */ "cv.cmple.sci.b\t\0"
|
|
/* 2176 */ "cv.cmpne.sci.b\t\0"
|
|
/* 2192 */ "cv.avg.sci.b\t\0"
|
|
/* 2206 */ "cv.sll.sci.b\t\0"
|
|
/* 2220 */ "cv.srl.sci.b\t\0"
|
|
/* 2234 */ "cv.min.sci.b\t\0"
|
|
/* 2248 */ "cv.dotsp.sci.b\t\0"
|
|
/* 2264 */ "cv.sdotsp.sci.b\t\0"
|
|
/* 2281 */ "cv.dotusp.sci.b\t\0"
|
|
/* 2298 */ "cv.sdotusp.sci.b\t\0"
|
|
/* 2316 */ "cv.dotup.sci.b\t\0"
|
|
/* 2332 */ "cv.sdotup.sci.b\t\0"
|
|
/* 2349 */ "cv.cmpeq.sci.b\t\0"
|
|
/* 2365 */ "cv.or.sci.b\t\0"
|
|
/* 2378 */ "cv.xor.sci.b\t\0"
|
|
/* 2392 */ "cv.cmpgt.sci.b\t\0"
|
|
/* 2408 */ "cv.cmplt.sci.b\t\0"
|
|
/* 2424 */ "cv.cmpgeu.sci.b\t\0"
|
|
/* 2441 */ "cv.cmpleu.sci.b\t\0"
|
|
/* 2458 */ "cv.avgu.sci.b\t\0"
|
|
/* 2473 */ "cv.minu.sci.b\t\0"
|
|
/* 2488 */ "cv.cmpgtu.sci.b\t\0"
|
|
/* 2505 */ "cv.cmpltu.sci.b\t\0"
|
|
/* 2522 */ "cv.maxu.sci.b\t\0"
|
|
/* 2537 */ "cv.max.sci.b\t\0"
|
|
/* 2551 */ "cv.packhi.b\t\0"
|
|
/* 2564 */ "cv.sll.b\t\0"
|
|
/* 2574 */ "cv.srl.b\t\0"
|
|
/* 2584 */ "cv.min.b\t\0"
|
|
/* 2594 */ "cv.packlo.b\t\0"
|
|
/* 2607 */ "cv.dotsp.b\t\0"
|
|
/* 2619 */ "cv.sdotsp.b\t\0"
|
|
/* 2632 */ "cv.dotusp.b\t\0"
|
|
/* 2645 */ "cv.sdotusp.b\t\0"
|
|
/* 2659 */ "cv.dotup.b\t\0"
|
|
/* 2671 */ "cv.sdotup.b\t\0"
|
|
/* 2684 */ "cv.cmpeq.b\t\0"
|
|
/* 2696 */ "cv.or.b\t\0"
|
|
/* 2705 */ "cv.xor.b\t\0"
|
|
/* 2715 */ "cv.abs.b\t\0"
|
|
/* 2725 */ "cv.extract.b\t\0"
|
|
/* 2739 */ "cv.cmpgt.b\t\0"
|
|
/* 2751 */ "cv.cmplt.b\t\0"
|
|
/* 2763 */ "cv.insert.b\t\0"
|
|
/* 2776 */ "c.sext.b\t\0"
|
|
/* 2786 */ "c.zext.b\t\0"
|
|
/* 2796 */ "cv.cmpgeu.b\t\0"
|
|
/* 2809 */ "cv.cmpleu.b\t\0"
|
|
/* 2822 */ "cv.avgu.b\t\0"
|
|
/* 2833 */ "cv.minu.b\t\0"
|
|
/* 2844 */ "cv.extractu.b\t\0"
|
|
/* 2859 */ "cv.cmpgtu.b\t\0"
|
|
/* 2872 */ "cv.cmpltu.b\t\0"
|
|
/* 2885 */ "cv.maxu.b\t\0"
|
|
/* 2896 */ "hlv.b\t\0"
|
|
/* 2903 */ "hsv.b\t\0"
|
|
/* 2910 */ "cv.max.b\t\0"
|
|
/* 2920 */ "th.lbib\t\0"
|
|
/* 2929 */ "th.sbib\t\0"
|
|
/* 2938 */ "th.ldib\t\0"
|
|
/* 2947 */ "th.sdib\t\0"
|
|
/* 2956 */ "th.lhib\t\0"
|
|
/* 2965 */ "th.shib\t\0"
|
|
/* 2974 */ "th.lbuib\t\0"
|
|
/* 2984 */ "th.lhuib\t\0"
|
|
/* 2994 */ "th.lwuib\t\0"
|
|
/* 3004 */ "th.lwib\t\0"
|
|
/* 3013 */ "th.swib\t\0"
|
|
/* 3022 */ "cv.lb\t\0"
|
|
/* 3029 */ "cv.clb\t\0"
|
|
/* 3037 */ "th.lrb\t\0"
|
|
/* 3045 */ "th.srb\t\0"
|
|
/* 3053 */ "th.lurb\t\0"
|
|
/* 3062 */ "th.surb\t\0"
|
|
/* 3071 */ "c.sb\t\0"
|
|
/* 3077 */ "cv.sb\t\0"
|
|
/* 3084 */ "c.sub\t\0"
|
|
/* 3091 */ "cv.mac\t\0"
|
|
/* 3099 */ "vt.maskc\t\0"
|
|
/* 3109 */ "auipc\t\0"
|
|
/* 3116 */ "csrrc\t\0"
|
|
/* 3123 */ "la.tlsdesc\t\0"
|
|
/* 3135 */ "fsub.d\t\0"
|
|
/* 3143 */ "fmsub.d\t\0"
|
|
/* 3152 */ "fnmsub.d\t\0"
|
|
/* 3162 */ "sc.d\t\0"
|
|
/* 3168 */ "fadd.d\t\0"
|
|
/* 3176 */ "fmadd.d\t\0"
|
|
/* 3185 */ "fnmadd.d\t\0"
|
|
/* 3195 */ "amoadd.d\t\0"
|
|
/* 3205 */ "amoand.d\t\0"
|
|
/* 3215 */ "fround.d\t\0"
|
|
/* 3225 */ "fle.d\t\0"
|
|
/* 3232 */ "fcvt.h.d\t\0"
|
|
/* 3242 */ "fli.d\t\0"
|
|
/* 3249 */ "fsgnj.d\t\0"
|
|
/* 3258 */ "fcvt.l.d\t\0"
|
|
/* 3268 */ "fmul.d\t\0"
|
|
/* 3276 */ "fminm.d\t\0"
|
|
/* 3285 */ "fmaxm.d\t\0"
|
|
/* 3294 */ "fmin.d\t\0"
|
|
/* 3302 */ "amomin.d\t\0"
|
|
/* 3312 */ "fsgnjn.d\t\0"
|
|
/* 3322 */ "ssamoswap.d\t\0"
|
|
/* 3335 */ "feq.d\t\0"
|
|
/* 3342 */ "fleq.d\t\0"
|
|
/* 3350 */ "fltq.d\t\0"
|
|
/* 3358 */ "lr.d\t\0"
|
|
/* 3364 */ "amoor.d\t\0"
|
|
/* 3373 */ "amoxor.d\t\0"
|
|
/* 3383 */ "fcvt.s.d\t\0"
|
|
/* 3393 */ "amocas.d\t\0"
|
|
/* 3403 */ "fclass.d\t\0"
|
|
/* 3413 */ "flt.d\t\0"
|
|
/* 3420 */ "fsqrt.d\t\0"
|
|
/* 3429 */ "fcvt.lu.d\t\0"
|
|
/* 3440 */ "amominu.d\t\0"
|
|
/* 3451 */ "fcvt.wu.d\t\0"
|
|
/* 3462 */ "amomaxu.d\t\0"
|
|
/* 3473 */ "fdiv.d\t\0"
|
|
/* 3481 */ "hlv.d\t\0"
|
|
/* 3488 */ "hsv.d\t\0"
|
|
/* 3495 */ "fcvtmod.w.d\t\0"
|
|
/* 3508 */ "fcvt.w.d\t\0"
|
|
/* 3518 */ "fmvh.x.d\t\0"
|
|
/* 3528 */ "fmv.x.d\t\0"
|
|
/* 3537 */ "fmax.d\t\0"
|
|
/* 3545 */ "amomax.d\t\0"
|
|
/* 3555 */ "fsgnjx.d\t\0"
|
|
/* 3565 */ "froundnx.d\t\0"
|
|
/* 3577 */ "c.add\t\0"
|
|
/* 3584 */ "sh1add\t\0"
|
|
/* 3592 */ "sh2add\t\0"
|
|
/* 3600 */ "sh3add\t\0"
|
|
/* 3608 */ "th.ldd\t\0"
|
|
/* 3616 */ "th.sdd\t\0"
|
|
/* 3624 */ "sm4ed\t\0"
|
|
/* 3631 */ "la.tls.gd\t\0"
|
|
/* 3642 */ "c.ld\t\0"
|
|
/* 3648 */ "c.fld\t\0"
|
|
/* 3655 */ "c.and\t\0"
|
|
/* 3662 */ "th.lrd\t\0"
|
|
/* 3670 */ "th.flrd\t\0"
|
|
/* 3679 */ "th.srd\t\0"
|
|
/* 3687 */ "th.fsrd\t\0"
|
|
/* 3696 */ "th.lurd\t\0"
|
|
/* 3705 */ "th.flurd\t\0"
|
|
/* 3715 */ "th.surd\t\0"
|
|
/* 3724 */ "th.fsurd\t\0"
|
|
/* 3734 */ "c.sd\t\0"
|
|
/* 3740 */ "c.fsd\t\0"
|
|
/* 3747 */ "th.lwud\t\0"
|
|
/* 3756 */ "th.lwd\t\0"
|
|
/* 3764 */ "th.swd\t\0"
|
|
/* 3772 */ "fence\t\0"
|
|
/* 3779 */ "bge\t\0"
|
|
/* 3784 */ "la.tls.ie\t\0"
|
|
/* 3795 */ "bne\t\0"
|
|
/* 3800 */ "vfmv.s.f\t\0"
|
|
/* 3810 */ "vfmv.v.f\t\0"
|
|
/* 3820 */ "sf.vfnrclip.xu.f.qf\t\0"
|
|
/* 3841 */ "sf.vfnrclip.x.f.qf\t\0"
|
|
/* 3861 */ "vfwmaccbf16.vf\t\0"
|
|
/* 3877 */ "vfsub.vf\t\0"
|
|
/* 3887 */ "vfmsub.vf\t\0"
|
|
/* 3898 */ "vfnmsub.vf\t\0"
|
|
/* 3910 */ "vfrsub.vf\t\0"
|
|
/* 3921 */ "vfwsub.vf\t\0"
|
|
/* 3932 */ "vfmsac.vf\t\0"
|
|
/* 3943 */ "vfnmsac.vf\t\0"
|
|
/* 3955 */ "vfwnmsac.vf\t\0"
|
|
/* 3968 */ "vfwmsac.vf\t\0"
|
|
/* 3980 */ "vfmacc.vf\t\0"
|
|
/* 3991 */ "vfnmacc.vf\t\0"
|
|
/* 4003 */ "vfwnmacc.vf\t\0"
|
|
/* 4016 */ "vfwmacc.vf\t\0"
|
|
/* 4028 */ "vfadd.vf\t\0"
|
|
/* 4038 */ "vfmadd.vf\t\0"
|
|
/* 4049 */ "vfnmadd.vf\t\0"
|
|
/* 4061 */ "vfwadd.vf\t\0"
|
|
/* 4072 */ "vmfge.vf\t\0"
|
|
/* 4082 */ "vmfle.vf\t\0"
|
|
/* 4092 */ "vmfne.vf\t\0"
|
|
/* 4102 */ "vfsgnj.vf\t\0"
|
|
/* 4113 */ "vfmul.vf\t\0"
|
|
/* 4123 */ "vfwmul.vf\t\0"
|
|
/* 4134 */ "vfmin.vf\t\0"
|
|
/* 4144 */ "vfsgnjn.vf\t\0"
|
|
/* 4156 */ "vfslide1down.vf\t\0"
|
|
/* 4173 */ "vfslide1up.vf\t\0"
|
|
/* 4188 */ "vmfeq.vf\t\0"
|
|
/* 4198 */ "vmfgt.vf\t\0"
|
|
/* 4208 */ "vmflt.vf\t\0"
|
|
/* 4218 */ "vfdiv.vf\t\0"
|
|
/* 4228 */ "vfrdiv.vf\t\0"
|
|
/* 4239 */ "vfmax.vf\t\0"
|
|
/* 4249 */ "vfsgnjx.vf\t\0"
|
|
/* 4261 */ "vfwsub.wf\t\0"
|
|
/* 4272 */ "vfwadd.wf\t\0"
|
|
/* 4283 */ "cv.shuffle2.h\t\0"
|
|
/* 4298 */ "cv.sra.h\t\0"
|
|
/* 4308 */ "cv.sub.h\t\0"
|
|
/* 4318 */ "fsub.h\t\0"
|
|
/* 4326 */ "fmsub.h\t\0"
|
|
/* 4335 */ "fnmsub.h\t\0"
|
|
/* 4345 */ "cv.sra.sc.h\t\0"
|
|
/* 4358 */ "cv.sub.sc.h\t\0"
|
|
/* 4371 */ "cv.add.sc.h\t\0"
|
|
/* 4384 */ "cv.and.sc.h\t\0"
|
|
/* 4397 */ "cv.cmpge.sc.h\t\0"
|
|
/* 4412 */ "cv.cmple.sc.h\t\0"
|
|
/* 4427 */ "cv.cmpne.sc.h\t\0"
|
|
/* 4442 */ "cv.avg.sc.h\t\0"
|
|
/* 4455 */ "cv.sll.sc.h\t\0"
|
|
/* 4468 */ "cv.srl.sc.h\t\0"
|
|
/* 4481 */ "cv.min.sc.h\t\0"
|
|
/* 4494 */ "cv.dotsp.sc.h\t\0"
|
|
/* 4509 */ "cv.sdotsp.sc.h\t\0"
|
|
/* 4525 */ "cv.dotusp.sc.h\t\0"
|
|
/* 4541 */ "cv.sdotusp.sc.h\t\0"
|
|
/* 4558 */ "cv.dotup.sc.h\t\0"
|
|
/* 4573 */ "cv.sdotup.sc.h\t\0"
|
|
/* 4589 */ "cv.cmpeq.sc.h\t\0"
|
|
/* 4604 */ "cv.or.sc.h\t\0"
|
|
/* 4616 */ "cv.xor.sc.h\t\0"
|
|
/* 4629 */ "cv.cmpgt.sc.h\t\0"
|
|
/* 4644 */ "cv.cmplt.sc.h\t\0"
|
|
/* 4659 */ "cv.cmpgeu.sc.h\t\0"
|
|
/* 4675 */ "cv.cmpleu.sc.h\t\0"
|
|
/* 4691 */ "cv.avgu.sc.h\t\0"
|
|
/* 4705 */ "cv.minu.sc.h\t\0"
|
|
/* 4719 */ "cv.cmpgtu.sc.h\t\0"
|
|
/* 4735 */ "cv.cmpltu.sc.h\t\0"
|
|
/* 4751 */ "cv.maxu.sc.h\t\0"
|
|
/* 4765 */ "cv.max.sc.h\t\0"
|
|
/* 4778 */ "fcvt.d.h\t\0"
|
|
/* 4788 */ "cv.add.h\t\0"
|
|
/* 4798 */ "fadd.h\t\0"
|
|
/* 4806 */ "fmadd.h\t\0"
|
|
/* 4815 */ "fnmadd.h\t\0"
|
|
/* 4825 */ "cv.and.h\t\0"
|
|
/* 4835 */ "fround.h\t\0"
|
|
/* 4845 */ "cv.cmpge.h\t\0"
|
|
/* 4857 */ "cv.shuffle.h\t\0"
|
|
/* 4871 */ "cv.cmple.h\t\0"
|
|
/* 4883 */ "cv.cmpne.h\t\0"
|
|
/* 4895 */ "cv.avg.h\t\0"
|
|
/* 4905 */ "cv.sra.sci.h\t\0"
|
|
/* 4919 */ "cv.sub.sci.h\t\0"
|
|
/* 4933 */ "cv.add.sci.h\t\0"
|
|
/* 4947 */ "cv.and.sci.h\t\0"
|
|
/* 4961 */ "cv.cmpge.sci.h\t\0"
|
|
/* 4977 */ "cv.shuffle.sci.h\t\0"
|
|
/* 4995 */ "cv.cmple.sci.h\t\0"
|
|
/* 5011 */ "cv.cmpne.sci.h\t\0"
|
|
/* 5027 */ "cv.avg.sci.h\t\0"
|
|
/* 5041 */ "cv.sll.sci.h\t\0"
|
|
/* 5055 */ "cv.srl.sci.h\t\0"
|
|
/* 5069 */ "cv.min.sci.h\t\0"
|
|
/* 5083 */ "cv.dotsp.sci.h\t\0"
|
|
/* 5099 */ "cv.sdotsp.sci.h\t\0"
|
|
/* 5116 */ "cv.dotusp.sci.h\t\0"
|
|
/* 5133 */ "cv.sdotusp.sci.h\t\0"
|
|
/* 5151 */ "cv.dotup.sci.h\t\0"
|
|
/* 5167 */ "cv.sdotup.sci.h\t\0"
|
|
/* 5184 */ "cv.cmpeq.sci.h\t\0"
|
|
/* 5200 */ "cv.or.sci.h\t\0"
|
|
/* 5213 */ "cv.xor.sci.h\t\0"
|
|
/* 5227 */ "cv.cmpgt.sci.h\t\0"
|
|
/* 5243 */ "cv.cmplt.sci.h\t\0"
|
|
/* 5259 */ "cv.cmpgeu.sci.h\t\0"
|
|
/* 5276 */ "cv.cmpleu.sci.h\t\0"
|
|
/* 5293 */ "cv.avgu.sci.h\t\0"
|
|
/* 5308 */ "cv.minu.sci.h\t\0"
|
|
/* 5323 */ "cv.cmpgtu.sci.h\t\0"
|
|
/* 5340 */ "cv.cmpltu.sci.h\t\0"
|
|
/* 5357 */ "cv.maxu.sci.h\t\0"
|
|
/* 5372 */ "cv.max.sci.h\t\0"
|
|
/* 5386 */ "fli.h\t\0"
|
|
/* 5393 */ "fsgnj.h\t\0"
|
|
/* 5402 */ "cv.pack.h\t\0"
|
|
/* 5413 */ "fcvt.l.h\t\0"
|
|
/* 5423 */ "cv.sll.h\t\0"
|
|
/* 5433 */ "cv.srl.h\t\0"
|
|
/* 5443 */ "fmul.h\t\0"
|
|
/* 5451 */ "fminm.h\t\0"
|
|
/* 5460 */ "fmaxm.h\t\0"
|
|
/* 5469 */ "cv.min.h\t\0"
|
|
/* 5479 */ "fmin.h\t\0"
|
|
/* 5487 */ "fsgnjn.h\t\0"
|
|
/* 5497 */ "cv.dotsp.h\t\0"
|
|
/* 5509 */ "cv.sdotsp.h\t\0"
|
|
/* 5522 */ "cv.dotusp.h\t\0"
|
|
/* 5535 */ "cv.sdotusp.h\t\0"
|
|
/* 5549 */ "cv.dotup.h\t\0"
|
|
/* 5561 */ "cv.sdotup.h\t\0"
|
|
/* 5574 */ "feq.h\t\0"
|
|
/* 5581 */ "fleq.h\t\0"
|
|
/* 5589 */ "cv.cmpeq.h\t\0"
|
|
/* 5601 */ "fltq.h\t\0"
|
|
/* 5609 */ "cv.or.h\t\0"
|
|
/* 5618 */ "cv.xor.h\t\0"
|
|
/* 5628 */ "fcvt.s.h\t\0"
|
|
/* 5638 */ "cv.abs.h\t\0"
|
|
/* 5648 */ "fclass.h\t\0"
|
|
/* 5658 */ "cv.extract.h\t\0"
|
|
/* 5672 */ "cv.cmpgt.h\t\0"
|
|
/* 5684 */ "flt.h\t\0"
|
|
/* 5691 */ "cv.cmplt.h\t\0"
|
|
/* 5703 */ "cv.insert.h\t\0"
|
|
/* 5716 */ "fsqrt.h\t\0"
|
|
/* 5725 */ "c.sext.h\t\0"
|
|
/* 5735 */ "c.zext.h\t\0"
|
|
/* 5745 */ "cv.cmpgeu.h\t\0"
|
|
/* 5758 */ "cv.cmpleu.h\t\0"
|
|
/* 5771 */ "cv.avgu.h\t\0"
|
|
/* 5782 */ "fcvt.lu.h\t\0"
|
|
/* 5793 */ "cv.minu.h\t\0"
|
|
/* 5804 */ "cv.extractu.h\t\0"
|
|
/* 5819 */ "cv.cmpgtu.h\t\0"
|
|
/* 5832 */ "cv.cmpltu.h\t\0"
|
|
/* 5845 */ "fcvt.wu.h\t\0"
|
|
/* 5856 */ "cv.maxu.h\t\0"
|
|
/* 5867 */ "fdiv.h\t\0"
|
|
/* 5875 */ "hlv.h\t\0"
|
|
/* 5882 */ "hsv.h\t\0"
|
|
/* 5889 */ "fcvt.w.h\t\0"
|
|
/* 5899 */ "fmv.x.h\t\0"
|
|
/* 5908 */ "cv.max.h\t\0"
|
|
/* 5918 */ "fmax.h\t\0"
|
|
/* 5926 */ "fsgnjx.h\t\0"
|
|
/* 5936 */ "froundnx.h\t\0"
|
|
/* 5948 */ "sha512sig0h\t\0"
|
|
/* 5961 */ "sha512sig1h\t\0"
|
|
/* 5974 */ "th.mulah\t\0"
|
|
/* 5984 */ "packh\t\0"
|
|
/* 5991 */ "c.lh\t\0"
|
|
/* 5997 */ "cv.lh\t\0"
|
|
/* 6004 */ "flh\t\0"
|
|
/* 6009 */ "clmulh\t\0"
|
|
/* 6017 */ "th.lrh\t\0"
|
|
/* 6025 */ "th.srh\t\0"
|
|
/* 6033 */ "th.lurh\t\0"
|
|
/* 6042 */ "th.surh\t\0"
|
|
/* 6051 */ "c.sh\t\0"
|
|
/* 6057 */ "cv.sh\t\0"
|
|
/* 6064 */ "fsh\t\0"
|
|
/* 6069 */ "th.mulsh\t\0"
|
|
/* 6079 */ "cbo.flush\t\0"
|
|
/* 6090 */ "cm.push\t\0"
|
|
/* 6099 */ "c.sspush\t\0"
|
|
/* 6109 */ "sf.vc.i\t\0"
|
|
/* 6118 */ "prefetch.i\t\0"
|
|
/* 6130 */ "cv.cplxmul.i\t\0"
|
|
/* 6144 */ "sf.vc.v.i\t\0"
|
|
/* 6155 */ "vmv.v.i\t\0"
|
|
/* 6164 */ "aes64ks1i\t\0"
|
|
/* 6175 */ "c.srai\t\0"
|
|
/* 6183 */ "csrrci\t\0"
|
|
/* 6191 */ "c.addi\t\0"
|
|
/* 6199 */ "c.andi\t\0"
|
|
/* 6207 */ "c.li\t\0"
|
|
/* 6213 */ "c.slli\t\0"
|
|
/* 6221 */ "c.srli\t\0"
|
|
/* 6229 */ "vsetivli\t\0"
|
|
/* 6239 */ "vsetvli\t\0"
|
|
/* 6248 */ "aes32dsmi\t\0"
|
|
/* 6259 */ "aes32esmi\t\0"
|
|
/* 6270 */ "bclri\t\0"
|
|
/* 6277 */ "rori\t\0"
|
|
/* 6283 */ "xori\t\0"
|
|
/* 6289 */ "th.srri\t\0"
|
|
/* 6298 */ "aes32dsi\t\0"
|
|
/* 6308 */ "aes32esi\t\0"
|
|
/* 6318 */ "csrrsi\t\0"
|
|
/* 6326 */ "bseti\t\0"
|
|
/* 6333 */ "slti\t\0"
|
|
/* 6339 */ "bexti\t\0"
|
|
/* 6346 */ "c.lui\t\0"
|
|
/* 6353 */ "vaeskf1.vi\t\0"
|
|
/* 6365 */ "vaeskf2.vi\t\0"
|
|
/* 6377 */ "vssra.vi\t\0"
|
|
/* 6387 */ "vsra.vi\t\0"
|
|
/* 6396 */ "vrsub.vi\t\0"
|
|
/* 6406 */ "vsm3c.vi\t\0"
|
|
/* 6416 */ "vmadc.vi\t\0"
|
|
/* 6426 */ "vsadd.vi\t\0"
|
|
/* 6436 */ "vadd.vi\t\0"
|
|
/* 6445 */ "vand.vi\t\0"
|
|
/* 6454 */ "vmsge.vi\t\0"
|
|
/* 6464 */ "vmsle.vi\t\0"
|
|
/* 6474 */ "vmsne.vi\t\0"
|
|
/* 6484 */ "vsm4k.vi\t\0"
|
|
/* 6494 */ "vsll.vi\t\0"
|
|
/* 6503 */ "vwsll.vi\t\0"
|
|
/* 6513 */ "vssrl.vi\t\0"
|
|
/* 6523 */ "vsrl.vi\t\0"
|
|
/* 6532 */ "vslidedown.vi\t\0"
|
|
/* 6547 */ "vslideup.vi\t\0"
|
|
/* 6560 */ "vmseq.vi\t\0"
|
|
/* 6570 */ "vrgather.vi\t\0"
|
|
/* 6583 */ "vror.vi\t\0"
|
|
/* 6592 */ "vor.vi\t\0"
|
|
/* 6600 */ "vxor.vi\t\0"
|
|
/* 6609 */ "vmsgt.vi\t\0"
|
|
/* 6619 */ "vmslt.vi\t\0"
|
|
/* 6629 */ "vsaddu.vi\t\0"
|
|
/* 6640 */ "vmsgeu.vi\t\0"
|
|
/* 6651 */ "vmsleu.vi\t\0"
|
|
/* 6662 */ "vmsgtu.vi\t\0"
|
|
/* 6673 */ "vmsltu.vi\t\0"
|
|
/* 6684 */ "binvi\t\0"
|
|
/* 6691 */ "vnsra.wi\t\0"
|
|
/* 6701 */ "vnsrl.wi\t\0"
|
|
/* 6711 */ "vnclip.wi\t\0"
|
|
/* 6722 */ "vnclipu.wi\t\0"
|
|
/* 6734 */ "csrrwi\t\0"
|
|
/* 6742 */ "c.j\t\0"
|
|
/* 6747 */ "cv.subrotmj\t\0"
|
|
/* 6760 */ "cv.cplxconj\t\0"
|
|
/* 6773 */ "cv.pack\t\0"
|
|
/* 6782 */ "c.sspopchk\t\0"
|
|
/* 6794 */ "fcvt.d.l\t\0"
|
|
/* 6804 */ "fcvt.h.l\t\0"
|
|
/* 6814 */ "fcvt.s.l\t\0"
|
|
/* 6824 */ "sha512sig0l\t\0"
|
|
/* 6837 */ "sha512sig1l\t\0"
|
|
/* 6850 */ "c.jal\t\0"
|
|
/* 6857 */ "cbo.inval\t\0"
|
|
/* 6868 */ "tail\t\0"
|
|
/* 6874 */ "call\t\0"
|
|
/* 6880 */ "sll\t\0"
|
|
/* 6885 */ "rol\t\0"
|
|
/* 6890 */ "sc.d.rl\t\0"
|
|
/* 6899 */ "amoadd.d.rl\t\0"
|
|
/* 6912 */ "amoand.d.rl\t\0"
|
|
/* 6925 */ "amomin.d.rl\t\0"
|
|
/* 6938 */ "ssamoswap.d.rl\t\0"
|
|
/* 6954 */ "lr.d.rl\t\0"
|
|
/* 6963 */ "amoor.d.rl\t\0"
|
|
/* 6975 */ "amoxor.d.rl\t\0"
|
|
/* 6988 */ "amocas.d.rl\t\0"
|
|
/* 7001 */ "amominu.d.rl\t\0"
|
|
/* 7015 */ "amomaxu.d.rl\t\0"
|
|
/* 7029 */ "amomax.d.rl\t\0"
|
|
/* 7042 */ "amocas.q.rl\t\0"
|
|
/* 7055 */ "sc.w.rl\t\0"
|
|
/* 7064 */ "amoadd.w.rl\t\0"
|
|
/* 7077 */ "amoand.w.rl\t\0"
|
|
/* 7090 */ "amomin.w.rl\t\0"
|
|
/* 7103 */ "ssamoswap.w.rl\t\0"
|
|
/* 7119 */ "lr.w.rl\t\0"
|
|
/* 7128 */ "amoor.w.rl\t\0"
|
|
/* 7140 */ "amoxor.w.rl\t\0"
|
|
/* 7153 */ "amocas.w.rl\t\0"
|
|
/* 7166 */ "amominu.w.rl\t\0"
|
|
/* 7180 */ "amomaxu.w.rl\t\0"
|
|
/* 7194 */ "amomax.w.rl\t\0"
|
|
/* 7207 */ "sc.d.aqrl\t\0"
|
|
/* 7218 */ "amoadd.d.aqrl\t\0"
|
|
/* 7233 */ "amoand.d.aqrl\t\0"
|
|
/* 7248 */ "amomin.d.aqrl\t\0"
|
|
/* 7263 */ "ssamoswap.d.aqrl\t\0"
|
|
/* 7281 */ "lr.d.aqrl\t\0"
|
|
/* 7292 */ "amoor.d.aqrl\t\0"
|
|
/* 7306 */ "amoxor.d.aqrl\t\0"
|
|
/* 7321 */ "amocas.d.aqrl\t\0"
|
|
/* 7336 */ "amominu.d.aqrl\t\0"
|
|
/* 7352 */ "amomaxu.d.aqrl\t\0"
|
|
/* 7368 */ "amomax.d.aqrl\t\0"
|
|
/* 7383 */ "amocas.q.aqrl\t\0"
|
|
/* 7398 */ "sc.w.aqrl\t\0"
|
|
/* 7409 */ "amoadd.w.aqrl\t\0"
|
|
/* 7424 */ "amoand.w.aqrl\t\0"
|
|
/* 7439 */ "amomin.w.aqrl\t\0"
|
|
/* 7454 */ "ssamoswap.w.aqrl\t\0"
|
|
/* 7472 */ "lr.w.aqrl\t\0"
|
|
/* 7483 */ "amoor.w.aqrl\t\0"
|
|
/* 7497 */ "amoxor.w.aqrl\t\0"
|
|
/* 7512 */ "amocas.w.aqrl\t\0"
|
|
/* 7527 */ "amominu.w.aqrl\t\0"
|
|
/* 7543 */ "amomaxu.w.aqrl\t\0"
|
|
/* 7559 */ "amomax.w.aqrl\t\0"
|
|
/* 7574 */ "srl\t\0"
|
|
/* 7579 */ "th.addsl\t\0"
|
|
/* 7589 */ "c.mul\t\0"
|
|
/* 7596 */ "clmul\t\0"
|
|
/* 7603 */ "vsetvl\t\0"
|
|
/* 7611 */ "viota.m\t\0"
|
|
/* 7620 */ "vmsbf.m\t\0"
|
|
/* 7629 */ "vmsif.m\t\0"
|
|
/* 7638 */ "vmsof.m\t\0"
|
|
/* 7647 */ "vcpop.m\t\0"
|
|
/* 7656 */ "vfirst.m\t\0"
|
|
/* 7666 */ "rem\t\0"
|
|
/* 7671 */ "vfmerge.vfm\t\0"
|
|
/* 7684 */ "aes64im\t\0"
|
|
/* 7693 */ "vmadc.vim\t\0"
|
|
/* 7704 */ "vadc.vim\t\0"
|
|
/* 7714 */ "vmerge.vim\t\0"
|
|
/* 7726 */ "vmand.mm\t\0"
|
|
/* 7736 */ "vmnand.mm\t\0"
|
|
/* 7747 */ "vmandn.mm\t\0"
|
|
/* 7758 */ "vmorn.mm\t\0"
|
|
/* 7768 */ "vmor.mm\t\0"
|
|
/* 7777 */ "vmnor.mm\t\0"
|
|
/* 7787 */ "vmxnor.mm\t\0"
|
|
/* 7798 */ "vmxor.mm\t\0"
|
|
/* 7808 */ "cv.bneimm\t\0"
|
|
/* 7819 */ "cv.beqimm\t\0"
|
|
/* 7830 */ "aes64dsm\t\0"
|
|
/* 7840 */ "aes64esm\t\0"
|
|
/* 7850 */ "vcompress.vm\t\0"
|
|
/* 7864 */ "vmsbc.vvm\t\0"
|
|
/* 7875 */ "vsbc.vvm\t\0"
|
|
/* 7885 */ "vmadc.vvm\t\0"
|
|
/* 7896 */ "vadc.vvm\t\0"
|
|
/* 7906 */ "vmerge.vvm\t\0"
|
|
/* 7918 */ "vmsbc.vxm\t\0"
|
|
/* 7929 */ "vsbc.vxm\t\0"
|
|
/* 7939 */ "vmadc.vxm\t\0"
|
|
/* 7950 */ "vadc.vxm\t\0"
|
|
/* 7960 */ "vmerge.vxm\t\0"
|
|
/* 7972 */ "cbo.clean\t\0"
|
|
/* 7983 */ "cv.subn\t\0"
|
|
/* 7992 */ "vt.maskcn\t\0"
|
|
/* 8003 */ "cv.addn\t\0"
|
|
/* 8012 */ "andn\t\0"
|
|
/* 8018 */ "cv.min\t\0"
|
|
/* 8026 */ "c.addi4spn\t\0"
|
|
/* 8038 */ "cv.subrn\t\0"
|
|
/* 8048 */ "cv.addrn\t\0"
|
|
/* 8058 */ "orn\t\0"
|
|
/* 8063 */ "cv.macsrn\t\0"
|
|
/* 8074 */ "cv.machhsrn\t\0"
|
|
/* 8087 */ "cv.mulhhsrn\t\0"
|
|
/* 8100 */ "cv.mulsrn\t\0"
|
|
/* 8111 */ "cv.suburn\t\0"
|
|
/* 8122 */ "cv.macurn\t\0"
|
|
/* 8133 */ "cv.addurn\t\0"
|
|
/* 8144 */ "cv.machhurn\t\0"
|
|
/* 8157 */ "cv.mulhhurn\t\0"
|
|
/* 8170 */ "cv.mulurn\t\0"
|
|
/* 8181 */ "cv.macsn\t\0"
|
|
/* 8191 */ "cv.machhsn\t\0"
|
|
/* 8203 */ "cv.mulhhsn\t\0"
|
|
/* 8215 */ "cv.mulsn\t\0"
|
|
/* 8225 */ "cv.subun\t\0"
|
|
/* 8235 */ "cv.macun\t\0"
|
|
/* 8245 */ "cv.addun\t\0"
|
|
/* 8255 */ "cv.machhun\t\0"
|
|
/* 8267 */ "cv.mulhhun\t\0"
|
|
/* 8279 */ "cv.mulun\t\0"
|
|
/* 8289 */ "cbo.zero\t\0"
|
|
/* 8299 */ "ssrdp\t\0"
|
|
/* 8306 */ "cv.clip\t\0"
|
|
/* 8315 */ "unzip\t\0"
|
|
/* 8322 */ "jump\t\0"
|
|
/* 8328 */ "c.nop\t\0"
|
|
/* 8335 */ "cm.pop\t\0"
|
|
/* 8343 */ "cpop\t\0"
|
|
/* 8349 */ "c.addi16sp\t\0"
|
|
/* 8361 */ "c.ldsp\t\0"
|
|
/* 8369 */ "c.fldsp\t\0"
|
|
/* 8378 */ "c.sdsp\t\0"
|
|
/* 8386 */ "c.fsdsp\t\0"
|
|
/* 8395 */ "c.lwsp\t\0"
|
|
/* 8403 */ "c.flwsp\t\0"
|
|
/* 8412 */ "c.swsp\t\0"
|
|
/* 8420 */ "c.fswsp\t\0"
|
|
/* 8429 */ "amocas.q\t\0"
|
|
/* 8439 */ "sc.d.aq\t\0"
|
|
/* 8448 */ "amoadd.d.aq\t\0"
|
|
/* 8461 */ "amoand.d.aq\t\0"
|
|
/* 8474 */ "amomin.d.aq\t\0"
|
|
/* 8487 */ "ssamoswap.d.aq\t\0"
|
|
/* 8503 */ "lr.d.aq\t\0"
|
|
/* 8512 */ "amoor.d.aq\t\0"
|
|
/* 8524 */ "amoxor.d.aq\t\0"
|
|
/* 8537 */ "amocas.d.aq\t\0"
|
|
/* 8550 */ "amominu.d.aq\t\0"
|
|
/* 8564 */ "amomaxu.d.aq\t\0"
|
|
/* 8578 */ "amomax.d.aq\t\0"
|
|
/* 8591 */ "amocas.q.aq\t\0"
|
|
/* 8604 */ "sc.w.aq\t\0"
|
|
/* 8613 */ "amoadd.w.aq\t\0"
|
|
/* 8626 */ "amoand.w.aq\t\0"
|
|
/* 8639 */ "amomin.w.aq\t\0"
|
|
/* 8652 */ "ssamoswap.w.aq\t\0"
|
|
/* 8668 */ "lr.w.aq\t\0"
|
|
/* 8677 */ "amoor.w.aq\t\0"
|
|
/* 8689 */ "amoxor.w.aq\t\0"
|
|
/* 8702 */ "amocas.w.aq\t\0"
|
|
/* 8715 */ "amominu.w.aq\t\0"
|
|
/* 8729 */ "amomaxu.w.aq\t\0"
|
|
/* 8743 */ "amomax.w.aq\t\0"
|
|
/* 8756 */ "beq\t\0"
|
|
/* 8761 */ "prefetch.r\t\0"
|
|
/* 8773 */ "cv.cplxmul.r\t\0"
|
|
/* 8787 */ "sha512sum0r\t\0"
|
|
/* 8800 */ "sha512sum1r\t\0"
|
|
/* 8813 */ "c.jr\t\0"
|
|
/* 8819 */ "c.jalr\t\0"
|
|
/* 8827 */ "cv.bclr\t\0"
|
|
/* 8836 */ "clmulr\t\0"
|
|
/* 8844 */ "cv.subnr\t\0"
|
|
/* 8854 */ "cv.addnr\t\0"
|
|
/* 8864 */ "cv.subrnr\t\0"
|
|
/* 8875 */ "cv.addrnr\t\0"
|
|
/* 8886 */ "cv.suburnr\t\0"
|
|
/* 8898 */ "cv.addurnr\t\0"
|
|
/* 8910 */ "cv.subunr\t\0"
|
|
/* 8921 */ "cv.addunr\t\0"
|
|
/* 8932 */ "c.or\t\0"
|
|
/* 8938 */ "xnor\t\0"
|
|
/* 8944 */ "cv.ror\t\0"
|
|
/* 8952 */ "c.xor\t\0"
|
|
/* 8959 */ "cv.clipr\t\0"
|
|
/* 8969 */ "cv.bclrr\t\0"
|
|
/* 8979 */ "cv.extractr\t\0"
|
|
/* 8992 */ "cv.bsetr\t\0"
|
|
/* 9002 */ "cv.insertr\t\0"
|
|
/* 9014 */ "cv.clipur\t\0"
|
|
/* 9025 */ "cv.extractur\t\0"
|
|
/* 9039 */ "fcvt.bf16.s\t\0"
|
|
/* 9052 */ "fsub.s\t\0"
|
|
/* 9060 */ "fmsub.s\t\0"
|
|
/* 9069 */ "fnmsub.s\t\0"
|
|
/* 9079 */ "fcvt.d.s\t\0"
|
|
/* 9089 */ "fadd.s\t\0"
|
|
/* 9097 */ "fmadd.s\t\0"
|
|
/* 9106 */ "fnmadd.s\t\0"
|
|
/* 9116 */ "fround.s\t\0"
|
|
/* 9126 */ "fle.s\t\0"
|
|
/* 9133 */ "vfmv.f.s\t\0"
|
|
/* 9143 */ "fcvt.h.s\t\0"
|
|
/* 9153 */ "fli.s\t\0"
|
|
/* 9160 */ "fsgnj.s\t\0"
|
|
/* 9169 */ "fcvt.l.s\t\0"
|
|
/* 9179 */ "fmul.s\t\0"
|
|
/* 9187 */ "fminm.s\t\0"
|
|
/* 9196 */ "fmaxm.s\t\0"
|
|
/* 9205 */ "fmin.s\t\0"
|
|
/* 9213 */ "fsgnjn.s\t\0"
|
|
/* 9223 */ "feq.s\t\0"
|
|
/* 9230 */ "fleq.s\t\0"
|
|
/* 9238 */ "fltq.s\t\0"
|
|
/* 9246 */ "fclass.s\t\0"
|
|
/* 9256 */ "flt.s\t\0"
|
|
/* 9263 */ "fsqrt.s\t\0"
|
|
/* 9272 */ "fcvt.lu.s\t\0"
|
|
/* 9283 */ "fcvt.wu.s\t\0"
|
|
/* 9294 */ "fdiv.s\t\0"
|
|
/* 9302 */ "fcvt.w.s\t\0"
|
|
/* 9312 */ "vmv.x.s\t\0"
|
|
/* 9321 */ "fmax.s\t\0"
|
|
/* 9329 */ "fsgnjx.s\t\0"
|
|
/* 9339 */ "froundnx.s\t\0"
|
|
/* 9351 */ "cm.mva01s\t\0"
|
|
/* 9362 */ "th.sfence.vmas\t\0"
|
|
/* 9378 */ "cv.abs\t\0"
|
|
/* 9386 */ "cv.extbs\t\0"
|
|
/* 9396 */ "aes64ds\t\0"
|
|
/* 9405 */ "aes64es\t\0"
|
|
/* 9414 */ "cv.exths\t\0"
|
|
/* 9424 */ "sm4ks\t\0"
|
|
/* 9431 */ "th.muls\t\0"
|
|
/* 9440 */ "csrrs\t\0"
|
|
/* 9447 */ "vredand.vs\t\0"
|
|
/* 9459 */ "vaesdf.vs\t\0"
|
|
/* 9470 */ "vaesef.vs\t\0"
|
|
/* 9481 */ "vaesdm.vs\t\0"
|
|
/* 9492 */ "vaesem.vs\t\0"
|
|
/* 9503 */ "vredsum.vs\t\0"
|
|
/* 9515 */ "vwredsum.vs\t\0"
|
|
/* 9528 */ "vfredosum.vs\t\0"
|
|
/* 9542 */ "vfwredosum.vs\t\0"
|
|
/* 9557 */ "vfredusum.vs\t\0"
|
|
/* 9571 */ "vfwredusum.vs\t\0"
|
|
/* 9586 */ "vfredmin.vs\t\0"
|
|
/* 9599 */ "vredmin.vs\t\0"
|
|
/* 9611 */ "vsm4r.vs\t\0"
|
|
/* 9621 */ "vredor.vs\t\0"
|
|
/* 9632 */ "vredxor.vs\t\0"
|
|
/* 9644 */ "vwredsumu.vs\t\0"
|
|
/* 9658 */ "vredminu.vs\t\0"
|
|
/* 9671 */ "vredmaxu.vs\t\0"
|
|
/* 9684 */ "vfredmax.vs\t\0"
|
|
/* 9697 */ "vredmax.vs\t\0"
|
|
/* 9709 */ "vaesz.vs\t\0"
|
|
/* 9719 */ "cv.extract\t\0"
|
|
/* 9731 */ "cv.slet\t\0"
|
|
/* 9740 */ "cm.popret\t\0"
|
|
/* 9751 */ "cv.bset\t\0"
|
|
/* 9760 */ "cm.jt\t\0"
|
|
/* 9767 */ "cm.jalt\t\0"
|
|
/* 9776 */ "blt\t\0"
|
|
/* 9781 */ "slt\t\0"
|
|
/* 9786 */ "cv.cnt\t\0"
|
|
/* 9794 */ "c.not\t\0"
|
|
/* 9801 */ "cv.insert\t\0"
|
|
/* 9812 */ "th.tst\t\0"
|
|
/* 9820 */ "th.ext\t\0"
|
|
/* 9828 */ "bext\t\0"
|
|
/* 9834 */ "hlv.bu\t\0"
|
|
/* 9842 */ "c.lbu\t\0"
|
|
/* 9849 */ "cv.lbu\t\0"
|
|
/* 9857 */ "th.lrbu\t\0"
|
|
/* 9866 */ "th.lurbu\t\0"
|
|
/* 9876 */ "bgeu\t\0"
|
|
/* 9882 */ "hlv.hu\t\0"
|
|
/* 9890 */ "hlvx.hu\t\0"
|
|
/* 9899 */ "c.lhu\t\0"
|
|
/* 9906 */ "cv.lhu\t\0"
|
|
/* 9914 */ "mulhu\t\0"
|
|
/* 9921 */ "th.lrhu\t\0"
|
|
/* 9930 */ "th.lurhu\t\0"
|
|
/* 9940 */ "sltiu\t\0"
|
|
/* 9947 */ "fcvt.d.lu\t\0"
|
|
/* 9958 */ "fcvt.h.lu\t\0"
|
|
/* 9969 */ "fcvt.s.lu\t\0"
|
|
/* 9980 */ "remu\t\0"
|
|
/* 9986 */ "cv.minu\t\0"
|
|
/* 9995 */ "cv.clipu\t\0"
|
|
/* 10005 */ "mulhsu\t\0"
|
|
/* 10013 */ "cv.msu\t\0"
|
|
/* 10021 */ "cv.extractu\t\0"
|
|
/* 10034 */ "cv.sletu\t\0"
|
|
/* 10044 */ "bltu\t\0"
|
|
/* 10050 */ "sltu\t\0"
|
|
/* 10056 */ "th.extu\t\0"
|
|
/* 10065 */ "divu\t\0"
|
|
/* 10071 */ "fcvt.d.wu\t\0"
|
|
/* 10082 */ "fcvt.h.wu\t\0"
|
|
/* 10093 */ "fcvt.s.wu\t\0"
|
|
/* 10104 */ "hlv.wu\t\0"
|
|
/* 10112 */ "hlvx.wu\t\0"
|
|
/* 10121 */ "lwu\t\0"
|
|
/* 10126 */ "th.lrwu\t\0"
|
|
/* 10135 */ "th.lurwu\t\0"
|
|
/* 10145 */ "cv.maxu\t\0"
|
|
/* 10154 */ "vlseg2e32.v\t\0"
|
|
/* 10167 */ "vlsseg2e32.v\t\0"
|
|
/* 10181 */ "vssseg2e32.v\t\0"
|
|
/* 10195 */ "vsseg2e32.v\t\0"
|
|
/* 10208 */ "vlseg3e32.v\t\0"
|
|
/* 10221 */ "vlsseg3e32.v\t\0"
|
|
/* 10235 */ "vssseg3e32.v\t\0"
|
|
/* 10249 */ "vsseg3e32.v\t\0"
|
|
/* 10262 */ "vlseg4e32.v\t\0"
|
|
/* 10275 */ "vlsseg4e32.v\t\0"
|
|
/* 10289 */ "vssseg4e32.v\t\0"
|
|
/* 10303 */ "vsseg4e32.v\t\0"
|
|
/* 10316 */ "vlseg5e32.v\t\0"
|
|
/* 10329 */ "vlsseg5e32.v\t\0"
|
|
/* 10343 */ "vssseg5e32.v\t\0"
|
|
/* 10357 */ "vsseg5e32.v\t\0"
|
|
/* 10370 */ "vlseg6e32.v\t\0"
|
|
/* 10383 */ "vlsseg6e32.v\t\0"
|
|
/* 10397 */ "vssseg6e32.v\t\0"
|
|
/* 10411 */ "vsseg6e32.v\t\0"
|
|
/* 10424 */ "vlseg7e32.v\t\0"
|
|
/* 10437 */ "vlsseg7e32.v\t\0"
|
|
/* 10451 */ "vssseg7e32.v\t\0"
|
|
/* 10465 */ "vsseg7e32.v\t\0"
|
|
/* 10478 */ "vlseg8e32.v\t\0"
|
|
/* 10491 */ "vlsseg8e32.v\t\0"
|
|
/* 10505 */ "vssseg8e32.v\t\0"
|
|
/* 10519 */ "vsseg8e32.v\t\0"
|
|
/* 10532 */ "vle32.v\t\0"
|
|
/* 10541 */ "vl1re32.v\t\0"
|
|
/* 10552 */ "vl2re32.v\t\0"
|
|
/* 10563 */ "vl4re32.v\t\0"
|
|
/* 10574 */ "vl8re32.v\t\0"
|
|
/* 10585 */ "vlse32.v\t\0"
|
|
/* 10595 */ "vsse32.v\t\0"
|
|
/* 10605 */ "vse32.v\t\0"
|
|
/* 10614 */ "vloxseg2ei32.v\t\0"
|
|
/* 10630 */ "vsoxseg2ei32.v\t\0"
|
|
/* 10646 */ "vluxseg2ei32.v\t\0"
|
|
/* 10662 */ "vsuxseg2ei32.v\t\0"
|
|
/* 10678 */ "vloxseg3ei32.v\t\0"
|
|
/* 10694 */ "vsoxseg3ei32.v\t\0"
|
|
/* 10710 */ "vluxseg3ei32.v\t\0"
|
|
/* 10726 */ "vsuxseg3ei32.v\t\0"
|
|
/* 10742 */ "vloxseg4ei32.v\t\0"
|
|
/* 10758 */ "vsoxseg4ei32.v\t\0"
|
|
/* 10774 */ "vluxseg4ei32.v\t\0"
|
|
/* 10790 */ "vsuxseg4ei32.v\t\0"
|
|
/* 10806 */ "vloxseg5ei32.v\t\0"
|
|
/* 10822 */ "vsoxseg5ei32.v\t\0"
|
|
/* 10838 */ "vluxseg5ei32.v\t\0"
|
|
/* 10854 */ "vsuxseg5ei32.v\t\0"
|
|
/* 10870 */ "vloxseg6ei32.v\t\0"
|
|
/* 10886 */ "vsoxseg6ei32.v\t\0"
|
|
/* 10902 */ "vluxseg6ei32.v\t\0"
|
|
/* 10918 */ "vsuxseg6ei32.v\t\0"
|
|
/* 10934 */ "vloxseg7ei32.v\t\0"
|
|
/* 10950 */ "vsoxseg7ei32.v\t\0"
|
|
/* 10966 */ "vluxseg7ei32.v\t\0"
|
|
/* 10982 */ "vsuxseg7ei32.v\t\0"
|
|
/* 10998 */ "vloxseg8ei32.v\t\0"
|
|
/* 11014 */ "vsoxseg8ei32.v\t\0"
|
|
/* 11030 */ "vluxseg8ei32.v\t\0"
|
|
/* 11046 */ "vsuxseg8ei32.v\t\0"
|
|
/* 11062 */ "vloxei32.v\t\0"
|
|
/* 11074 */ "vsoxei32.v\t\0"
|
|
/* 11086 */ "vluxei32.v\t\0"
|
|
/* 11098 */ "vsuxei32.v\t\0"
|
|
/* 11110 */ "vlseg2e64.v\t\0"
|
|
/* 11123 */ "vlsseg2e64.v\t\0"
|
|
/* 11137 */ "vssseg2e64.v\t\0"
|
|
/* 11151 */ "vsseg2e64.v\t\0"
|
|
/* 11164 */ "vlseg3e64.v\t\0"
|
|
/* 11177 */ "vlsseg3e64.v\t\0"
|
|
/* 11191 */ "vssseg3e64.v\t\0"
|
|
/* 11205 */ "vsseg3e64.v\t\0"
|
|
/* 11218 */ "vlseg4e64.v\t\0"
|
|
/* 11231 */ "vlsseg4e64.v\t\0"
|
|
/* 11245 */ "vssseg4e64.v\t\0"
|
|
/* 11259 */ "vsseg4e64.v\t\0"
|
|
/* 11272 */ "vlseg5e64.v\t\0"
|
|
/* 11285 */ "vlsseg5e64.v\t\0"
|
|
/* 11299 */ "vssseg5e64.v\t\0"
|
|
/* 11313 */ "vsseg5e64.v\t\0"
|
|
/* 11326 */ "vlseg6e64.v\t\0"
|
|
/* 11339 */ "vlsseg6e64.v\t\0"
|
|
/* 11353 */ "vssseg6e64.v\t\0"
|
|
/* 11367 */ "vsseg6e64.v\t\0"
|
|
/* 11380 */ "vlseg7e64.v\t\0"
|
|
/* 11393 */ "vlsseg7e64.v\t\0"
|
|
/* 11407 */ "vssseg7e64.v\t\0"
|
|
/* 11421 */ "vsseg7e64.v\t\0"
|
|
/* 11434 */ "vlseg8e64.v\t\0"
|
|
/* 11447 */ "vlsseg8e64.v\t\0"
|
|
/* 11461 */ "vssseg8e64.v\t\0"
|
|
/* 11475 */ "vsseg8e64.v\t\0"
|
|
/* 11488 */ "vle64.v\t\0"
|
|
/* 11497 */ "vl1re64.v\t\0"
|
|
/* 11508 */ "vl2re64.v\t\0"
|
|
/* 11519 */ "vl4re64.v\t\0"
|
|
/* 11530 */ "vl8re64.v\t\0"
|
|
/* 11541 */ "vlse64.v\t\0"
|
|
/* 11551 */ "vsse64.v\t\0"
|
|
/* 11561 */ "vse64.v\t\0"
|
|
/* 11570 */ "vloxseg2ei64.v\t\0"
|
|
/* 11586 */ "vsoxseg2ei64.v\t\0"
|
|
/* 11602 */ "vluxseg2ei64.v\t\0"
|
|
/* 11618 */ "vsuxseg2ei64.v\t\0"
|
|
/* 11634 */ "vloxseg3ei64.v\t\0"
|
|
/* 11650 */ "vsoxseg3ei64.v\t\0"
|
|
/* 11666 */ "vluxseg3ei64.v\t\0"
|
|
/* 11682 */ "vsuxseg3ei64.v\t\0"
|
|
/* 11698 */ "vloxseg4ei64.v\t\0"
|
|
/* 11714 */ "vsoxseg4ei64.v\t\0"
|
|
/* 11730 */ "vluxseg4ei64.v\t\0"
|
|
/* 11746 */ "vsuxseg4ei64.v\t\0"
|
|
/* 11762 */ "vloxseg5ei64.v\t\0"
|
|
/* 11778 */ "vsoxseg5ei64.v\t\0"
|
|
/* 11794 */ "vluxseg5ei64.v\t\0"
|
|
/* 11810 */ "vsuxseg5ei64.v\t\0"
|
|
/* 11826 */ "vloxseg6ei64.v\t\0"
|
|
/* 11842 */ "vsoxseg6ei64.v\t\0"
|
|
/* 11858 */ "vluxseg6ei64.v\t\0"
|
|
/* 11874 */ "vsuxseg6ei64.v\t\0"
|
|
/* 11890 */ "vloxseg7ei64.v\t\0"
|
|
/* 11906 */ "vsoxseg7ei64.v\t\0"
|
|
/* 11922 */ "vluxseg7ei64.v\t\0"
|
|
/* 11938 */ "vsuxseg7ei64.v\t\0"
|
|
/* 11954 */ "vloxseg8ei64.v\t\0"
|
|
/* 11970 */ "vsoxseg8ei64.v\t\0"
|
|
/* 11986 */ "vluxseg8ei64.v\t\0"
|
|
/* 12002 */ "vsuxseg8ei64.v\t\0"
|
|
/* 12018 */ "vloxei64.v\t\0"
|
|
/* 12030 */ "vsoxei64.v\t\0"
|
|
/* 12042 */ "vluxei64.v\t\0"
|
|
/* 12054 */ "vsuxei64.v\t\0"
|
|
/* 12066 */ "vlseg2e16.v\t\0"
|
|
/* 12079 */ "vlsseg2e16.v\t\0"
|
|
/* 12093 */ "vssseg2e16.v\t\0"
|
|
/* 12107 */ "vsseg2e16.v\t\0"
|
|
/* 12120 */ "vlseg3e16.v\t\0"
|
|
/* 12133 */ "vlsseg3e16.v\t\0"
|
|
/* 12147 */ "vssseg3e16.v\t\0"
|
|
/* 12161 */ "vsseg3e16.v\t\0"
|
|
/* 12174 */ "vlseg4e16.v\t\0"
|
|
/* 12187 */ "vlsseg4e16.v\t\0"
|
|
/* 12201 */ "vssseg4e16.v\t\0"
|
|
/* 12215 */ "vsseg4e16.v\t\0"
|
|
/* 12228 */ "vlseg5e16.v\t\0"
|
|
/* 12241 */ "vlsseg5e16.v\t\0"
|
|
/* 12255 */ "vssseg5e16.v\t\0"
|
|
/* 12269 */ "vsseg5e16.v\t\0"
|
|
/* 12282 */ "vlseg6e16.v\t\0"
|
|
/* 12295 */ "vlsseg6e16.v\t\0"
|
|
/* 12309 */ "vssseg6e16.v\t\0"
|
|
/* 12323 */ "vsseg6e16.v\t\0"
|
|
/* 12336 */ "vlseg7e16.v\t\0"
|
|
/* 12349 */ "vlsseg7e16.v\t\0"
|
|
/* 12363 */ "vssseg7e16.v\t\0"
|
|
/* 12377 */ "vsseg7e16.v\t\0"
|
|
/* 12390 */ "vlseg8e16.v\t\0"
|
|
/* 12403 */ "vlsseg8e16.v\t\0"
|
|
/* 12417 */ "vssseg8e16.v\t\0"
|
|
/* 12431 */ "vsseg8e16.v\t\0"
|
|
/* 12444 */ "vle16.v\t\0"
|
|
/* 12453 */ "vl1re16.v\t\0"
|
|
/* 12464 */ "vl2re16.v\t\0"
|
|
/* 12475 */ "vl4re16.v\t\0"
|
|
/* 12486 */ "vl8re16.v\t\0"
|
|
/* 12497 */ "vlse16.v\t\0"
|
|
/* 12507 */ "vsse16.v\t\0"
|
|
/* 12517 */ "vse16.v\t\0"
|
|
/* 12526 */ "vloxseg2ei16.v\t\0"
|
|
/* 12542 */ "vsoxseg2ei16.v\t\0"
|
|
/* 12558 */ "vluxseg2ei16.v\t\0"
|
|
/* 12574 */ "vsuxseg2ei16.v\t\0"
|
|
/* 12590 */ "vloxseg3ei16.v\t\0"
|
|
/* 12606 */ "vsoxseg3ei16.v\t\0"
|
|
/* 12622 */ "vluxseg3ei16.v\t\0"
|
|
/* 12638 */ "vsuxseg3ei16.v\t\0"
|
|
/* 12654 */ "vloxseg4ei16.v\t\0"
|
|
/* 12670 */ "vsoxseg4ei16.v\t\0"
|
|
/* 12686 */ "vluxseg4ei16.v\t\0"
|
|
/* 12702 */ "vsuxseg4ei16.v\t\0"
|
|
/* 12718 */ "vloxseg5ei16.v\t\0"
|
|
/* 12734 */ "vsoxseg5ei16.v\t\0"
|
|
/* 12750 */ "vluxseg5ei16.v\t\0"
|
|
/* 12766 */ "vsuxseg5ei16.v\t\0"
|
|
/* 12782 */ "vloxseg6ei16.v\t\0"
|
|
/* 12798 */ "vsoxseg6ei16.v\t\0"
|
|
/* 12814 */ "vluxseg6ei16.v\t\0"
|
|
/* 12830 */ "vsuxseg6ei16.v\t\0"
|
|
/* 12846 */ "vloxseg7ei16.v\t\0"
|
|
/* 12862 */ "vsoxseg7ei16.v\t\0"
|
|
/* 12878 */ "vluxseg7ei16.v\t\0"
|
|
/* 12894 */ "vsuxseg7ei16.v\t\0"
|
|
/* 12910 */ "vloxseg8ei16.v\t\0"
|
|
/* 12926 */ "vsoxseg8ei16.v\t\0"
|
|
/* 12942 */ "vluxseg8ei16.v\t\0"
|
|
/* 12958 */ "vsuxseg8ei16.v\t\0"
|
|
/* 12974 */ "vloxei16.v\t\0"
|
|
/* 12986 */ "vsoxei16.v\t\0"
|
|
/* 12998 */ "vluxei16.v\t\0"
|
|
/* 13010 */ "vsuxei16.v\t\0"
|
|
/* 13022 */ "vfrec7.v\t\0"
|
|
/* 13032 */ "vfrsqrt7.v\t\0"
|
|
/* 13044 */ "vlseg2e8.v\t\0"
|
|
/* 13056 */ "vlsseg2e8.v\t\0"
|
|
/* 13069 */ "vssseg2e8.v\t\0"
|
|
/* 13082 */ "vsseg2e8.v\t\0"
|
|
/* 13094 */ "vlseg3e8.v\t\0"
|
|
/* 13106 */ "vlsseg3e8.v\t\0"
|
|
/* 13119 */ "vssseg3e8.v\t\0"
|
|
/* 13132 */ "vsseg3e8.v\t\0"
|
|
/* 13144 */ "vlseg4e8.v\t\0"
|
|
/* 13156 */ "vlsseg4e8.v\t\0"
|
|
/* 13169 */ "vssseg4e8.v\t\0"
|
|
/* 13182 */ "vsseg4e8.v\t\0"
|
|
/* 13194 */ "vlseg5e8.v\t\0"
|
|
/* 13206 */ "vlsseg5e8.v\t\0"
|
|
/* 13219 */ "vssseg5e8.v\t\0"
|
|
/* 13232 */ "vsseg5e8.v\t\0"
|
|
/* 13244 */ "vlseg6e8.v\t\0"
|
|
/* 13256 */ "vlsseg6e8.v\t\0"
|
|
/* 13269 */ "vssseg6e8.v\t\0"
|
|
/* 13282 */ "vsseg6e8.v\t\0"
|
|
/* 13294 */ "vlseg7e8.v\t\0"
|
|
/* 13306 */ "vlsseg7e8.v\t\0"
|
|
/* 13319 */ "vssseg7e8.v\t\0"
|
|
/* 13332 */ "vsseg7e8.v\t\0"
|
|
/* 13344 */ "vlseg8e8.v\t\0"
|
|
/* 13356 */ "vlsseg8e8.v\t\0"
|
|
/* 13369 */ "vssseg8e8.v\t\0"
|
|
/* 13382 */ "vsseg8e8.v\t\0"
|
|
/* 13394 */ "vle8.v\t\0"
|
|
/* 13402 */ "vl1re8.v\t\0"
|
|
/* 13412 */ "vl2re8.v\t\0"
|
|
/* 13422 */ "vl4re8.v\t\0"
|
|
/* 13432 */ "vl8re8.v\t\0"
|
|
/* 13442 */ "vlse8.v\t\0"
|
|
/* 13451 */ "vsse8.v\t\0"
|
|
/* 13460 */ "vse8.v\t\0"
|
|
/* 13468 */ "vloxseg2ei8.v\t\0"
|
|
/* 13483 */ "vsoxseg2ei8.v\t\0"
|
|
/* 13498 */ "vluxseg2ei8.v\t\0"
|
|
/* 13513 */ "vsuxseg2ei8.v\t\0"
|
|
/* 13528 */ "vloxseg3ei8.v\t\0"
|
|
/* 13543 */ "vsoxseg3ei8.v\t\0"
|
|
/* 13558 */ "vluxseg3ei8.v\t\0"
|
|
/* 13573 */ "vsuxseg3ei8.v\t\0"
|
|
/* 13588 */ "vloxseg4ei8.v\t\0"
|
|
/* 13603 */ "vsoxseg4ei8.v\t\0"
|
|
/* 13618 */ "vluxseg4ei8.v\t\0"
|
|
/* 13633 */ "vsuxseg4ei8.v\t\0"
|
|
/* 13648 */ "vloxseg5ei8.v\t\0"
|
|
/* 13663 */ "vsoxseg5ei8.v\t\0"
|
|
/* 13678 */ "vluxseg5ei8.v\t\0"
|
|
/* 13693 */ "vsuxseg5ei8.v\t\0"
|
|
/* 13708 */ "vloxseg6ei8.v\t\0"
|
|
/* 13723 */ "vsoxseg6ei8.v\t\0"
|
|
/* 13738 */ "vluxseg6ei8.v\t\0"
|
|
/* 13753 */ "vsuxseg6ei8.v\t\0"
|
|
/* 13768 */ "vloxseg7ei8.v\t\0"
|
|
/* 13783 */ "vsoxseg7ei8.v\t\0"
|
|
/* 13798 */ "vluxseg7ei8.v\t\0"
|
|
/* 13813 */ "vsuxseg7ei8.v\t\0"
|
|
/* 13828 */ "vloxseg8ei8.v\t\0"
|
|
/* 13843 */ "vsoxseg8ei8.v\t\0"
|
|
/* 13858 */ "vluxseg8ei8.v\t\0"
|
|
/* 13873 */ "vsuxseg8ei8.v\t\0"
|
|
/* 13888 */ "vloxei8.v\t\0"
|
|
/* 13899 */ "vsoxei8.v\t\0"
|
|
/* 13910 */ "vluxei8.v\t\0"
|
|
/* 13921 */ "vsuxei8.v\t\0"
|
|
/* 13932 */ "vbrev8.v\t\0"
|
|
/* 13942 */ "vrev8.v\t\0"
|
|
/* 13951 */ "vid.v\t\0"
|
|
/* 13958 */ "vfwcvtbf16.f.f.v\t\0"
|
|
/* 13976 */ "vfwcvt.f.f.v\t\0"
|
|
/* 13990 */ "vfcvt.xu.f.v\t\0"
|
|
/* 14004 */ "vfwcvt.xu.f.v\t\0"
|
|
/* 14019 */ "vfcvt.rtz.xu.f.v\t\0"
|
|
/* 14037 */ "vfwcvt.rtz.xu.f.v\t\0"
|
|
/* 14056 */ "vfcvt.x.f.v\t\0"
|
|
/* 14069 */ "vfwcvt.x.f.v\t\0"
|
|
/* 14083 */ "vfcvt.rtz.x.f.v\t\0"
|
|
/* 14100 */ "vfwcvt.rtz.x.f.v\t\0"
|
|
/* 14118 */ "vlseg2e32ff.v\t\0"
|
|
/* 14133 */ "vlseg3e32ff.v\t\0"
|
|
/* 14148 */ "vlseg4e32ff.v\t\0"
|
|
/* 14163 */ "vlseg5e32ff.v\t\0"
|
|
/* 14178 */ "vlseg6e32ff.v\t\0"
|
|
/* 14193 */ "vlseg7e32ff.v\t\0"
|
|
/* 14208 */ "vlseg8e32ff.v\t\0"
|
|
/* 14223 */ "vle32ff.v\t\0"
|
|
/* 14234 */ "vlseg2e64ff.v\t\0"
|
|
/* 14249 */ "vlseg3e64ff.v\t\0"
|
|
/* 14264 */ "vlseg4e64ff.v\t\0"
|
|
/* 14279 */ "vlseg5e64ff.v\t\0"
|
|
/* 14294 */ "vlseg6e64ff.v\t\0"
|
|
/* 14309 */ "vlseg7e64ff.v\t\0"
|
|
/* 14324 */ "vlseg8e64ff.v\t\0"
|
|
/* 14339 */ "vle64ff.v\t\0"
|
|
/* 14350 */ "vlseg2e16ff.v\t\0"
|
|
/* 14365 */ "vlseg3e16ff.v\t\0"
|
|
/* 14380 */ "vlseg4e16ff.v\t\0"
|
|
/* 14395 */ "vlseg5e16ff.v\t\0"
|
|
/* 14410 */ "vlseg6e16ff.v\t\0"
|
|
/* 14425 */ "vlseg7e16ff.v\t\0"
|
|
/* 14440 */ "vlseg8e16ff.v\t\0"
|
|
/* 14455 */ "vle16ff.v\t\0"
|
|
/* 14466 */ "vlseg2e8ff.v\t\0"
|
|
/* 14480 */ "vlseg3e8ff.v\t\0"
|
|
/* 14494 */ "vlseg4e8ff.v\t\0"
|
|
/* 14508 */ "vlseg5e8ff.v\t\0"
|
|
/* 14522 */ "vlseg6e8ff.v\t\0"
|
|
/* 14536 */ "vlseg7e8ff.v\t\0"
|
|
/* 14550 */ "vlseg8e8ff.v\t\0"
|
|
/* 14564 */ "vle8ff.v\t\0"
|
|
/* 14574 */ "vlm.v\t\0"
|
|
/* 14581 */ "vsm.v\t\0"
|
|
/* 14588 */ "vcpop.v\t\0"
|
|
/* 14597 */ "vs1r.v\t\0"
|
|
/* 14605 */ "vmv1r.v\t\0"
|
|
/* 14614 */ "vs2r.v\t\0"
|
|
/* 14622 */ "vmv2r.v\t\0"
|
|
/* 14631 */ "vs4r.v\t\0"
|
|
/* 14639 */ "vmv4r.v\t\0"
|
|
/* 14648 */ "vs8r.v\t\0"
|
|
/* 14656 */ "vmv8r.v\t\0"
|
|
/* 14665 */ "vfclass.v\t\0"
|
|
/* 14676 */ "vfsqrt.v\t\0"
|
|
/* 14686 */ "vfcvt.f.xu.v\t\0"
|
|
/* 14700 */ "vfwcvt.f.xu.v\t\0"
|
|
/* 14715 */ "vmv.v.v\t\0"
|
|
/* 14724 */ "vbrev.v\t\0"
|
|
/* 14733 */ "vfcvt.f.x.v\t\0"
|
|
/* 14746 */ "vfwcvt.f.x.v\t\0"
|
|
/* 14760 */ "vclz.v\t\0"
|
|
/* 14768 */ "vctz.v\t\0"
|
|
/* 14776 */ "th.rev\t\0"
|
|
/* 14784 */ "cv.bitrev\t\0"
|
|
/* 14795 */ "sf.vc.fv\t\0"
|
|
/* 14805 */ "sf.vc.v.fv\t\0"
|
|
/* 14817 */ "sf.vc.iv\t\0"
|
|
/* 14827 */ "sf.vc.v.iv\t\0"
|
|
/* 14839 */ "div\t\0"
|
|
/* 14844 */ "c.mv\t\0"
|
|
/* 14850 */ "binv\t\0"
|
|
/* 14856 */ "vfwmaccbf16.vv\t\0"
|
|
/* 14872 */ "vrgatherei16.vv\t\0"
|
|
/* 14889 */ "th.vmaqa.vv\t\0"
|
|
/* 14902 */ "vssra.vv\t\0"
|
|
/* 14912 */ "vsra.vv\t\0"
|
|
/* 14921 */ "vasub.vv\t\0"
|
|
/* 14931 */ "vfsub.vv\t\0"
|
|
/* 14941 */ "vfmsub.vv\t\0"
|
|
/* 14952 */ "vfnmsub.vv\t\0"
|
|
/* 14964 */ "vnmsub.vv\t\0"
|
|
/* 14975 */ "vssub.vv\t\0"
|
|
/* 14985 */ "vsub.vv\t\0"
|
|
/* 14994 */ "vfwsub.vv\t\0"
|
|
/* 15005 */ "vwsub.vv\t\0"
|
|
/* 15015 */ "vfmsac.vv\t\0"
|
|
/* 15026 */ "vfnmsac.vv\t\0"
|
|
/* 15038 */ "vnmsac.vv\t\0"
|
|
/* 15049 */ "vfwnmsac.vv\t\0"
|
|
/* 15062 */ "vfwmsac.vv\t\0"
|
|
/* 15074 */ "vmsbc.vv\t\0"
|
|
/* 15084 */ "vfmacc.vv\t\0"
|
|
/* 15095 */ "vfnmacc.vv\t\0"
|
|
/* 15107 */ "vfwnmacc.vv\t\0"
|
|
/* 15120 */ "vmacc.vv\t\0"
|
|
/* 15130 */ "vfwmacc.vv\t\0"
|
|
/* 15142 */ "vwmacc.vv\t\0"
|
|
/* 15153 */ "vmadc.vv\t\0"
|
|
/* 15163 */ "sf.vc.vv\t\0"
|
|
/* 15173 */ "vaadd.vv\t\0"
|
|
/* 15183 */ "vfadd.vv\t\0"
|
|
/* 15193 */ "vfmadd.vv\t\0"
|
|
/* 15204 */ "vfnmadd.vv\t\0"
|
|
/* 15216 */ "vmadd.vv\t\0"
|
|
/* 15226 */ "vsadd.vv\t\0"
|
|
/* 15236 */ "vadd.vv\t\0"
|
|
/* 15245 */ "vfwadd.vv\t\0"
|
|
/* 15256 */ "vwadd.vv\t\0"
|
|
/* 15266 */ "vand.vv\t\0"
|
|
/* 15275 */ "vmfle.vv\t\0"
|
|
/* 15285 */ "vmsle.vv\t\0"
|
|
/* 15295 */ "vsm3me.vv\t\0"
|
|
/* 15306 */ "vmfne.vv\t\0"
|
|
/* 15316 */ "vmsne.vv\t\0"
|
|
/* 15326 */ "vaesdf.vv\t\0"
|
|
/* 15337 */ "vaesef.vv\t\0"
|
|
/* 15348 */ "vsha2ch.vv\t\0"
|
|
/* 15360 */ "vclmulh.vv\t\0"
|
|
/* 15372 */ "vmulh.vv\t\0"
|
|
/* 15382 */ "vghsh.vv\t\0"
|
|
/* 15392 */ "vfsgnj.vv\t\0"
|
|
/* 15403 */ "vsha2cl.vv\t\0"
|
|
/* 15415 */ "vsll.vv\t\0"
|
|
/* 15424 */ "vwsll.vv\t\0"
|
|
/* 15434 */ "vrol.vv\t\0"
|
|
/* 15443 */ "vssrl.vv\t\0"
|
|
/* 15453 */ "vsrl.vv\t\0"
|
|
/* 15462 */ "vfmul.vv\t\0"
|
|
/* 15472 */ "vgmul.vv\t\0"
|
|
/* 15482 */ "vclmul.vv\t\0"
|
|
/* 15493 */ "vsmul.vv\t\0"
|
|
/* 15503 */ "vmul.vv\t\0"
|
|
/* 15512 */ "vfwmul.vv\t\0"
|
|
/* 15523 */ "vwmul.vv\t\0"
|
|
/* 15533 */ "vaesdm.vv\t\0"
|
|
/* 15544 */ "vrem.vv\t\0"
|
|
/* 15553 */ "vaesem.vv\t\0"
|
|
/* 15564 */ "vandn.vv\t\0"
|
|
/* 15574 */ "vfmin.vv\t\0"
|
|
/* 15584 */ "vmin.vv\t\0"
|
|
/* 15593 */ "vfsgnjn.vv\t\0"
|
|
/* 15605 */ "vmfeq.vv\t\0"
|
|
/* 15615 */ "vmseq.vv\t\0"
|
|
/* 15625 */ "vsm4r.vv\t\0"
|
|
/* 15635 */ "vrgather.vv\t\0"
|
|
/* 15648 */ "vror.vv\t\0"
|
|
/* 15657 */ "vor.vv\t\0"
|
|
/* 15665 */ "vxor.vv\t\0"
|
|
/* 15674 */ "vsha2ms.vv\t\0"
|
|
/* 15686 */ "vmflt.vv\t\0"
|
|
/* 15696 */ "vmslt.vv\t\0"
|
|
/* 15706 */ "th.vmaqau.vv\t\0"
|
|
/* 15720 */ "vasubu.vv\t\0"
|
|
/* 15731 */ "vssubu.vv\t\0"
|
|
/* 15742 */ "vwsubu.vv\t\0"
|
|
/* 15753 */ "vwmaccu.vv\t\0"
|
|
/* 15765 */ "vaaddu.vv\t\0"
|
|
/* 15776 */ "vsaddu.vv\t\0"
|
|
/* 15787 */ "vwaddu.vv\t\0"
|
|
/* 15798 */ "vmsleu.vv\t\0"
|
|
/* 15809 */ "vmulhu.vv\t\0"
|
|
/* 15820 */ "vwmulu.vv\t\0"
|
|
/* 15831 */ "vremu.vv\t\0"
|
|
/* 15841 */ "vminu.vv\t\0"
|
|
/* 15851 */ "th.vmaqasu.vv\t\0"
|
|
/* 15866 */ "vwmaccsu.vv\t\0"
|
|
/* 15879 */ "vmulhsu.vv\t\0"
|
|
/* 15891 */ "vwmulsu.vv\t\0"
|
|
/* 15903 */ "vmsltu.vv\t\0"
|
|
/* 15914 */ "vdivu.vv\t\0"
|
|
/* 15924 */ "vmaxu.vv\t\0"
|
|
/* 15934 */ "sf.vc.v.vv\t\0"
|
|
/* 15946 */ "vfdiv.vv\t\0"
|
|
/* 15956 */ "vdiv.vv\t\0"
|
|
/* 15965 */ "vfmax.vv\t\0"
|
|
/* 15975 */ "vmax.vv\t\0"
|
|
/* 15984 */ "vfsgnjx.vv\t\0"
|
|
/* 15996 */ "sf.vc.fvv\t\0"
|
|
/* 16007 */ "sf.vc.v.fvv\t\0"
|
|
/* 16020 */ "sf.vc.ivv\t\0"
|
|
/* 16031 */ "sf.vc.v.ivv\t\0"
|
|
/* 16044 */ "sf.vc.vvv\t\0"
|
|
/* 16055 */ "sf.vc.v.vvv\t\0"
|
|
/* 16068 */ "sf.vc.xvv\t\0"
|
|
/* 16079 */ "sf.vc.v.xvv\t\0"
|
|
/* 16092 */ "vnsra.wv\t\0"
|
|
/* 16102 */ "vfwsub.wv\t\0"
|
|
/* 16113 */ "vwsub.wv\t\0"
|
|
/* 16123 */ "vfwadd.wv\t\0"
|
|
/* 16134 */ "vwadd.wv\t\0"
|
|
/* 16144 */ "vnsrl.wv\t\0"
|
|
/* 16154 */ "vnclip.wv\t\0"
|
|
/* 16165 */ "vwsubu.wv\t\0"
|
|
/* 16176 */ "vwaddu.wv\t\0"
|
|
/* 16187 */ "vnclipu.wv\t\0"
|
|
/* 16199 */ "sf.vc.xv\t\0"
|
|
/* 16209 */ "sf.vc.v.xv\t\0"
|
|
/* 16221 */ "sc.w\t\0"
|
|
/* 16227 */ "fcvt.d.w\t\0"
|
|
/* 16237 */ "amoadd.w\t\0"
|
|
/* 16247 */ "amoand.w\t\0"
|
|
/* 16257 */ "vfncvtbf16.f.f.w\t\0"
|
|
/* 16275 */ "vfncvt.rod.f.f.w\t\0"
|
|
/* 16293 */ "vfncvt.f.f.w\t\0"
|
|
/* 16307 */ "vfncvt.xu.f.w\t\0"
|
|
/* 16322 */ "vfncvt.rtz.xu.f.w\t\0"
|
|
/* 16341 */ "vfncvt.x.f.w\t\0"
|
|
/* 16355 */ "vfncvt.rtz.x.f.w\t\0"
|
|
/* 16373 */ "fcvt.h.w\t\0"
|
|
/* 16383 */ "prefetch.w\t\0"
|
|
/* 16395 */ "amomin.w\t\0"
|
|
/* 16405 */ "ssamoswap.w\t\0"
|
|
/* 16418 */ "lr.w\t\0"
|
|
/* 16424 */ "amoor.w\t\0"
|
|
/* 16433 */ "amoxor.w\t\0"
|
|
/* 16443 */ "fcvt.s.w\t\0"
|
|
/* 16453 */ "amocas.w\t\0"
|
|
/* 16463 */ "c.zext.w\t\0"
|
|
/* 16473 */ "amominu.w\t\0"
|
|
/* 16484 */ "vfncvt.f.xu.w\t\0"
|
|
/* 16499 */ "amomaxu.w\t\0"
|
|
/* 16510 */ "hlv.w\t\0"
|
|
/* 16517 */ "hsv.w\t\0"
|
|
/* 16524 */ "vfncvt.f.x.w\t\0"
|
|
/* 16538 */ "fmv.x.w\t\0"
|
|
/* 16547 */ "amomax.w\t\0"
|
|
/* 16557 */ "th.mulaw\t\0"
|
|
/* 16567 */ "sraw\t\0"
|
|
/* 16573 */ "c.subw\t\0"
|
|
/* 16581 */ "c.addw\t\0"
|
|
/* 16589 */ "sraiw\t\0"
|
|
/* 16596 */ "c.addiw\t\0"
|
|
/* 16605 */ "slliw\t\0"
|
|
/* 16612 */ "srliw\t\0"
|
|
/* 16619 */ "roriw\t\0"
|
|
/* 16626 */ "th.srriw\t\0"
|
|
/* 16636 */ "packw\t\0"
|
|
/* 16643 */ "c.lw\t\0"
|
|
/* 16649 */ "cv.lw\t\0"
|
|
/* 16656 */ "cv.elw\t\0"
|
|
/* 16664 */ "c.flw\t\0"
|
|
/* 16671 */ "sllw\t\0"
|
|
/* 16677 */ "rolw\t\0"
|
|
/* 16683 */ "srlw\t\0"
|
|
/* 16689 */ "mulw\t\0"
|
|
/* 16695 */ "remw\t\0"
|
|
/* 16701 */ "cpopw\t\0"
|
|
/* 16708 */ "th.lrw\t\0"
|
|
/* 16716 */ "th.flrw\t\0"
|
|
/* 16725 */ "rorw\t\0"
|
|
/* 16731 */ "csrrw\t\0"
|
|
/* 16738 */ "th.srw\t\0"
|
|
/* 16746 */ "th.fsrw\t\0"
|
|
/* 16755 */ "th.lurw\t\0"
|
|
/* 16764 */ "th.flurw\t\0"
|
|
/* 16774 */ "th.surw\t\0"
|
|
/* 16783 */ "th.fsurw\t\0"
|
|
/* 16793 */ "c.sw\t\0"
|
|
/* 16799 */ "cv.sw\t\0"
|
|
/* 16806 */ "th.dcache.csw\t\0"
|
|
/* 16821 */ "c.fsw\t\0"
|
|
/* 16828 */ "th.dcache.isw\t\0"
|
|
/* 16843 */ "th.dcache.cisw\t\0"
|
|
/* 16859 */ "th.mulsw\t\0"
|
|
/* 16869 */ "sh1add.uw\t\0"
|
|
/* 16880 */ "sh2add.uw\t\0"
|
|
/* 16891 */ "sh3add.uw\t\0"
|
|
/* 16902 */ "slli.uw\t\0"
|
|
/* 16911 */ "remuw\t\0"
|
|
/* 16918 */ "divuw\t\0"
|
|
/* 16925 */ "th.revw\t\0"
|
|
/* 16934 */ "sf.vc.fvw\t\0"
|
|
/* 16945 */ "sf.vc.v.fvw\t\0"
|
|
/* 16958 */ "sf.vc.ivw\t\0"
|
|
/* 16969 */ "sf.vc.v.ivw\t\0"
|
|
/* 16982 */ "divw\t\0"
|
|
/* 16988 */ "sf.vc.vvw\t\0"
|
|
/* 16999 */ "sf.vc.v.vvw\t\0"
|
|
/* 17012 */ "sf.vc.xvw\t\0"
|
|
/* 17023 */ "sf.vc.v.xvw\t\0"
|
|
/* 17036 */ "clzw\t\0"
|
|
/* 17042 */ "ctzw\t\0"
|
|
/* 17048 */ "sf.vc.x\t\0"
|
|
/* 17057 */ "fmvp.d.x\t\0"
|
|
/* 17067 */ "fmv.d.x\t\0"
|
|
/* 17076 */ "fmv.h.x\t\0"
|
|
/* 17085 */ "vmv.s.x\t\0"
|
|
/* 17094 */ "sf.vc.v.x\t\0"
|
|
/* 17105 */ "vmv.v.x\t\0"
|
|
/* 17114 */ "fmv.w.x\t\0"
|
|
/* 17123 */ "cv.max\t\0"
|
|
/* 17131 */ "th.vmaqa.vx\t\0"
|
|
/* 17144 */ "vssra.vx\t\0"
|
|
/* 17154 */ "vsra.vx\t\0"
|
|
/* 17163 */ "vasub.vx\t\0"
|
|
/* 17173 */ "vnmsub.vx\t\0"
|
|
/* 17184 */ "vrsub.vx\t\0"
|
|
/* 17194 */ "vssub.vx\t\0"
|
|
/* 17204 */ "vsub.vx\t\0"
|
|
/* 17213 */ "vwsub.vx\t\0"
|
|
/* 17223 */ "vnmsac.vx\t\0"
|
|
/* 17234 */ "vmsbc.vx\t\0"
|
|
/* 17244 */ "vmacc.vx\t\0"
|
|
/* 17254 */ "vwmacc.vx\t\0"
|
|
/* 17265 */ "vmadc.vx\t\0"
|
|
/* 17275 */ "vaadd.vx\t\0"
|
|
/* 17285 */ "vmadd.vx\t\0"
|
|
/* 17295 */ "vsadd.vx\t\0"
|
|
/* 17305 */ "vadd.vx\t\0"
|
|
/* 17314 */ "vwadd.vx\t\0"
|
|
/* 17324 */ "vand.vx\t\0"
|
|
/* 17333 */ "vmsge.vx\t\0"
|
|
/* 17343 */ "vmsle.vx\t\0"
|
|
/* 17353 */ "vmsne.vx\t\0"
|
|
/* 17363 */ "vclmulh.vx\t\0"
|
|
/* 17375 */ "vmulh.vx\t\0"
|
|
/* 17385 */ "vsll.vx\t\0"
|
|
/* 17394 */ "vwsll.vx\t\0"
|
|
/* 17404 */ "vrol.vx\t\0"
|
|
/* 17413 */ "vssrl.vx\t\0"
|
|
/* 17423 */ "vsrl.vx\t\0"
|
|
/* 17432 */ "vclmul.vx\t\0"
|
|
/* 17443 */ "vsmul.vx\t\0"
|
|
/* 17453 */ "vmul.vx\t\0"
|
|
/* 17462 */ "vwmul.vx\t\0"
|
|
/* 17472 */ "vrem.vx\t\0"
|
|
/* 17481 */ "vandn.vx\t\0"
|
|
/* 17491 */ "vmin.vx\t\0"
|
|
/* 17500 */ "vslide1down.vx\t\0"
|
|
/* 17516 */ "vslidedown.vx\t\0"
|
|
/* 17531 */ "vslide1up.vx\t\0"
|
|
/* 17545 */ "vslideup.vx\t\0"
|
|
/* 17558 */ "vmseq.vx\t\0"
|
|
/* 17568 */ "vrgather.vx\t\0"
|
|
/* 17581 */ "vror.vx\t\0"
|
|
/* 17590 */ "vor.vx\t\0"
|
|
/* 17598 */ "vxor.vx\t\0"
|
|
/* 17607 */ "th.vmaqaus.vx\t\0"
|
|
/* 17622 */ "vwmaccus.vx\t\0"
|
|
/* 17635 */ "vmsgt.vx\t\0"
|
|
/* 17645 */ "vmslt.vx\t\0"
|
|
/* 17655 */ "th.vmaqau.vx\t\0"
|
|
/* 17669 */ "vasubu.vx\t\0"
|
|
/* 17680 */ "vssubu.vx\t\0"
|
|
/* 17691 */ "vwsubu.vx\t\0"
|
|
/* 17702 */ "vwmaccu.vx\t\0"
|
|
/* 17714 */ "vaaddu.vx\t\0"
|
|
/* 17725 */ "vsaddu.vx\t\0"
|
|
/* 17736 */ "vwaddu.vx\t\0"
|
|
/* 17747 */ "vmsgeu.vx\t\0"
|
|
/* 17758 */ "vmsleu.vx\t\0"
|
|
/* 17769 */ "vmulhu.vx\t\0"
|
|
/* 17780 */ "vwmulu.vx\t\0"
|
|
/* 17791 */ "vremu.vx\t\0"
|
|
/* 17801 */ "vminu.vx\t\0"
|
|
/* 17811 */ "th.vmaqasu.vx\t\0"
|
|
/* 17826 */ "vwmaccsu.vx\t\0"
|
|
/* 17839 */ "vmulhsu.vx\t\0"
|
|
/* 17851 */ "vwmulsu.vx\t\0"
|
|
/* 17863 */ "vmsgtu.vx\t\0"
|
|
/* 17874 */ "vmsltu.vx\t\0"
|
|
/* 17885 */ "vdivu.vx\t\0"
|
|
/* 17895 */ "vmaxu.vx\t\0"
|
|
/* 17905 */ "vdiv.vx\t\0"
|
|
/* 17914 */ "vmax.vx\t\0"
|
|
/* 17923 */ "vnsra.wx\t\0"
|
|
/* 17933 */ "vwsub.wx\t\0"
|
|
/* 17943 */ "vwadd.wx\t\0"
|
|
/* 17953 */ "vnsrl.wx\t\0"
|
|
/* 17963 */ "vnclip.wx\t\0"
|
|
/* 17974 */ "vwsubu.wx\t\0"
|
|
/* 17985 */ "vwaddu.wx\t\0"
|
|
/* 17996 */ "vnclipu.wx\t\0"
|
|
/* 18008 */ "th.tstnbz\t\0"
|
|
/* 18019 */ "cv.extbz\t\0"
|
|
/* 18029 */ "czero.nez\t\0"
|
|
/* 18040 */ "c.bnez\t\0"
|
|
/* 18048 */ "th.mvnez\t\0"
|
|
/* 18058 */ "cv.exthz\t\0"
|
|
/* 18068 */ "clz\t\0"
|
|
/* 18073 */ "czero.eqz\t\0"
|
|
/* 18084 */ "c.beqz\t\0"
|
|
/* 18092 */ "th.mveqz\t\0"
|
|
/* 18102 */ "ctz\t\0"
|
|
/* 18107 */ "cm.popretz\t\0"
|
|
/* 18119 */ ".insn r4 \0"
|
|
/* 18129 */ ".insn ca \0"
|
|
/* 18139 */ ".insn b \0"
|
|
/* 18148 */ ".insn cb \0"
|
|
/* 18158 */ ".insn i \0"
|
|
/* 18167 */ ".insn ci \0"
|
|
/* 18177 */ ".insn j \0"
|
|
/* 18186 */ ".insn cj \0"
|
|
/* 18196 */ ".insn cl \0"
|
|
/* 18206 */ ".insn r \0"
|
|
/* 18215 */ ".insn cr \0"
|
|
/* 18225 */ ".insn s \0"
|
|
/* 18234 */ ".insn cs \0"
|
|
/* 18244 */ ".insn css \0"
|
|
/* 18255 */ ".insn u \0"
|
|
/* 18264 */ ".insn ciw \0"
|
|
/* 18275 */ "# XRay Function Patchable RET.\0"
|
|
/* 18306 */ "# XRay Typed Event Log.\0"
|
|
/* 18330 */ "# XRay Custom Event Log.\0"
|
|
/* 18355 */ "# XRay Function Enter.\0"
|
|
/* 18378 */ "# XRay Tail Call Exit.\0"
|
|
/* 18401 */ "# XRay Function Exit.\0"
|
|
/* 18423 */ "cmop.1\0"
|
|
/* 18430 */ "cmop.11\0"
|
|
/* 18438 */ "cmop.3\0"
|
|
/* 18445 */ "cmop.13\0"
|
|
/* 18453 */ "cmop.5\0"
|
|
/* 18460 */ "cmop.15\0"
|
|
/* 18468 */ "cmop.7\0"
|
|
/* 18475 */ "cmop.9\0"
|
|
/* 18482 */ "LIFETIME_END\0"
|
|
/* 18495 */ "PSEUDO_PROBE\0"
|
|
/* 18508 */ "BUNDLE\0"
|
|
/* 18515 */ "DBG_VALUE\0"
|
|
/* 18525 */ "DBG_INSTR_REF\0"
|
|
/* 18539 */ "DBG_PHI\0"
|
|
/* 18547 */ "DBG_LABEL\0"
|
|
/* 18557 */ "LIFETIME_START\0"
|
|
/* 18572 */ "DBG_VALUE_LIST\0"
|
|
/* 18587 */ "th.sync\0"
|
|
/* 18595 */ "th.sync.i\0"
|
|
/* 18605 */ "fence.i\0"
|
|
/* 18613 */ "wfi\0"
|
|
/* 18617 */ "c.ebreak\0"
|
|
/* 18626 */ "sfence.w.inval\0"
|
|
/* 18641 */ "# FEntry call\0"
|
|
/* 18655 */ "th.l2cache.call\0"
|
|
/* 18671 */ "th.dcache.call\0"
|
|
/* 18686 */ "ecall\0"
|
|
/* 18692 */ "th.l2cache.iall\0"
|
|
/* 18708 */ "th.dcache.iall\0"
|
|
/* 18723 */ "th.icache.iall\0"
|
|
/* 18738 */ "th.l2cache.ciall\0"
|
|
/* 18755 */ "th.dcache.ciall\0"
|
|
/* 18771 */ "fence.tso\0"
|
|
/* 18781 */ "wrs.nto\0"
|
|
/* 18789 */ "wrs.sto\0"
|
|
/* 18797 */ "c.unimp\0"
|
|
/* 18805 */ "c.nop\0"
|
|
/* 18811 */ "sfence.inval.ir\0"
|
|
/* 18827 */ "th.sync.s\0"
|
|
/* 18837 */ "th.sync.is\0"
|
|
/* 18848 */ "th.icache.ialls\0"
|
|
/* 18864 */ "dret\0"
|
|
/* 18869 */ "mret\0"
|
|
/* 18874 */ "sret\0"
|
|
};
|
|
#endif // CAPSTONE_DIET
|
|
|
|
static const uint32_t OpInfo0[] = {
|
|
0U, // PHI
|
|
0U, // INLINEASM
|
|
0U, // INLINEASM_BR
|
|
0U, // CFI_INSTRUCTION
|
|
0U, // EH_LABEL
|
|
0U, // GC_LABEL
|
|
0U, // ANNOTATION_LABEL
|
|
0U, // KILL
|
|
0U, // EXTRACT_SUBREG
|
|
0U, // INSERT_SUBREG
|
|
0U, // IMPLICIT_DEF
|
|
0U, // SUBREG_TO_REG
|
|
0U, // COPY_TO_REGCLASS
|
|
18516U, // DBG_VALUE
|
|
18573U, // DBG_VALUE_LIST
|
|
18526U, // DBG_INSTR_REF
|
|
18540U, // DBG_PHI
|
|
18548U, // DBG_LABEL
|
|
0U, // REG_SEQUENCE
|
|
0U, // COPY
|
|
18509U, // BUNDLE
|
|
18558U, // LIFETIME_START
|
|
18483U, // LIFETIME_END
|
|
18496U, // PSEUDO_PROBE
|
|
0U, // ARITH_FENCE
|
|
0U, // STACKMAP
|
|
18642U, // FENTRY_CALL
|
|
0U, // PATCHPOINT
|
|
0U, // LOAD_STACK_GUARD
|
|
0U, // PREALLOCATED_SETUP
|
|
0U, // PREALLOCATED_ARG
|
|
0U, // STATEPOINT
|
|
0U, // LOCAL_ESCAPE
|
|
0U, // FAULTING_OP
|
|
0U, // PATCHABLE_OP
|
|
18356U, // PATCHABLE_FUNCTION_ENTER
|
|
18276U, // PATCHABLE_RET
|
|
18402U, // PATCHABLE_FUNCTION_EXIT
|
|
18379U, // PATCHABLE_TAIL_CALL
|
|
18331U, // PATCHABLE_EVENT_CALL
|
|
18307U, // PATCHABLE_TYPED_EVENT_CALL
|
|
0U, // ICALL_BRANCH_FUNNEL
|
|
0U, // MEMBARRIER
|
|
0U, // JUMP_TABLE_DEBUG_INFO
|
|
0U, // G_ASSERT_SEXT
|
|
0U, // G_ASSERT_ZEXT
|
|
0U, // G_ASSERT_ALIGN
|
|
0U, // G_ADD
|
|
0U, // G_SUB
|
|
0U, // G_MUL
|
|
0U, // G_SDIV
|
|
0U, // G_UDIV
|
|
0U, // G_SREM
|
|
0U, // G_UREM
|
|
0U, // G_SDIVREM
|
|
0U, // G_UDIVREM
|
|
0U, // G_AND
|
|
0U, // G_OR
|
|
0U, // G_XOR
|
|
0U, // G_IMPLICIT_DEF
|
|
0U, // G_PHI
|
|
0U, // G_FRAME_INDEX
|
|
0U, // G_GLOBAL_VALUE
|
|
0U, // G_CONSTANT_POOL
|
|
0U, // G_EXTRACT
|
|
0U, // G_UNMERGE_VALUES
|
|
0U, // G_INSERT
|
|
0U, // G_MERGE_VALUES
|
|
0U, // G_BUILD_VECTOR
|
|
0U, // G_BUILD_VECTOR_TRUNC
|
|
0U, // G_CONCAT_VECTORS
|
|
0U, // G_PTRTOINT
|
|
0U, // G_INTTOPTR
|
|
0U, // G_BITCAST
|
|
0U, // G_FREEZE
|
|
0U, // G_CONSTANT_FOLD_BARRIER
|
|
0U, // G_INTRINSIC_FPTRUNC_ROUND
|
|
0U, // G_INTRINSIC_TRUNC
|
|
0U, // G_INTRINSIC_ROUND
|
|
0U, // G_INTRINSIC_LRINT
|
|
0U, // G_INTRINSIC_ROUNDEVEN
|
|
0U, // G_READCYCLECOUNTER
|
|
0U, // G_LOAD
|
|
0U, // G_SEXTLOAD
|
|
0U, // G_ZEXTLOAD
|
|
0U, // G_INDEXED_LOAD
|
|
0U, // G_INDEXED_SEXTLOAD
|
|
0U, // G_INDEXED_ZEXTLOAD
|
|
0U, // G_STORE
|
|
0U, // G_INDEXED_STORE
|
|
0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
|
|
0U, // G_ATOMIC_CMPXCHG
|
|
0U, // G_ATOMICRMW_XCHG
|
|
0U, // G_ATOMICRMW_ADD
|
|
0U, // G_ATOMICRMW_SUB
|
|
0U, // G_ATOMICRMW_AND
|
|
0U, // G_ATOMICRMW_NAND
|
|
0U, // G_ATOMICRMW_OR
|
|
0U, // G_ATOMICRMW_XOR
|
|
0U, // G_ATOMICRMW_MAX
|
|
0U, // G_ATOMICRMW_MIN
|
|
0U, // G_ATOMICRMW_UMAX
|
|
0U, // G_ATOMICRMW_UMIN
|
|
0U, // G_ATOMICRMW_FADD
|
|
0U, // G_ATOMICRMW_FSUB
|
|
0U, // G_ATOMICRMW_FMAX
|
|
0U, // G_ATOMICRMW_FMIN
|
|
0U, // G_ATOMICRMW_UINC_WRAP
|
|
0U, // G_ATOMICRMW_UDEC_WRAP
|
|
0U, // G_FENCE
|
|
0U, // G_PREFETCH
|
|
0U, // G_BRCOND
|
|
0U, // G_BRINDIRECT
|
|
0U, // G_INVOKE_REGION_START
|
|
0U, // G_INTRINSIC
|
|
0U, // G_INTRINSIC_W_SIDE_EFFECTS
|
|
0U, // G_INTRINSIC_CONVERGENT
|
|
0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
|
|
0U, // G_ANYEXT
|
|
0U, // G_TRUNC
|
|
0U, // G_CONSTANT
|
|
0U, // G_FCONSTANT
|
|
0U, // G_VASTART
|
|
0U, // G_VAARG
|
|
0U, // G_SEXT
|
|
0U, // G_SEXT_INREG
|
|
0U, // G_ZEXT
|
|
0U, // G_SHL
|
|
0U, // G_LSHR
|
|
0U, // G_ASHR
|
|
0U, // G_FSHL
|
|
0U, // G_FSHR
|
|
0U, // G_ROTR
|
|
0U, // G_ROTL
|
|
0U, // G_ICMP
|
|
0U, // G_FCMP
|
|
0U, // G_SELECT
|
|
0U, // G_UADDO
|
|
0U, // G_UADDE
|
|
0U, // G_USUBO
|
|
0U, // G_USUBE
|
|
0U, // G_SADDO
|
|
0U, // G_SADDE
|
|
0U, // G_SSUBO
|
|
0U, // G_SSUBE
|
|
0U, // G_UMULO
|
|
0U, // G_SMULO
|
|
0U, // G_UMULH
|
|
0U, // G_SMULH
|
|
0U, // G_UADDSAT
|
|
0U, // G_SADDSAT
|
|
0U, // G_USUBSAT
|
|
0U, // G_SSUBSAT
|
|
0U, // G_USHLSAT
|
|
0U, // G_SSHLSAT
|
|
0U, // G_SMULFIX
|
|
0U, // G_UMULFIX
|
|
0U, // G_SMULFIXSAT
|
|
0U, // G_UMULFIXSAT
|
|
0U, // G_SDIVFIX
|
|
0U, // G_UDIVFIX
|
|
0U, // G_SDIVFIXSAT
|
|
0U, // G_UDIVFIXSAT
|
|
0U, // G_FADD
|
|
0U, // G_FSUB
|
|
0U, // G_FMUL
|
|
0U, // G_FMA
|
|
0U, // G_FMAD
|
|
0U, // G_FDIV
|
|
0U, // G_FREM
|
|
0U, // G_FPOW
|
|
0U, // G_FPOWI
|
|
0U, // G_FEXP
|
|
0U, // G_FEXP2
|
|
0U, // G_FEXP10
|
|
0U, // G_FLOG
|
|
0U, // G_FLOG2
|
|
0U, // G_FLOG10
|
|
0U, // G_FLDEXP
|
|
0U, // G_FFREXP
|
|
0U, // G_FNEG
|
|
0U, // G_FPEXT
|
|
0U, // G_FPTRUNC
|
|
0U, // G_FPTOSI
|
|
0U, // G_FPTOUI
|
|
0U, // G_SITOFP
|
|
0U, // G_UITOFP
|
|
0U, // G_FABS
|
|
0U, // G_FCOPYSIGN
|
|
0U, // G_IS_FPCLASS
|
|
0U, // G_FCANONICALIZE
|
|
0U, // G_FMINNUM
|
|
0U, // G_FMAXNUM
|
|
0U, // G_FMINNUM_IEEE
|
|
0U, // G_FMAXNUM_IEEE
|
|
0U, // G_FMINIMUM
|
|
0U, // G_FMAXIMUM
|
|
0U, // G_GET_FPENV
|
|
0U, // G_SET_FPENV
|
|
0U, // G_RESET_FPENV
|
|
0U, // G_GET_FPMODE
|
|
0U, // G_SET_FPMODE
|
|
0U, // G_RESET_FPMODE
|
|
0U, // G_PTR_ADD
|
|
0U, // G_PTRMASK
|
|
0U, // G_SMIN
|
|
0U, // G_SMAX
|
|
0U, // G_UMIN
|
|
0U, // G_UMAX
|
|
0U, // G_ABS
|
|
0U, // G_LROUND
|
|
0U, // G_LLROUND
|
|
0U, // G_BR
|
|
0U, // G_BRJT
|
|
0U, // G_INSERT_VECTOR_ELT
|
|
0U, // G_EXTRACT_VECTOR_ELT
|
|
0U, // G_SHUFFLE_VECTOR
|
|
0U, // G_CTTZ
|
|
0U, // G_CTTZ_ZERO_UNDEF
|
|
0U, // G_CTLZ
|
|
0U, // G_CTLZ_ZERO_UNDEF
|
|
0U, // G_CTPOP
|
|
0U, // G_BSWAP
|
|
0U, // G_BITREVERSE
|
|
0U, // G_FCEIL
|
|
0U, // G_FCOS
|
|
0U, // G_FSIN
|
|
0U, // G_FSQRT
|
|
0U, // G_FFLOOR
|
|
0U, // G_FRINT
|
|
0U, // G_FNEARBYINT
|
|
0U, // G_ADDRSPACE_CAST
|
|
0U, // G_BLOCK_ADDR
|
|
0U, // G_JUMP_TABLE
|
|
0U, // G_DYN_STACKALLOC
|
|
0U, // G_STACKSAVE
|
|
0U, // G_STACKRESTORE
|
|
0U, // G_STRICT_FADD
|
|
0U, // G_STRICT_FSUB
|
|
0U, // G_STRICT_FMUL
|
|
0U, // G_STRICT_FDIV
|
|
0U, // G_STRICT_FREM
|
|
0U, // G_STRICT_FMA
|
|
0U, // G_STRICT_FSQRT
|
|
0U, // G_STRICT_FLDEXP
|
|
0U, // G_READ_REGISTER
|
|
0U, // G_WRITE_REGISTER
|
|
0U, // G_MEMCPY
|
|
0U, // G_MEMCPY_INLINE
|
|
0U, // G_MEMMOVE
|
|
0U, // G_MEMSET
|
|
0U, // G_BZERO
|
|
0U, // G_VECREDUCE_SEQ_FADD
|
|
0U, // G_VECREDUCE_SEQ_FMUL
|
|
0U, // G_VECREDUCE_FADD
|
|
0U, // G_VECREDUCE_FMUL
|
|
0U, // G_VECREDUCE_FMAX
|
|
0U, // G_VECREDUCE_FMIN
|
|
0U, // G_VECREDUCE_FMAXIMUM
|
|
0U, // G_VECREDUCE_FMINIMUM
|
|
0U, // G_VECREDUCE_ADD
|
|
0U, // G_VECREDUCE_MUL
|
|
0U, // G_VECREDUCE_AND
|
|
0U, // G_VECREDUCE_OR
|
|
0U, // G_VECREDUCE_XOR
|
|
0U, // G_VECREDUCE_SMAX
|
|
0U, // G_VECREDUCE_SMIN
|
|
0U, // G_VECREDUCE_UMAX
|
|
0U, // G_VECREDUCE_UMIN
|
|
0U, // G_SBFX
|
|
0U, // G_UBFX
|
|
0U, // ADJCALLSTACKDOWN
|
|
0U, // ADJCALLSTACKUP
|
|
0U, // BuildPairF64Pseudo
|
|
0U, // BuildPairF64Pseudo_INX
|
|
0U, // G_FCLASS
|
|
0U, // HWASAN_CHECK_MEMACCESS_SHORTGRANULES
|
|
0U, // KCFI_CHECK
|
|
36348U, // PseudoAddTPRel
|
|
0U, // PseudoAtomicLoadNand32
|
|
0U, // PseudoAtomicLoadNand64
|
|
0U, // PseudoBR
|
|
0U, // PseudoBRIND
|
|
301787U, // PseudoCALL
|
|
0U, // PseudoCALLIndirect
|
|
33594075U, // PseudoCALLReg
|
|
0U, // PseudoCCADD
|
|
0U, // PseudoCCADDI
|
|
0U, // PseudoCCADDIW
|
|
0U, // PseudoCCADDW
|
|
0U, // PseudoCCAND
|
|
0U, // PseudoCCANDI
|
|
0U, // PseudoCCANDN
|
|
0U, // PseudoCCMOVGPR
|
|
0U, // PseudoCCMOVGPRNoX0
|
|
0U, // PseudoCCOR
|
|
0U, // PseudoCCORI
|
|
0U, // PseudoCCORN
|
|
0U, // PseudoCCSLL
|
|
0U, // PseudoCCSLLI
|
|
0U, // PseudoCCSLLIW
|
|
0U, // PseudoCCSLLW
|
|
0U, // PseudoCCSRA
|
|
0U, // PseudoCCSRAI
|
|
0U, // PseudoCCSRAIW
|
|
0U, // PseudoCCSRAW
|
|
0U, // PseudoCCSRL
|
|
0U, // PseudoCCSRLI
|
|
0U, // PseudoCCSRLIW
|
|
0U, // PseudoCCSRLW
|
|
0U, // PseudoCCSUB
|
|
0U, // PseudoCCSUBW
|
|
0U, // PseudoCCXNOR
|
|
0U, // PseudoCCXOR
|
|
0U, // PseudoCCXORI
|
|
0U, // PseudoCmpXchg32
|
|
0U, // PseudoCmpXchg64
|
|
2418085443U, // PseudoFLD
|
|
2418087797U, // PseudoFLH
|
|
2418098459U, // PseudoFLW
|
|
0U, // PseudoFROUND_D
|
|
0U, // PseudoFROUND_D_IN32X
|
|
0U, // PseudoFROUND_D_INX
|
|
0U, // PseudoFROUND_H
|
|
0U, // PseudoFROUND_H_INX
|
|
0U, // PseudoFROUND_S
|
|
0U, // PseudoFROUND_S_INX
|
|
2418085535U, // PseudoFSD
|
|
2418087857U, // PseudoFSH
|
|
2418098616U, // PseudoFSW
|
|
37822595U, // PseudoJump
|
|
33588438U, // PseudoLA
|
|
33588438U, // PseudoLAImm
|
|
33590324U, // PseudoLA_TLSDESC
|
|
33590832U, // PseudoLA_TLS_GD
|
|
33590985U, // PseudoLA_TLS_IE
|
|
33590226U, // PseudoLB
|
|
33597045U, // PseudoLBU
|
|
33590845U, // PseudoLD
|
|
33588330U, // PseudoLGA
|
|
33593194U, // PseudoLH
|
|
33597102U, // PseudoLHU
|
|
33593410U, // PseudoLI
|
|
33588437U, // PseudoLLA
|
|
33588437U, // PseudoLLAImm
|
|
33603846U, // PseudoLW
|
|
33597322U, // PseudoLWU
|
|
0U, // PseudoLongBEQ
|
|
0U, // PseudoLongBGE
|
|
0U, // PseudoLongBGEU
|
|
0U, // PseudoLongBLT
|
|
0U, // PseudoLongBLTU
|
|
0U, // PseudoLongBNE
|
|
0U, // PseudoMaskedAtomicLoadAdd32
|
|
0U, // PseudoMaskedAtomicLoadMax32
|
|
0U, // PseudoMaskedAtomicLoadMin32
|
|
0U, // PseudoMaskedAtomicLoadNand32
|
|
0U, // PseudoMaskedAtomicLoadSub32
|
|
0U, // PseudoMaskedAtomicLoadUMax32
|
|
0U, // PseudoMaskedAtomicLoadUMin32
|
|
0U, // PseudoMaskedAtomicSwap32
|
|
0U, // PseudoMaskedCmpXchg32
|
|
0U, // PseudoMovImm
|
|
0U, // PseudoQuietFLE_D
|
|
0U, // PseudoQuietFLE_D_IN32X
|
|
0U, // PseudoQuietFLE_D_INX
|
|
0U, // PseudoQuietFLE_H
|
|
0U, // PseudoQuietFLE_H_INX
|
|
0U, // PseudoQuietFLE_S
|
|
0U, // PseudoQuietFLE_S_INX
|
|
0U, // PseudoQuietFLT_D
|
|
0U, // PseudoQuietFLT_D_IN32X
|
|
0U, // PseudoQuietFLT_D_INX
|
|
0U, // PseudoQuietFLT_H
|
|
0U, // PseudoQuietFLT_H_INX
|
|
0U, // PseudoQuietFLT_S
|
|
0U, // PseudoQuietFLT_S_INX
|
|
0U, // PseudoRET
|
|
0U, // PseudoRV32ZdinxLD
|
|
0U, // PseudoRV32ZdinxSD
|
|
0U, // PseudoRVVInitUndefM1
|
|
0U, // PseudoRVVInitUndefM2
|
|
0U, // PseudoRVVInitUndefM4
|
|
0U, // PseudoRVVInitUndefM8
|
|
0U, // PseudoReadVL
|
|
0U, // PseudoReadVLENB
|
|
2418084866U, // PseudoSB
|
|
2418085529U, // PseudoSD
|
|
33589979U, // PseudoSEXT_B
|
|
33592928U, // PseudoSEXT_H
|
|
2418087846U, // PseudoSH
|
|
2418098588U, // PseudoSW
|
|
301781U, // PseudoTAIL
|
|
0U, // PseudoTAILIndirect
|
|
0U, // PseudoTHVdotVMAQASU_VV_M1
|
|
0U, // PseudoTHVdotVMAQASU_VV_M1_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VV_M2
|
|
0U, // PseudoTHVdotVMAQASU_VV_M2_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VV_M4
|
|
0U, // PseudoTHVdotVMAQASU_VV_M4_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VV_M8
|
|
0U, // PseudoTHVdotVMAQASU_VV_M8_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VV_MF2
|
|
0U, // PseudoTHVdotVMAQASU_VV_MF2_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VX_M1
|
|
0U, // PseudoTHVdotVMAQASU_VX_M1_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VX_M2
|
|
0U, // PseudoTHVdotVMAQASU_VX_M2_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VX_M4
|
|
0U, // PseudoTHVdotVMAQASU_VX_M4_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VX_M8
|
|
0U, // PseudoTHVdotVMAQASU_VX_M8_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VX_MF2
|
|
0U, // PseudoTHVdotVMAQASU_VX_MF2_MASK
|
|
0U, // PseudoTHVdotVMAQAUS_VX_M1
|
|
0U, // PseudoTHVdotVMAQAUS_VX_M1_MASK
|
|
0U, // PseudoTHVdotVMAQAUS_VX_M2
|
|
0U, // PseudoTHVdotVMAQAUS_VX_M2_MASK
|
|
0U, // PseudoTHVdotVMAQAUS_VX_M4
|
|
0U, // PseudoTHVdotVMAQAUS_VX_M4_MASK
|
|
0U, // PseudoTHVdotVMAQAUS_VX_M8
|
|
0U, // PseudoTHVdotVMAQAUS_VX_M8_MASK
|
|
0U, // PseudoTHVdotVMAQAUS_VX_MF2
|
|
0U, // PseudoTHVdotVMAQAUS_VX_MF2_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VV_M1
|
|
0U, // PseudoTHVdotVMAQAU_VV_M1_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VV_M2
|
|
0U, // PseudoTHVdotVMAQAU_VV_M2_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VV_M4
|
|
0U, // PseudoTHVdotVMAQAU_VV_M4_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VV_M8
|
|
0U, // PseudoTHVdotVMAQAU_VV_M8_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VV_MF2
|
|
0U, // PseudoTHVdotVMAQAU_VV_MF2_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VX_M1
|
|
0U, // PseudoTHVdotVMAQAU_VX_M1_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VX_M2
|
|
0U, // PseudoTHVdotVMAQAU_VX_M2_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VX_M4
|
|
0U, // PseudoTHVdotVMAQAU_VX_M4_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VX_M8
|
|
0U, // PseudoTHVdotVMAQAU_VX_M8_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VX_MF2
|
|
0U, // PseudoTHVdotVMAQAU_VX_MF2_MASK
|
|
0U, // PseudoTHVdotVMAQA_VV_M1
|
|
0U, // PseudoTHVdotVMAQA_VV_M1_MASK
|
|
0U, // PseudoTHVdotVMAQA_VV_M2
|
|
0U, // PseudoTHVdotVMAQA_VV_M2_MASK
|
|
0U, // PseudoTHVdotVMAQA_VV_M4
|
|
0U, // PseudoTHVdotVMAQA_VV_M4_MASK
|
|
0U, // PseudoTHVdotVMAQA_VV_M8
|
|
0U, // PseudoTHVdotVMAQA_VV_M8_MASK
|
|
0U, // PseudoTHVdotVMAQA_VV_MF2
|
|
0U, // PseudoTHVdotVMAQA_VV_MF2_MASK
|
|
0U, // PseudoTHVdotVMAQA_VX_M1
|
|
0U, // PseudoTHVdotVMAQA_VX_M1_MASK
|
|
0U, // PseudoTHVdotVMAQA_VX_M2
|
|
0U, // PseudoTHVdotVMAQA_VX_M2_MASK
|
|
0U, // PseudoTHVdotVMAQA_VX_M4
|
|
0U, // PseudoTHVdotVMAQA_VX_M4_MASK
|
|
0U, // PseudoTHVdotVMAQA_VX_M8
|
|
0U, // PseudoTHVdotVMAQA_VX_M8_MASK
|
|
0U, // PseudoTHVdotVMAQA_VX_MF2
|
|
0U, // PseudoTHVdotVMAQA_VX_MF2_MASK
|
|
606118518U, // PseudoTLSDESCCall
|
|
0U, // PseudoVAADDU_VV_M1
|
|
0U, // PseudoVAADDU_VV_M1_MASK
|
|
0U, // PseudoVAADDU_VV_M2
|
|
0U, // PseudoVAADDU_VV_M2_MASK
|
|
0U, // PseudoVAADDU_VV_M4
|
|
0U, // PseudoVAADDU_VV_M4_MASK
|
|
0U, // PseudoVAADDU_VV_M8
|
|
0U, // PseudoVAADDU_VV_M8_MASK
|
|
0U, // PseudoVAADDU_VV_MF2
|
|
0U, // PseudoVAADDU_VV_MF2_MASK
|
|
0U, // PseudoVAADDU_VV_MF4
|
|
0U, // PseudoVAADDU_VV_MF4_MASK
|
|
0U, // PseudoVAADDU_VV_MF8
|
|
0U, // PseudoVAADDU_VV_MF8_MASK
|
|
0U, // PseudoVAADDU_VX_M1
|
|
0U, // PseudoVAADDU_VX_M1_MASK
|
|
0U, // PseudoVAADDU_VX_M2
|
|
0U, // PseudoVAADDU_VX_M2_MASK
|
|
0U, // PseudoVAADDU_VX_M4
|
|
0U, // PseudoVAADDU_VX_M4_MASK
|
|
0U, // PseudoVAADDU_VX_M8
|
|
0U, // PseudoVAADDU_VX_M8_MASK
|
|
0U, // PseudoVAADDU_VX_MF2
|
|
0U, // PseudoVAADDU_VX_MF2_MASK
|
|
0U, // PseudoVAADDU_VX_MF4
|
|
0U, // PseudoVAADDU_VX_MF4_MASK
|
|
0U, // PseudoVAADDU_VX_MF8
|
|
0U, // PseudoVAADDU_VX_MF8_MASK
|
|
0U, // PseudoVAADD_VV_M1
|
|
0U, // PseudoVAADD_VV_M1_MASK
|
|
0U, // PseudoVAADD_VV_M2
|
|
0U, // PseudoVAADD_VV_M2_MASK
|
|
0U, // PseudoVAADD_VV_M4
|
|
0U, // PseudoVAADD_VV_M4_MASK
|
|
0U, // PseudoVAADD_VV_M8
|
|
0U, // PseudoVAADD_VV_M8_MASK
|
|
0U, // PseudoVAADD_VV_MF2
|
|
0U, // PseudoVAADD_VV_MF2_MASK
|
|
0U, // PseudoVAADD_VV_MF4
|
|
0U, // PseudoVAADD_VV_MF4_MASK
|
|
0U, // PseudoVAADD_VV_MF8
|
|
0U, // PseudoVAADD_VV_MF8_MASK
|
|
0U, // PseudoVAADD_VX_M1
|
|
0U, // PseudoVAADD_VX_M1_MASK
|
|
0U, // PseudoVAADD_VX_M2
|
|
0U, // PseudoVAADD_VX_M2_MASK
|
|
0U, // PseudoVAADD_VX_M4
|
|
0U, // PseudoVAADD_VX_M4_MASK
|
|
0U, // PseudoVAADD_VX_M8
|
|
0U, // PseudoVAADD_VX_M8_MASK
|
|
0U, // PseudoVAADD_VX_MF2
|
|
0U, // PseudoVAADD_VX_MF2_MASK
|
|
0U, // PseudoVAADD_VX_MF4
|
|
0U, // PseudoVAADD_VX_MF4_MASK
|
|
0U, // PseudoVAADD_VX_MF8
|
|
0U, // PseudoVAADD_VX_MF8_MASK
|
|
0U, // PseudoVADC_VIM_M1
|
|
0U, // PseudoVADC_VIM_M2
|
|
0U, // PseudoVADC_VIM_M4
|
|
0U, // PseudoVADC_VIM_M8
|
|
0U, // PseudoVADC_VIM_MF2
|
|
0U, // PseudoVADC_VIM_MF4
|
|
0U, // PseudoVADC_VIM_MF8
|
|
0U, // PseudoVADC_VVM_M1
|
|
0U, // PseudoVADC_VVM_M2
|
|
0U, // PseudoVADC_VVM_M4
|
|
0U, // PseudoVADC_VVM_M8
|
|
0U, // PseudoVADC_VVM_MF2
|
|
0U, // PseudoVADC_VVM_MF4
|
|
0U, // PseudoVADC_VVM_MF8
|
|
0U, // PseudoVADC_VXM_M1
|
|
0U, // PseudoVADC_VXM_M2
|
|
0U, // PseudoVADC_VXM_M4
|
|
0U, // PseudoVADC_VXM_M8
|
|
0U, // PseudoVADC_VXM_MF2
|
|
0U, // PseudoVADC_VXM_MF4
|
|
0U, // PseudoVADC_VXM_MF8
|
|
0U, // PseudoVADD_VI_M1
|
|
0U, // PseudoVADD_VI_M1_MASK
|
|
0U, // PseudoVADD_VI_M2
|
|
0U, // PseudoVADD_VI_M2_MASK
|
|
0U, // PseudoVADD_VI_M4
|
|
0U, // PseudoVADD_VI_M4_MASK
|
|
0U, // PseudoVADD_VI_M8
|
|
0U, // PseudoVADD_VI_M8_MASK
|
|
0U, // PseudoVADD_VI_MF2
|
|
0U, // PseudoVADD_VI_MF2_MASK
|
|
0U, // PseudoVADD_VI_MF4
|
|
0U, // PseudoVADD_VI_MF4_MASK
|
|
0U, // PseudoVADD_VI_MF8
|
|
0U, // PseudoVADD_VI_MF8_MASK
|
|
0U, // PseudoVADD_VV_M1
|
|
0U, // PseudoVADD_VV_M1_MASK
|
|
0U, // PseudoVADD_VV_M2
|
|
0U, // PseudoVADD_VV_M2_MASK
|
|
0U, // PseudoVADD_VV_M4
|
|
0U, // PseudoVADD_VV_M4_MASK
|
|
0U, // PseudoVADD_VV_M8
|
|
0U, // PseudoVADD_VV_M8_MASK
|
|
0U, // PseudoVADD_VV_MF2
|
|
0U, // PseudoVADD_VV_MF2_MASK
|
|
0U, // PseudoVADD_VV_MF4
|
|
0U, // PseudoVADD_VV_MF4_MASK
|
|
0U, // PseudoVADD_VV_MF8
|
|
0U, // PseudoVADD_VV_MF8_MASK
|
|
0U, // PseudoVADD_VX_M1
|
|
0U, // PseudoVADD_VX_M1_MASK
|
|
0U, // PseudoVADD_VX_M2
|
|
0U, // PseudoVADD_VX_M2_MASK
|
|
0U, // PseudoVADD_VX_M4
|
|
0U, // PseudoVADD_VX_M4_MASK
|
|
0U, // PseudoVADD_VX_M8
|
|
0U, // PseudoVADD_VX_M8_MASK
|
|
0U, // PseudoVADD_VX_MF2
|
|
0U, // PseudoVADD_VX_MF2_MASK
|
|
0U, // PseudoVADD_VX_MF4
|
|
0U, // PseudoVADD_VX_MF4_MASK
|
|
0U, // PseudoVADD_VX_MF8
|
|
0U, // PseudoVADD_VX_MF8_MASK
|
|
0U, // PseudoVAESDF_VS_M1_M1
|
|
0U, // PseudoVAESDF_VS_M1_MF2
|
|
0U, // PseudoVAESDF_VS_M1_MF4
|
|
0U, // PseudoVAESDF_VS_M1_MF8
|
|
0U, // PseudoVAESDF_VS_M2_M1
|
|
0U, // PseudoVAESDF_VS_M2_M2
|
|
0U, // PseudoVAESDF_VS_M2_MF2
|
|
0U, // PseudoVAESDF_VS_M2_MF4
|
|
0U, // PseudoVAESDF_VS_M2_MF8
|
|
0U, // PseudoVAESDF_VS_M4_M1
|
|
0U, // PseudoVAESDF_VS_M4_M2
|
|
0U, // PseudoVAESDF_VS_M4_M4
|
|
0U, // PseudoVAESDF_VS_M4_MF2
|
|
0U, // PseudoVAESDF_VS_M4_MF4
|
|
0U, // PseudoVAESDF_VS_M4_MF8
|
|
0U, // PseudoVAESDF_VS_M8_M1
|
|
0U, // PseudoVAESDF_VS_M8_M2
|
|
0U, // PseudoVAESDF_VS_M8_M4
|
|
0U, // PseudoVAESDF_VS_M8_MF2
|
|
0U, // PseudoVAESDF_VS_M8_MF4
|
|
0U, // PseudoVAESDF_VS_M8_MF8
|
|
0U, // PseudoVAESDF_VS_MF2_MF2
|
|
0U, // PseudoVAESDF_VS_MF2_MF4
|
|
0U, // PseudoVAESDF_VS_MF2_MF8
|
|
0U, // PseudoVAESDF_VV_M1
|
|
0U, // PseudoVAESDF_VV_M2
|
|
0U, // PseudoVAESDF_VV_M4
|
|
0U, // PseudoVAESDF_VV_M8
|
|
0U, // PseudoVAESDF_VV_MF2
|
|
0U, // PseudoVAESDM_VS_M1_M1
|
|
0U, // PseudoVAESDM_VS_M1_MF2
|
|
0U, // PseudoVAESDM_VS_M1_MF4
|
|
0U, // PseudoVAESDM_VS_M1_MF8
|
|
0U, // PseudoVAESDM_VS_M2_M1
|
|
0U, // PseudoVAESDM_VS_M2_M2
|
|
0U, // PseudoVAESDM_VS_M2_MF2
|
|
0U, // PseudoVAESDM_VS_M2_MF4
|
|
0U, // PseudoVAESDM_VS_M2_MF8
|
|
0U, // PseudoVAESDM_VS_M4_M1
|
|
0U, // PseudoVAESDM_VS_M4_M2
|
|
0U, // PseudoVAESDM_VS_M4_M4
|
|
0U, // PseudoVAESDM_VS_M4_MF2
|
|
0U, // PseudoVAESDM_VS_M4_MF4
|
|
0U, // PseudoVAESDM_VS_M4_MF8
|
|
0U, // PseudoVAESDM_VS_M8_M1
|
|
0U, // PseudoVAESDM_VS_M8_M2
|
|
0U, // PseudoVAESDM_VS_M8_M4
|
|
0U, // PseudoVAESDM_VS_M8_MF2
|
|
0U, // PseudoVAESDM_VS_M8_MF4
|
|
0U, // PseudoVAESDM_VS_M8_MF8
|
|
0U, // PseudoVAESDM_VS_MF2_MF2
|
|
0U, // PseudoVAESDM_VS_MF2_MF4
|
|
0U, // PseudoVAESDM_VS_MF2_MF8
|
|
0U, // PseudoVAESDM_VV_M1
|
|
0U, // PseudoVAESDM_VV_M2
|
|
0U, // PseudoVAESDM_VV_M4
|
|
0U, // PseudoVAESDM_VV_M8
|
|
0U, // PseudoVAESDM_VV_MF2
|
|
0U, // PseudoVAESEF_VS_M1_M1
|
|
0U, // PseudoVAESEF_VS_M1_MF2
|
|
0U, // PseudoVAESEF_VS_M1_MF4
|
|
0U, // PseudoVAESEF_VS_M1_MF8
|
|
0U, // PseudoVAESEF_VS_M2_M1
|
|
0U, // PseudoVAESEF_VS_M2_M2
|
|
0U, // PseudoVAESEF_VS_M2_MF2
|
|
0U, // PseudoVAESEF_VS_M2_MF4
|
|
0U, // PseudoVAESEF_VS_M2_MF8
|
|
0U, // PseudoVAESEF_VS_M4_M1
|
|
0U, // PseudoVAESEF_VS_M4_M2
|
|
0U, // PseudoVAESEF_VS_M4_M4
|
|
0U, // PseudoVAESEF_VS_M4_MF2
|
|
0U, // PseudoVAESEF_VS_M4_MF4
|
|
0U, // PseudoVAESEF_VS_M4_MF8
|
|
0U, // PseudoVAESEF_VS_M8_M1
|
|
0U, // PseudoVAESEF_VS_M8_M2
|
|
0U, // PseudoVAESEF_VS_M8_M4
|
|
0U, // PseudoVAESEF_VS_M8_MF2
|
|
0U, // PseudoVAESEF_VS_M8_MF4
|
|
0U, // PseudoVAESEF_VS_M8_MF8
|
|
0U, // PseudoVAESEF_VS_MF2_MF2
|
|
0U, // PseudoVAESEF_VS_MF2_MF4
|
|
0U, // PseudoVAESEF_VS_MF2_MF8
|
|
0U, // PseudoVAESEF_VV_M1
|
|
0U, // PseudoVAESEF_VV_M2
|
|
0U, // PseudoVAESEF_VV_M4
|
|
0U, // PseudoVAESEF_VV_M8
|
|
0U, // PseudoVAESEF_VV_MF2
|
|
0U, // PseudoVAESEM_VS_M1_M1
|
|
0U, // PseudoVAESEM_VS_M1_MF2
|
|
0U, // PseudoVAESEM_VS_M1_MF4
|
|
0U, // PseudoVAESEM_VS_M1_MF8
|
|
0U, // PseudoVAESEM_VS_M2_M1
|
|
0U, // PseudoVAESEM_VS_M2_M2
|
|
0U, // PseudoVAESEM_VS_M2_MF2
|
|
0U, // PseudoVAESEM_VS_M2_MF4
|
|
0U, // PseudoVAESEM_VS_M2_MF8
|
|
0U, // PseudoVAESEM_VS_M4_M1
|
|
0U, // PseudoVAESEM_VS_M4_M2
|
|
0U, // PseudoVAESEM_VS_M4_M4
|
|
0U, // PseudoVAESEM_VS_M4_MF2
|
|
0U, // PseudoVAESEM_VS_M4_MF4
|
|
0U, // PseudoVAESEM_VS_M4_MF8
|
|
0U, // PseudoVAESEM_VS_M8_M1
|
|
0U, // PseudoVAESEM_VS_M8_M2
|
|
0U, // PseudoVAESEM_VS_M8_M4
|
|
0U, // PseudoVAESEM_VS_M8_MF2
|
|
0U, // PseudoVAESEM_VS_M8_MF4
|
|
0U, // PseudoVAESEM_VS_M8_MF8
|
|
0U, // PseudoVAESEM_VS_MF2_MF2
|
|
0U, // PseudoVAESEM_VS_MF2_MF4
|
|
0U, // PseudoVAESEM_VS_MF2_MF8
|
|
0U, // PseudoVAESEM_VV_M1
|
|
0U, // PseudoVAESEM_VV_M2
|
|
0U, // PseudoVAESEM_VV_M4
|
|
0U, // PseudoVAESEM_VV_M8
|
|
0U, // PseudoVAESEM_VV_MF2
|
|
0U, // PseudoVAESKF1_VI_M1
|
|
0U, // PseudoVAESKF1_VI_M2
|
|
0U, // PseudoVAESKF1_VI_M4
|
|
0U, // PseudoVAESKF1_VI_M8
|
|
0U, // PseudoVAESKF1_VI_MF2
|
|
0U, // PseudoVAESKF2_VI_M1
|
|
0U, // PseudoVAESKF2_VI_M2
|
|
0U, // PseudoVAESKF2_VI_M4
|
|
0U, // PseudoVAESKF2_VI_M8
|
|
0U, // PseudoVAESKF2_VI_MF2
|
|
0U, // PseudoVAESZ_VS_M1_M1
|
|
0U, // PseudoVAESZ_VS_M1_MF2
|
|
0U, // PseudoVAESZ_VS_M1_MF4
|
|
0U, // PseudoVAESZ_VS_M1_MF8
|
|
0U, // PseudoVAESZ_VS_M2_M1
|
|
0U, // PseudoVAESZ_VS_M2_M2
|
|
0U, // PseudoVAESZ_VS_M2_MF2
|
|
0U, // PseudoVAESZ_VS_M2_MF4
|
|
0U, // PseudoVAESZ_VS_M2_MF8
|
|
0U, // PseudoVAESZ_VS_M4_M1
|
|
0U, // PseudoVAESZ_VS_M4_M2
|
|
0U, // PseudoVAESZ_VS_M4_M4
|
|
0U, // PseudoVAESZ_VS_M4_MF2
|
|
0U, // PseudoVAESZ_VS_M4_MF4
|
|
0U, // PseudoVAESZ_VS_M4_MF8
|
|
0U, // PseudoVAESZ_VS_M8_M1
|
|
0U, // PseudoVAESZ_VS_M8_M2
|
|
0U, // PseudoVAESZ_VS_M8_M4
|
|
0U, // PseudoVAESZ_VS_M8_MF2
|
|
0U, // PseudoVAESZ_VS_M8_MF4
|
|
0U, // PseudoVAESZ_VS_M8_MF8
|
|
0U, // PseudoVAESZ_VS_MF2_MF2
|
|
0U, // PseudoVAESZ_VS_MF2_MF4
|
|
0U, // PseudoVAESZ_VS_MF2_MF8
|
|
0U, // PseudoVANDN_VV_M1
|
|
0U, // PseudoVANDN_VV_M1_MASK
|
|
0U, // PseudoVANDN_VV_M2
|
|
0U, // PseudoVANDN_VV_M2_MASK
|
|
0U, // PseudoVANDN_VV_M4
|
|
0U, // PseudoVANDN_VV_M4_MASK
|
|
0U, // PseudoVANDN_VV_M8
|
|
0U, // PseudoVANDN_VV_M8_MASK
|
|
0U, // PseudoVANDN_VV_MF2
|
|
0U, // PseudoVANDN_VV_MF2_MASK
|
|
0U, // PseudoVANDN_VV_MF4
|
|
0U, // PseudoVANDN_VV_MF4_MASK
|
|
0U, // PseudoVANDN_VV_MF8
|
|
0U, // PseudoVANDN_VV_MF8_MASK
|
|
0U, // PseudoVANDN_VX_M1
|
|
0U, // PseudoVANDN_VX_M1_MASK
|
|
0U, // PseudoVANDN_VX_M2
|
|
0U, // PseudoVANDN_VX_M2_MASK
|
|
0U, // PseudoVANDN_VX_M4
|
|
0U, // PseudoVANDN_VX_M4_MASK
|
|
0U, // PseudoVANDN_VX_M8
|
|
0U, // PseudoVANDN_VX_M8_MASK
|
|
0U, // PseudoVANDN_VX_MF2
|
|
0U, // PseudoVANDN_VX_MF2_MASK
|
|
0U, // PseudoVANDN_VX_MF4
|
|
0U, // PseudoVANDN_VX_MF4_MASK
|
|
0U, // PseudoVANDN_VX_MF8
|
|
0U, // PseudoVANDN_VX_MF8_MASK
|
|
0U, // PseudoVAND_VI_M1
|
|
0U, // PseudoVAND_VI_M1_MASK
|
|
0U, // PseudoVAND_VI_M2
|
|
0U, // PseudoVAND_VI_M2_MASK
|
|
0U, // PseudoVAND_VI_M4
|
|
0U, // PseudoVAND_VI_M4_MASK
|
|
0U, // PseudoVAND_VI_M8
|
|
0U, // PseudoVAND_VI_M8_MASK
|
|
0U, // PseudoVAND_VI_MF2
|
|
0U, // PseudoVAND_VI_MF2_MASK
|
|
0U, // PseudoVAND_VI_MF4
|
|
0U, // PseudoVAND_VI_MF4_MASK
|
|
0U, // PseudoVAND_VI_MF8
|
|
0U, // PseudoVAND_VI_MF8_MASK
|
|
0U, // PseudoVAND_VV_M1
|
|
0U, // PseudoVAND_VV_M1_MASK
|
|
0U, // PseudoVAND_VV_M2
|
|
0U, // PseudoVAND_VV_M2_MASK
|
|
0U, // PseudoVAND_VV_M4
|
|
0U, // PseudoVAND_VV_M4_MASK
|
|
0U, // PseudoVAND_VV_M8
|
|
0U, // PseudoVAND_VV_M8_MASK
|
|
0U, // PseudoVAND_VV_MF2
|
|
0U, // PseudoVAND_VV_MF2_MASK
|
|
0U, // PseudoVAND_VV_MF4
|
|
0U, // PseudoVAND_VV_MF4_MASK
|
|
0U, // PseudoVAND_VV_MF8
|
|
0U, // PseudoVAND_VV_MF8_MASK
|
|
0U, // PseudoVAND_VX_M1
|
|
0U, // PseudoVAND_VX_M1_MASK
|
|
0U, // PseudoVAND_VX_M2
|
|
0U, // PseudoVAND_VX_M2_MASK
|
|
0U, // PseudoVAND_VX_M4
|
|
0U, // PseudoVAND_VX_M4_MASK
|
|
0U, // PseudoVAND_VX_M8
|
|
0U, // PseudoVAND_VX_M8_MASK
|
|
0U, // PseudoVAND_VX_MF2
|
|
0U, // PseudoVAND_VX_MF2_MASK
|
|
0U, // PseudoVAND_VX_MF4
|
|
0U, // PseudoVAND_VX_MF4_MASK
|
|
0U, // PseudoVAND_VX_MF8
|
|
0U, // PseudoVAND_VX_MF8_MASK
|
|
0U, // PseudoVASUBU_VV_M1
|
|
0U, // PseudoVASUBU_VV_M1_MASK
|
|
0U, // PseudoVASUBU_VV_M2
|
|
0U, // PseudoVASUBU_VV_M2_MASK
|
|
0U, // PseudoVASUBU_VV_M4
|
|
0U, // PseudoVASUBU_VV_M4_MASK
|
|
0U, // PseudoVASUBU_VV_M8
|
|
0U, // PseudoVASUBU_VV_M8_MASK
|
|
0U, // PseudoVASUBU_VV_MF2
|
|
0U, // PseudoVASUBU_VV_MF2_MASK
|
|
0U, // PseudoVASUBU_VV_MF4
|
|
0U, // PseudoVASUBU_VV_MF4_MASK
|
|
0U, // PseudoVASUBU_VV_MF8
|
|
0U, // PseudoVASUBU_VV_MF8_MASK
|
|
0U, // PseudoVASUBU_VX_M1
|
|
0U, // PseudoVASUBU_VX_M1_MASK
|
|
0U, // PseudoVASUBU_VX_M2
|
|
0U, // PseudoVASUBU_VX_M2_MASK
|
|
0U, // PseudoVASUBU_VX_M4
|
|
0U, // PseudoVASUBU_VX_M4_MASK
|
|
0U, // PseudoVASUBU_VX_M8
|
|
0U, // PseudoVASUBU_VX_M8_MASK
|
|
0U, // PseudoVASUBU_VX_MF2
|
|
0U, // PseudoVASUBU_VX_MF2_MASK
|
|
0U, // PseudoVASUBU_VX_MF4
|
|
0U, // PseudoVASUBU_VX_MF4_MASK
|
|
0U, // PseudoVASUBU_VX_MF8
|
|
0U, // PseudoVASUBU_VX_MF8_MASK
|
|
0U, // PseudoVASUB_VV_M1
|
|
0U, // PseudoVASUB_VV_M1_MASK
|
|
0U, // PseudoVASUB_VV_M2
|
|
0U, // PseudoVASUB_VV_M2_MASK
|
|
0U, // PseudoVASUB_VV_M4
|
|
0U, // PseudoVASUB_VV_M4_MASK
|
|
0U, // PseudoVASUB_VV_M8
|
|
0U, // PseudoVASUB_VV_M8_MASK
|
|
0U, // PseudoVASUB_VV_MF2
|
|
0U, // PseudoVASUB_VV_MF2_MASK
|
|
0U, // PseudoVASUB_VV_MF4
|
|
0U, // PseudoVASUB_VV_MF4_MASK
|
|
0U, // PseudoVASUB_VV_MF8
|
|
0U, // PseudoVASUB_VV_MF8_MASK
|
|
0U, // PseudoVASUB_VX_M1
|
|
0U, // PseudoVASUB_VX_M1_MASK
|
|
0U, // PseudoVASUB_VX_M2
|
|
0U, // PseudoVASUB_VX_M2_MASK
|
|
0U, // PseudoVASUB_VX_M4
|
|
0U, // PseudoVASUB_VX_M4_MASK
|
|
0U, // PseudoVASUB_VX_M8
|
|
0U, // PseudoVASUB_VX_M8_MASK
|
|
0U, // PseudoVASUB_VX_MF2
|
|
0U, // PseudoVASUB_VX_MF2_MASK
|
|
0U, // PseudoVASUB_VX_MF4
|
|
0U, // PseudoVASUB_VX_MF4_MASK
|
|
0U, // PseudoVASUB_VX_MF8
|
|
0U, // PseudoVASUB_VX_MF8_MASK
|
|
0U, // PseudoVBREV8_V_M1
|
|
0U, // PseudoVBREV8_V_M1_MASK
|
|
0U, // PseudoVBREV8_V_M2
|
|
0U, // PseudoVBREV8_V_M2_MASK
|
|
0U, // PseudoVBREV8_V_M4
|
|
0U, // PseudoVBREV8_V_M4_MASK
|
|
0U, // PseudoVBREV8_V_M8
|
|
0U, // PseudoVBREV8_V_M8_MASK
|
|
0U, // PseudoVBREV8_V_MF2
|
|
0U, // PseudoVBREV8_V_MF2_MASK
|
|
0U, // PseudoVBREV8_V_MF4
|
|
0U, // PseudoVBREV8_V_MF4_MASK
|
|
0U, // PseudoVBREV8_V_MF8
|
|
0U, // PseudoVBREV8_V_MF8_MASK
|
|
0U, // PseudoVBREV_V_M1
|
|
0U, // PseudoVBREV_V_M1_MASK
|
|
0U, // PseudoVBREV_V_M2
|
|
0U, // PseudoVBREV_V_M2_MASK
|
|
0U, // PseudoVBREV_V_M4
|
|
0U, // PseudoVBREV_V_M4_MASK
|
|
0U, // PseudoVBREV_V_M8
|
|
0U, // PseudoVBREV_V_M8_MASK
|
|
0U, // PseudoVBREV_V_MF2
|
|
0U, // PseudoVBREV_V_MF2_MASK
|
|
0U, // PseudoVBREV_V_MF4
|
|
0U, // PseudoVBREV_V_MF4_MASK
|
|
0U, // PseudoVBREV_V_MF8
|
|
0U, // PseudoVBREV_V_MF8_MASK
|
|
0U, // PseudoVCLMULH_VV_M1
|
|
0U, // PseudoVCLMULH_VV_M1_MASK
|
|
0U, // PseudoVCLMULH_VV_M2
|
|
0U, // PseudoVCLMULH_VV_M2_MASK
|
|
0U, // PseudoVCLMULH_VV_M4
|
|
0U, // PseudoVCLMULH_VV_M4_MASK
|
|
0U, // PseudoVCLMULH_VV_M8
|
|
0U, // PseudoVCLMULH_VV_M8_MASK
|
|
0U, // PseudoVCLMULH_VV_MF2
|
|
0U, // PseudoVCLMULH_VV_MF2_MASK
|
|
0U, // PseudoVCLMULH_VV_MF4
|
|
0U, // PseudoVCLMULH_VV_MF4_MASK
|
|
0U, // PseudoVCLMULH_VV_MF8
|
|
0U, // PseudoVCLMULH_VV_MF8_MASK
|
|
0U, // PseudoVCLMULH_VX_M1
|
|
0U, // PseudoVCLMULH_VX_M1_MASK
|
|
0U, // PseudoVCLMULH_VX_M2
|
|
0U, // PseudoVCLMULH_VX_M2_MASK
|
|
0U, // PseudoVCLMULH_VX_M4
|
|
0U, // PseudoVCLMULH_VX_M4_MASK
|
|
0U, // PseudoVCLMULH_VX_M8
|
|
0U, // PseudoVCLMULH_VX_M8_MASK
|
|
0U, // PseudoVCLMULH_VX_MF2
|
|
0U, // PseudoVCLMULH_VX_MF2_MASK
|
|
0U, // PseudoVCLMULH_VX_MF4
|
|
0U, // PseudoVCLMULH_VX_MF4_MASK
|
|
0U, // PseudoVCLMULH_VX_MF8
|
|
0U, // PseudoVCLMULH_VX_MF8_MASK
|
|
0U, // PseudoVCLMUL_VV_M1
|
|
0U, // PseudoVCLMUL_VV_M1_MASK
|
|
0U, // PseudoVCLMUL_VV_M2
|
|
0U, // PseudoVCLMUL_VV_M2_MASK
|
|
0U, // PseudoVCLMUL_VV_M4
|
|
0U, // PseudoVCLMUL_VV_M4_MASK
|
|
0U, // PseudoVCLMUL_VV_M8
|
|
0U, // PseudoVCLMUL_VV_M8_MASK
|
|
0U, // PseudoVCLMUL_VV_MF2
|
|
0U, // PseudoVCLMUL_VV_MF2_MASK
|
|
0U, // PseudoVCLMUL_VV_MF4
|
|
0U, // PseudoVCLMUL_VV_MF4_MASK
|
|
0U, // PseudoVCLMUL_VV_MF8
|
|
0U, // PseudoVCLMUL_VV_MF8_MASK
|
|
0U, // PseudoVCLMUL_VX_M1
|
|
0U, // PseudoVCLMUL_VX_M1_MASK
|
|
0U, // PseudoVCLMUL_VX_M2
|
|
0U, // PseudoVCLMUL_VX_M2_MASK
|
|
0U, // PseudoVCLMUL_VX_M4
|
|
0U, // PseudoVCLMUL_VX_M4_MASK
|
|
0U, // PseudoVCLMUL_VX_M8
|
|
0U, // PseudoVCLMUL_VX_M8_MASK
|
|
0U, // PseudoVCLMUL_VX_MF2
|
|
0U, // PseudoVCLMUL_VX_MF2_MASK
|
|
0U, // PseudoVCLMUL_VX_MF4
|
|
0U, // PseudoVCLMUL_VX_MF4_MASK
|
|
0U, // PseudoVCLMUL_VX_MF8
|
|
0U, // PseudoVCLMUL_VX_MF8_MASK
|
|
0U, // PseudoVCLZ_V_M1
|
|
0U, // PseudoVCLZ_V_M1_MASK
|
|
0U, // PseudoVCLZ_V_M2
|
|
0U, // PseudoVCLZ_V_M2_MASK
|
|
0U, // PseudoVCLZ_V_M4
|
|
0U, // PseudoVCLZ_V_M4_MASK
|
|
0U, // PseudoVCLZ_V_M8
|
|
0U, // PseudoVCLZ_V_M8_MASK
|
|
0U, // PseudoVCLZ_V_MF2
|
|
0U, // PseudoVCLZ_V_MF2_MASK
|
|
0U, // PseudoVCLZ_V_MF4
|
|
0U, // PseudoVCLZ_V_MF4_MASK
|
|
0U, // PseudoVCLZ_V_MF8
|
|
0U, // PseudoVCLZ_V_MF8_MASK
|
|
0U, // PseudoVCOMPRESS_VM_M1_E16
|
|
0U, // PseudoVCOMPRESS_VM_M1_E32
|
|
0U, // PseudoVCOMPRESS_VM_M1_E64
|
|
0U, // PseudoVCOMPRESS_VM_M1_E8
|
|
0U, // PseudoVCOMPRESS_VM_M2_E16
|
|
0U, // PseudoVCOMPRESS_VM_M2_E32
|
|
0U, // PseudoVCOMPRESS_VM_M2_E64
|
|
0U, // PseudoVCOMPRESS_VM_M2_E8
|
|
0U, // PseudoVCOMPRESS_VM_M4_E16
|
|
0U, // PseudoVCOMPRESS_VM_M4_E32
|
|
0U, // PseudoVCOMPRESS_VM_M4_E64
|
|
0U, // PseudoVCOMPRESS_VM_M4_E8
|
|
0U, // PseudoVCOMPRESS_VM_M8_E16
|
|
0U, // PseudoVCOMPRESS_VM_M8_E32
|
|
0U, // PseudoVCOMPRESS_VM_M8_E64
|
|
0U, // PseudoVCOMPRESS_VM_M8_E8
|
|
0U, // PseudoVCOMPRESS_VM_MF2_E16
|
|
0U, // PseudoVCOMPRESS_VM_MF2_E32
|
|
0U, // PseudoVCOMPRESS_VM_MF2_E8
|
|
0U, // PseudoVCOMPRESS_VM_MF4_E16
|
|
0U, // PseudoVCOMPRESS_VM_MF4_E8
|
|
0U, // PseudoVCOMPRESS_VM_MF8_E8
|
|
0U, // PseudoVCPOP_M_B1
|
|
0U, // PseudoVCPOP_M_B16
|
|
0U, // PseudoVCPOP_M_B16_MASK
|
|
0U, // PseudoVCPOP_M_B1_MASK
|
|
0U, // PseudoVCPOP_M_B2
|
|
0U, // PseudoVCPOP_M_B2_MASK
|
|
0U, // PseudoVCPOP_M_B32
|
|
0U, // PseudoVCPOP_M_B32_MASK
|
|
0U, // PseudoVCPOP_M_B4
|
|
0U, // PseudoVCPOP_M_B4_MASK
|
|
0U, // PseudoVCPOP_M_B64
|
|
0U, // PseudoVCPOP_M_B64_MASK
|
|
0U, // PseudoVCPOP_M_B8
|
|
0U, // PseudoVCPOP_M_B8_MASK
|
|
0U, // PseudoVCPOP_V_M1
|
|
0U, // PseudoVCPOP_V_M1_MASK
|
|
0U, // PseudoVCPOP_V_M2
|
|
0U, // PseudoVCPOP_V_M2_MASK
|
|
0U, // PseudoVCPOP_V_M4
|
|
0U, // PseudoVCPOP_V_M4_MASK
|
|
0U, // PseudoVCPOP_V_M8
|
|
0U, // PseudoVCPOP_V_M8_MASK
|
|
0U, // PseudoVCPOP_V_MF2
|
|
0U, // PseudoVCPOP_V_MF2_MASK
|
|
0U, // PseudoVCPOP_V_MF4
|
|
0U, // PseudoVCPOP_V_MF4_MASK
|
|
0U, // PseudoVCPOP_V_MF8
|
|
0U, // PseudoVCPOP_V_MF8_MASK
|
|
0U, // PseudoVCTZ_V_M1
|
|
0U, // PseudoVCTZ_V_M1_MASK
|
|
0U, // PseudoVCTZ_V_M2
|
|
0U, // PseudoVCTZ_V_M2_MASK
|
|
0U, // PseudoVCTZ_V_M4
|
|
0U, // PseudoVCTZ_V_M4_MASK
|
|
0U, // PseudoVCTZ_V_M8
|
|
0U, // PseudoVCTZ_V_M8_MASK
|
|
0U, // PseudoVCTZ_V_MF2
|
|
0U, // PseudoVCTZ_V_MF2_MASK
|
|
0U, // PseudoVCTZ_V_MF4
|
|
0U, // PseudoVCTZ_V_MF4_MASK
|
|
0U, // PseudoVCTZ_V_MF8
|
|
0U, // PseudoVCTZ_V_MF8_MASK
|
|
0U, // PseudoVC_FPR16VV_SE_M1
|
|
0U, // PseudoVC_FPR16VV_SE_M2
|
|
0U, // PseudoVC_FPR16VV_SE_M4
|
|
0U, // PseudoVC_FPR16VV_SE_M8
|
|
0U, // PseudoVC_FPR16VV_SE_MF2
|
|
0U, // PseudoVC_FPR16VV_SE_MF4
|
|
0U, // PseudoVC_FPR16VW_SE_M1
|
|
0U, // PseudoVC_FPR16VW_SE_M2
|
|
0U, // PseudoVC_FPR16VW_SE_M4
|
|
0U, // PseudoVC_FPR16VW_SE_M8
|
|
0U, // PseudoVC_FPR16VW_SE_MF2
|
|
0U, // PseudoVC_FPR16VW_SE_MF4
|
|
0U, // PseudoVC_FPR16V_SE_M1
|
|
0U, // PseudoVC_FPR16V_SE_M2
|
|
0U, // PseudoVC_FPR16V_SE_M4
|
|
0U, // PseudoVC_FPR16V_SE_M8
|
|
0U, // PseudoVC_FPR16V_SE_MF2
|
|
0U, // PseudoVC_FPR16V_SE_MF4
|
|
0U, // PseudoVC_FPR32VV_SE_M1
|
|
0U, // PseudoVC_FPR32VV_SE_M2
|
|
0U, // PseudoVC_FPR32VV_SE_M4
|
|
0U, // PseudoVC_FPR32VV_SE_M8
|
|
0U, // PseudoVC_FPR32VV_SE_MF2
|
|
0U, // PseudoVC_FPR32VW_SE_M1
|
|
0U, // PseudoVC_FPR32VW_SE_M2
|
|
0U, // PseudoVC_FPR32VW_SE_M4
|
|
0U, // PseudoVC_FPR32VW_SE_M8
|
|
0U, // PseudoVC_FPR32VW_SE_MF2
|
|
0U, // PseudoVC_FPR32V_SE_M1
|
|
0U, // PseudoVC_FPR32V_SE_M2
|
|
0U, // PseudoVC_FPR32V_SE_M4
|
|
0U, // PseudoVC_FPR32V_SE_M8
|
|
0U, // PseudoVC_FPR32V_SE_MF2
|
|
0U, // PseudoVC_FPR64VV_SE_M1
|
|
0U, // PseudoVC_FPR64VV_SE_M2
|
|
0U, // PseudoVC_FPR64VV_SE_M4
|
|
0U, // PseudoVC_FPR64VV_SE_M8
|
|
0U, // PseudoVC_FPR64V_SE_M1
|
|
0U, // PseudoVC_FPR64V_SE_M2
|
|
0U, // PseudoVC_FPR64V_SE_M4
|
|
0U, // PseudoVC_FPR64V_SE_M8
|
|
0U, // PseudoVC_IVV_SE_M1
|
|
0U, // PseudoVC_IVV_SE_M2
|
|
0U, // PseudoVC_IVV_SE_M4
|
|
0U, // PseudoVC_IVV_SE_M8
|
|
0U, // PseudoVC_IVV_SE_MF2
|
|
0U, // PseudoVC_IVV_SE_MF4
|
|
0U, // PseudoVC_IVV_SE_MF8
|
|
0U, // PseudoVC_IVW_SE_M1
|
|
0U, // PseudoVC_IVW_SE_M2
|
|
0U, // PseudoVC_IVW_SE_M4
|
|
0U, // PseudoVC_IVW_SE_MF2
|
|
0U, // PseudoVC_IVW_SE_MF4
|
|
0U, // PseudoVC_IVW_SE_MF8
|
|
0U, // PseudoVC_IV_SE_M1
|
|
0U, // PseudoVC_IV_SE_M2
|
|
0U, // PseudoVC_IV_SE_M4
|
|
0U, // PseudoVC_IV_SE_M8
|
|
0U, // PseudoVC_IV_SE_MF2
|
|
0U, // PseudoVC_IV_SE_MF4
|
|
0U, // PseudoVC_IV_SE_MF8
|
|
0U, // PseudoVC_I_SE_M1
|
|
0U, // PseudoVC_I_SE_M2
|
|
0U, // PseudoVC_I_SE_M4
|
|
0U, // PseudoVC_I_SE_M8
|
|
0U, // PseudoVC_I_SE_MF2
|
|
0U, // PseudoVC_I_SE_MF4
|
|
0U, // PseudoVC_I_SE_MF8
|
|
0U, // PseudoVC_VVV_SE_M1
|
|
0U, // PseudoVC_VVV_SE_M2
|
|
0U, // PseudoVC_VVV_SE_M4
|
|
0U, // PseudoVC_VVV_SE_M8
|
|
0U, // PseudoVC_VVV_SE_MF2
|
|
0U, // PseudoVC_VVV_SE_MF4
|
|
0U, // PseudoVC_VVV_SE_MF8
|
|
0U, // PseudoVC_VVW_SE_M1
|
|
0U, // PseudoVC_VVW_SE_M2
|
|
0U, // PseudoVC_VVW_SE_M4
|
|
0U, // PseudoVC_VVW_SE_MF2
|
|
0U, // PseudoVC_VVW_SE_MF4
|
|
0U, // PseudoVC_VVW_SE_MF8
|
|
0U, // PseudoVC_VV_SE_M1
|
|
0U, // PseudoVC_VV_SE_M2
|
|
0U, // PseudoVC_VV_SE_M4
|
|
0U, // PseudoVC_VV_SE_M8
|
|
0U, // PseudoVC_VV_SE_MF2
|
|
0U, // PseudoVC_VV_SE_MF4
|
|
0U, // PseudoVC_VV_SE_MF8
|
|
0U, // PseudoVC_V_FPR16VV_M1
|
|
0U, // PseudoVC_V_FPR16VV_M2
|
|
0U, // PseudoVC_V_FPR16VV_M4
|
|
0U, // PseudoVC_V_FPR16VV_M8
|
|
0U, // PseudoVC_V_FPR16VV_MF2
|
|
0U, // PseudoVC_V_FPR16VV_MF4
|
|
0U, // PseudoVC_V_FPR16VV_SE_M1
|
|
0U, // PseudoVC_V_FPR16VV_SE_M2
|
|
0U, // PseudoVC_V_FPR16VV_SE_M4
|
|
0U, // PseudoVC_V_FPR16VV_SE_M8
|
|
0U, // PseudoVC_V_FPR16VV_SE_MF2
|
|
0U, // PseudoVC_V_FPR16VV_SE_MF4
|
|
0U, // PseudoVC_V_FPR16VW_M1
|
|
0U, // PseudoVC_V_FPR16VW_M2
|
|
0U, // PseudoVC_V_FPR16VW_M4
|
|
0U, // PseudoVC_V_FPR16VW_M8
|
|
0U, // PseudoVC_V_FPR16VW_MF2
|
|
0U, // PseudoVC_V_FPR16VW_MF4
|
|
0U, // PseudoVC_V_FPR16VW_SE_M1
|
|
0U, // PseudoVC_V_FPR16VW_SE_M2
|
|
0U, // PseudoVC_V_FPR16VW_SE_M4
|
|
0U, // PseudoVC_V_FPR16VW_SE_M8
|
|
0U, // PseudoVC_V_FPR16VW_SE_MF2
|
|
0U, // PseudoVC_V_FPR16VW_SE_MF4
|
|
0U, // PseudoVC_V_FPR16V_M1
|
|
0U, // PseudoVC_V_FPR16V_M2
|
|
0U, // PseudoVC_V_FPR16V_M4
|
|
0U, // PseudoVC_V_FPR16V_M8
|
|
0U, // PseudoVC_V_FPR16V_MF2
|
|
0U, // PseudoVC_V_FPR16V_MF4
|
|
0U, // PseudoVC_V_FPR16V_SE_M1
|
|
0U, // PseudoVC_V_FPR16V_SE_M2
|
|
0U, // PseudoVC_V_FPR16V_SE_M4
|
|
0U, // PseudoVC_V_FPR16V_SE_M8
|
|
0U, // PseudoVC_V_FPR16V_SE_MF2
|
|
0U, // PseudoVC_V_FPR16V_SE_MF4
|
|
0U, // PseudoVC_V_FPR32VV_M1
|
|
0U, // PseudoVC_V_FPR32VV_M2
|
|
0U, // PseudoVC_V_FPR32VV_M4
|
|
0U, // PseudoVC_V_FPR32VV_M8
|
|
0U, // PseudoVC_V_FPR32VV_MF2
|
|
0U, // PseudoVC_V_FPR32VV_SE_M1
|
|
0U, // PseudoVC_V_FPR32VV_SE_M2
|
|
0U, // PseudoVC_V_FPR32VV_SE_M4
|
|
0U, // PseudoVC_V_FPR32VV_SE_M8
|
|
0U, // PseudoVC_V_FPR32VV_SE_MF2
|
|
0U, // PseudoVC_V_FPR32VW_M1
|
|
0U, // PseudoVC_V_FPR32VW_M2
|
|
0U, // PseudoVC_V_FPR32VW_M4
|
|
0U, // PseudoVC_V_FPR32VW_M8
|
|
0U, // PseudoVC_V_FPR32VW_MF2
|
|
0U, // PseudoVC_V_FPR32VW_SE_M1
|
|
0U, // PseudoVC_V_FPR32VW_SE_M2
|
|
0U, // PseudoVC_V_FPR32VW_SE_M4
|
|
0U, // PseudoVC_V_FPR32VW_SE_M8
|
|
0U, // PseudoVC_V_FPR32VW_SE_MF2
|
|
0U, // PseudoVC_V_FPR32V_M1
|
|
0U, // PseudoVC_V_FPR32V_M2
|
|
0U, // PseudoVC_V_FPR32V_M4
|
|
0U, // PseudoVC_V_FPR32V_M8
|
|
0U, // PseudoVC_V_FPR32V_MF2
|
|
0U, // PseudoVC_V_FPR32V_SE_M1
|
|
0U, // PseudoVC_V_FPR32V_SE_M2
|
|
0U, // PseudoVC_V_FPR32V_SE_M4
|
|
0U, // PseudoVC_V_FPR32V_SE_M8
|
|
0U, // PseudoVC_V_FPR32V_SE_MF2
|
|
0U, // PseudoVC_V_FPR64VV_M1
|
|
0U, // PseudoVC_V_FPR64VV_M2
|
|
0U, // PseudoVC_V_FPR64VV_M4
|
|
0U, // PseudoVC_V_FPR64VV_M8
|
|
0U, // PseudoVC_V_FPR64VV_SE_M1
|
|
0U, // PseudoVC_V_FPR64VV_SE_M2
|
|
0U, // PseudoVC_V_FPR64VV_SE_M4
|
|
0U, // PseudoVC_V_FPR64VV_SE_M8
|
|
0U, // PseudoVC_V_FPR64V_M1
|
|
0U, // PseudoVC_V_FPR64V_M2
|
|
0U, // PseudoVC_V_FPR64V_M4
|
|
0U, // PseudoVC_V_FPR64V_M8
|
|
0U, // PseudoVC_V_FPR64V_SE_M1
|
|
0U, // PseudoVC_V_FPR64V_SE_M2
|
|
0U, // PseudoVC_V_FPR64V_SE_M4
|
|
0U, // PseudoVC_V_FPR64V_SE_M8
|
|
0U, // PseudoVC_V_IVV_M1
|
|
0U, // PseudoVC_V_IVV_M2
|
|
0U, // PseudoVC_V_IVV_M4
|
|
0U, // PseudoVC_V_IVV_M8
|
|
0U, // PseudoVC_V_IVV_MF2
|
|
0U, // PseudoVC_V_IVV_MF4
|
|
0U, // PseudoVC_V_IVV_MF8
|
|
0U, // PseudoVC_V_IVV_SE_M1
|
|
0U, // PseudoVC_V_IVV_SE_M2
|
|
0U, // PseudoVC_V_IVV_SE_M4
|
|
0U, // PseudoVC_V_IVV_SE_M8
|
|
0U, // PseudoVC_V_IVV_SE_MF2
|
|
0U, // PseudoVC_V_IVV_SE_MF4
|
|
0U, // PseudoVC_V_IVV_SE_MF8
|
|
0U, // PseudoVC_V_IVW_M1
|
|
0U, // PseudoVC_V_IVW_M2
|
|
0U, // PseudoVC_V_IVW_M4
|
|
0U, // PseudoVC_V_IVW_MF2
|
|
0U, // PseudoVC_V_IVW_MF4
|
|
0U, // PseudoVC_V_IVW_MF8
|
|
0U, // PseudoVC_V_IVW_SE_M1
|
|
0U, // PseudoVC_V_IVW_SE_M2
|
|
0U, // PseudoVC_V_IVW_SE_M4
|
|
0U, // PseudoVC_V_IVW_SE_MF2
|
|
0U, // PseudoVC_V_IVW_SE_MF4
|
|
0U, // PseudoVC_V_IVW_SE_MF8
|
|
0U, // PseudoVC_V_IV_M1
|
|
0U, // PseudoVC_V_IV_M2
|
|
0U, // PseudoVC_V_IV_M4
|
|
0U, // PseudoVC_V_IV_M8
|
|
0U, // PseudoVC_V_IV_MF2
|
|
0U, // PseudoVC_V_IV_MF4
|
|
0U, // PseudoVC_V_IV_MF8
|
|
0U, // PseudoVC_V_IV_SE_M1
|
|
0U, // PseudoVC_V_IV_SE_M2
|
|
0U, // PseudoVC_V_IV_SE_M4
|
|
0U, // PseudoVC_V_IV_SE_M8
|
|
0U, // PseudoVC_V_IV_SE_MF2
|
|
0U, // PseudoVC_V_IV_SE_MF4
|
|
0U, // PseudoVC_V_IV_SE_MF8
|
|
0U, // PseudoVC_V_I_M1
|
|
0U, // PseudoVC_V_I_M2
|
|
0U, // PseudoVC_V_I_M4
|
|
0U, // PseudoVC_V_I_M8
|
|
0U, // PseudoVC_V_I_MF2
|
|
0U, // PseudoVC_V_I_MF4
|
|
0U, // PseudoVC_V_I_MF8
|
|
0U, // PseudoVC_V_I_SE_M1
|
|
0U, // PseudoVC_V_I_SE_M2
|
|
0U, // PseudoVC_V_I_SE_M4
|
|
0U, // PseudoVC_V_I_SE_M8
|
|
0U, // PseudoVC_V_I_SE_MF2
|
|
0U, // PseudoVC_V_I_SE_MF4
|
|
0U, // PseudoVC_V_I_SE_MF8
|
|
0U, // PseudoVC_V_VVV_M1
|
|
0U, // PseudoVC_V_VVV_M2
|
|
0U, // PseudoVC_V_VVV_M4
|
|
0U, // PseudoVC_V_VVV_M8
|
|
0U, // PseudoVC_V_VVV_MF2
|
|
0U, // PseudoVC_V_VVV_MF4
|
|
0U, // PseudoVC_V_VVV_MF8
|
|
0U, // PseudoVC_V_VVV_SE_M1
|
|
0U, // PseudoVC_V_VVV_SE_M2
|
|
0U, // PseudoVC_V_VVV_SE_M4
|
|
0U, // PseudoVC_V_VVV_SE_M8
|
|
0U, // PseudoVC_V_VVV_SE_MF2
|
|
0U, // PseudoVC_V_VVV_SE_MF4
|
|
0U, // PseudoVC_V_VVV_SE_MF8
|
|
0U, // PseudoVC_V_VVW_M1
|
|
0U, // PseudoVC_V_VVW_M2
|
|
0U, // PseudoVC_V_VVW_M4
|
|
0U, // PseudoVC_V_VVW_MF2
|
|
0U, // PseudoVC_V_VVW_MF4
|
|
0U, // PseudoVC_V_VVW_MF8
|
|
0U, // PseudoVC_V_VVW_SE_M1
|
|
0U, // PseudoVC_V_VVW_SE_M2
|
|
0U, // PseudoVC_V_VVW_SE_M4
|
|
0U, // PseudoVC_V_VVW_SE_MF2
|
|
0U, // PseudoVC_V_VVW_SE_MF4
|
|
0U, // PseudoVC_V_VVW_SE_MF8
|
|
0U, // PseudoVC_V_VV_M1
|
|
0U, // PseudoVC_V_VV_M2
|
|
0U, // PseudoVC_V_VV_M4
|
|
0U, // PseudoVC_V_VV_M8
|
|
0U, // PseudoVC_V_VV_MF2
|
|
0U, // PseudoVC_V_VV_MF4
|
|
0U, // PseudoVC_V_VV_MF8
|
|
0U, // PseudoVC_V_VV_SE_M1
|
|
0U, // PseudoVC_V_VV_SE_M2
|
|
0U, // PseudoVC_V_VV_SE_M4
|
|
0U, // PseudoVC_V_VV_SE_M8
|
|
0U, // PseudoVC_V_VV_SE_MF2
|
|
0U, // PseudoVC_V_VV_SE_MF4
|
|
0U, // PseudoVC_V_VV_SE_MF8
|
|
0U, // PseudoVC_V_XVV_M1
|
|
0U, // PseudoVC_V_XVV_M2
|
|
0U, // PseudoVC_V_XVV_M4
|
|
0U, // PseudoVC_V_XVV_M8
|
|
0U, // PseudoVC_V_XVV_MF2
|
|
0U, // PseudoVC_V_XVV_MF4
|
|
0U, // PseudoVC_V_XVV_MF8
|
|
0U, // PseudoVC_V_XVV_SE_M1
|
|
0U, // PseudoVC_V_XVV_SE_M2
|
|
0U, // PseudoVC_V_XVV_SE_M4
|
|
0U, // PseudoVC_V_XVV_SE_M8
|
|
0U, // PseudoVC_V_XVV_SE_MF2
|
|
0U, // PseudoVC_V_XVV_SE_MF4
|
|
0U, // PseudoVC_V_XVV_SE_MF8
|
|
0U, // PseudoVC_V_XVW_M1
|
|
0U, // PseudoVC_V_XVW_M2
|
|
0U, // PseudoVC_V_XVW_M4
|
|
0U, // PseudoVC_V_XVW_MF2
|
|
0U, // PseudoVC_V_XVW_MF4
|
|
0U, // PseudoVC_V_XVW_MF8
|
|
0U, // PseudoVC_V_XVW_SE_M1
|
|
0U, // PseudoVC_V_XVW_SE_M2
|
|
0U, // PseudoVC_V_XVW_SE_M4
|
|
0U, // PseudoVC_V_XVW_SE_MF2
|
|
0U, // PseudoVC_V_XVW_SE_MF4
|
|
0U, // PseudoVC_V_XVW_SE_MF8
|
|
0U, // PseudoVC_V_XV_M1
|
|
0U, // PseudoVC_V_XV_M2
|
|
0U, // PseudoVC_V_XV_M4
|
|
0U, // PseudoVC_V_XV_M8
|
|
0U, // PseudoVC_V_XV_MF2
|
|
0U, // PseudoVC_V_XV_MF4
|
|
0U, // PseudoVC_V_XV_MF8
|
|
0U, // PseudoVC_V_XV_SE_M1
|
|
0U, // PseudoVC_V_XV_SE_M2
|
|
0U, // PseudoVC_V_XV_SE_M4
|
|
0U, // PseudoVC_V_XV_SE_M8
|
|
0U, // PseudoVC_V_XV_SE_MF2
|
|
0U, // PseudoVC_V_XV_SE_MF4
|
|
0U, // PseudoVC_V_XV_SE_MF8
|
|
0U, // PseudoVC_V_X_M1
|
|
0U, // PseudoVC_V_X_M2
|
|
0U, // PseudoVC_V_X_M4
|
|
0U, // PseudoVC_V_X_M8
|
|
0U, // PseudoVC_V_X_MF2
|
|
0U, // PseudoVC_V_X_MF4
|
|
0U, // PseudoVC_V_X_MF8
|
|
0U, // PseudoVC_V_X_SE_M1
|
|
0U, // PseudoVC_V_X_SE_M2
|
|
0U, // PseudoVC_V_X_SE_M4
|
|
0U, // PseudoVC_V_X_SE_M8
|
|
0U, // PseudoVC_V_X_SE_MF2
|
|
0U, // PseudoVC_V_X_SE_MF4
|
|
0U, // PseudoVC_V_X_SE_MF8
|
|
0U, // PseudoVC_XVV_SE_M1
|
|
0U, // PseudoVC_XVV_SE_M2
|
|
0U, // PseudoVC_XVV_SE_M4
|
|
0U, // PseudoVC_XVV_SE_M8
|
|
0U, // PseudoVC_XVV_SE_MF2
|
|
0U, // PseudoVC_XVV_SE_MF4
|
|
0U, // PseudoVC_XVV_SE_MF8
|
|
0U, // PseudoVC_XVW_SE_M1
|
|
0U, // PseudoVC_XVW_SE_M2
|
|
0U, // PseudoVC_XVW_SE_M4
|
|
0U, // PseudoVC_XVW_SE_MF2
|
|
0U, // PseudoVC_XVW_SE_MF4
|
|
0U, // PseudoVC_XVW_SE_MF8
|
|
0U, // PseudoVC_XV_SE_M1
|
|
0U, // PseudoVC_XV_SE_M2
|
|
0U, // PseudoVC_XV_SE_M4
|
|
0U, // PseudoVC_XV_SE_M8
|
|
0U, // PseudoVC_XV_SE_MF2
|
|
0U, // PseudoVC_XV_SE_MF4
|
|
0U, // PseudoVC_XV_SE_MF8
|
|
0U, // PseudoVC_X_SE_M1
|
|
0U, // PseudoVC_X_SE_M2
|
|
0U, // PseudoVC_X_SE_M4
|
|
0U, // PseudoVC_X_SE_M8
|
|
0U, // PseudoVC_X_SE_MF2
|
|
0U, // PseudoVC_X_SE_MF4
|
|
0U, // PseudoVC_X_SE_MF8
|
|
0U, // PseudoVDIVU_VV_M1_E16
|
|
0U, // PseudoVDIVU_VV_M1_E16_MASK
|
|
0U, // PseudoVDIVU_VV_M1_E32
|
|
0U, // PseudoVDIVU_VV_M1_E32_MASK
|
|
0U, // PseudoVDIVU_VV_M1_E64
|
|
0U, // PseudoVDIVU_VV_M1_E64_MASK
|
|
0U, // PseudoVDIVU_VV_M1_E8
|
|
0U, // PseudoVDIVU_VV_M1_E8_MASK
|
|
0U, // PseudoVDIVU_VV_M2_E16
|
|
0U, // PseudoVDIVU_VV_M2_E16_MASK
|
|
0U, // PseudoVDIVU_VV_M2_E32
|
|
0U, // PseudoVDIVU_VV_M2_E32_MASK
|
|
0U, // PseudoVDIVU_VV_M2_E64
|
|
0U, // PseudoVDIVU_VV_M2_E64_MASK
|
|
0U, // PseudoVDIVU_VV_M2_E8
|
|
0U, // PseudoVDIVU_VV_M2_E8_MASK
|
|
0U, // PseudoVDIVU_VV_M4_E16
|
|
0U, // PseudoVDIVU_VV_M4_E16_MASK
|
|
0U, // PseudoVDIVU_VV_M4_E32
|
|
0U, // PseudoVDIVU_VV_M4_E32_MASK
|
|
0U, // PseudoVDIVU_VV_M4_E64
|
|
0U, // PseudoVDIVU_VV_M4_E64_MASK
|
|
0U, // PseudoVDIVU_VV_M4_E8
|
|
0U, // PseudoVDIVU_VV_M4_E8_MASK
|
|
0U, // PseudoVDIVU_VV_M8_E16
|
|
0U, // PseudoVDIVU_VV_M8_E16_MASK
|
|
0U, // PseudoVDIVU_VV_M8_E32
|
|
0U, // PseudoVDIVU_VV_M8_E32_MASK
|
|
0U, // PseudoVDIVU_VV_M8_E64
|
|
0U, // PseudoVDIVU_VV_M8_E64_MASK
|
|
0U, // PseudoVDIVU_VV_M8_E8
|
|
0U, // PseudoVDIVU_VV_M8_E8_MASK
|
|
0U, // PseudoVDIVU_VV_MF2_E16
|
|
0U, // PseudoVDIVU_VV_MF2_E16_MASK
|
|
0U, // PseudoVDIVU_VV_MF2_E32
|
|
0U, // PseudoVDIVU_VV_MF2_E32_MASK
|
|
0U, // PseudoVDIVU_VV_MF2_E8
|
|
0U, // PseudoVDIVU_VV_MF2_E8_MASK
|
|
0U, // PseudoVDIVU_VV_MF4_E16
|
|
0U, // PseudoVDIVU_VV_MF4_E16_MASK
|
|
0U, // PseudoVDIVU_VV_MF4_E8
|
|
0U, // PseudoVDIVU_VV_MF4_E8_MASK
|
|
0U, // PseudoVDIVU_VV_MF8_E8
|
|
0U, // PseudoVDIVU_VV_MF8_E8_MASK
|
|
0U, // PseudoVDIVU_VX_M1_E16
|
|
0U, // PseudoVDIVU_VX_M1_E16_MASK
|
|
0U, // PseudoVDIVU_VX_M1_E32
|
|
0U, // PseudoVDIVU_VX_M1_E32_MASK
|
|
0U, // PseudoVDIVU_VX_M1_E64
|
|
0U, // PseudoVDIVU_VX_M1_E64_MASK
|
|
0U, // PseudoVDIVU_VX_M1_E8
|
|
0U, // PseudoVDIVU_VX_M1_E8_MASK
|
|
0U, // PseudoVDIVU_VX_M2_E16
|
|
0U, // PseudoVDIVU_VX_M2_E16_MASK
|
|
0U, // PseudoVDIVU_VX_M2_E32
|
|
0U, // PseudoVDIVU_VX_M2_E32_MASK
|
|
0U, // PseudoVDIVU_VX_M2_E64
|
|
0U, // PseudoVDIVU_VX_M2_E64_MASK
|
|
0U, // PseudoVDIVU_VX_M2_E8
|
|
0U, // PseudoVDIVU_VX_M2_E8_MASK
|
|
0U, // PseudoVDIVU_VX_M4_E16
|
|
0U, // PseudoVDIVU_VX_M4_E16_MASK
|
|
0U, // PseudoVDIVU_VX_M4_E32
|
|
0U, // PseudoVDIVU_VX_M4_E32_MASK
|
|
0U, // PseudoVDIVU_VX_M4_E64
|
|
0U, // PseudoVDIVU_VX_M4_E64_MASK
|
|
0U, // PseudoVDIVU_VX_M4_E8
|
|
0U, // PseudoVDIVU_VX_M4_E8_MASK
|
|
0U, // PseudoVDIVU_VX_M8_E16
|
|
0U, // PseudoVDIVU_VX_M8_E16_MASK
|
|
0U, // PseudoVDIVU_VX_M8_E32
|
|
0U, // PseudoVDIVU_VX_M8_E32_MASK
|
|
0U, // PseudoVDIVU_VX_M8_E64
|
|
0U, // PseudoVDIVU_VX_M8_E64_MASK
|
|
0U, // PseudoVDIVU_VX_M8_E8
|
|
0U, // PseudoVDIVU_VX_M8_E8_MASK
|
|
0U, // PseudoVDIVU_VX_MF2_E16
|
|
0U, // PseudoVDIVU_VX_MF2_E16_MASK
|
|
0U, // PseudoVDIVU_VX_MF2_E32
|
|
0U, // PseudoVDIVU_VX_MF2_E32_MASK
|
|
0U, // PseudoVDIVU_VX_MF2_E8
|
|
0U, // PseudoVDIVU_VX_MF2_E8_MASK
|
|
0U, // PseudoVDIVU_VX_MF4_E16
|
|
0U, // PseudoVDIVU_VX_MF4_E16_MASK
|
|
0U, // PseudoVDIVU_VX_MF4_E8
|
|
0U, // PseudoVDIVU_VX_MF4_E8_MASK
|
|
0U, // PseudoVDIVU_VX_MF8_E8
|
|
0U, // PseudoVDIVU_VX_MF8_E8_MASK
|
|
0U, // PseudoVDIV_VV_M1_E16
|
|
0U, // PseudoVDIV_VV_M1_E16_MASK
|
|
0U, // PseudoVDIV_VV_M1_E32
|
|
0U, // PseudoVDIV_VV_M1_E32_MASK
|
|
0U, // PseudoVDIV_VV_M1_E64
|
|
0U, // PseudoVDIV_VV_M1_E64_MASK
|
|
0U, // PseudoVDIV_VV_M1_E8
|
|
0U, // PseudoVDIV_VV_M1_E8_MASK
|
|
0U, // PseudoVDIV_VV_M2_E16
|
|
0U, // PseudoVDIV_VV_M2_E16_MASK
|
|
0U, // PseudoVDIV_VV_M2_E32
|
|
0U, // PseudoVDIV_VV_M2_E32_MASK
|
|
0U, // PseudoVDIV_VV_M2_E64
|
|
0U, // PseudoVDIV_VV_M2_E64_MASK
|
|
0U, // PseudoVDIV_VV_M2_E8
|
|
0U, // PseudoVDIV_VV_M2_E8_MASK
|
|
0U, // PseudoVDIV_VV_M4_E16
|
|
0U, // PseudoVDIV_VV_M4_E16_MASK
|
|
0U, // PseudoVDIV_VV_M4_E32
|
|
0U, // PseudoVDIV_VV_M4_E32_MASK
|
|
0U, // PseudoVDIV_VV_M4_E64
|
|
0U, // PseudoVDIV_VV_M4_E64_MASK
|
|
0U, // PseudoVDIV_VV_M4_E8
|
|
0U, // PseudoVDIV_VV_M4_E8_MASK
|
|
0U, // PseudoVDIV_VV_M8_E16
|
|
0U, // PseudoVDIV_VV_M8_E16_MASK
|
|
0U, // PseudoVDIV_VV_M8_E32
|
|
0U, // PseudoVDIV_VV_M8_E32_MASK
|
|
0U, // PseudoVDIV_VV_M8_E64
|
|
0U, // PseudoVDIV_VV_M8_E64_MASK
|
|
0U, // PseudoVDIV_VV_M8_E8
|
|
0U, // PseudoVDIV_VV_M8_E8_MASK
|
|
0U, // PseudoVDIV_VV_MF2_E16
|
|
0U, // PseudoVDIV_VV_MF2_E16_MASK
|
|
0U, // PseudoVDIV_VV_MF2_E32
|
|
0U, // PseudoVDIV_VV_MF2_E32_MASK
|
|
0U, // PseudoVDIV_VV_MF2_E8
|
|
0U, // PseudoVDIV_VV_MF2_E8_MASK
|
|
0U, // PseudoVDIV_VV_MF4_E16
|
|
0U, // PseudoVDIV_VV_MF4_E16_MASK
|
|
0U, // PseudoVDIV_VV_MF4_E8
|
|
0U, // PseudoVDIV_VV_MF4_E8_MASK
|
|
0U, // PseudoVDIV_VV_MF8_E8
|
|
0U, // PseudoVDIV_VV_MF8_E8_MASK
|
|
0U, // PseudoVDIV_VX_M1_E16
|
|
0U, // PseudoVDIV_VX_M1_E16_MASK
|
|
0U, // PseudoVDIV_VX_M1_E32
|
|
0U, // PseudoVDIV_VX_M1_E32_MASK
|
|
0U, // PseudoVDIV_VX_M1_E64
|
|
0U, // PseudoVDIV_VX_M1_E64_MASK
|
|
0U, // PseudoVDIV_VX_M1_E8
|
|
0U, // PseudoVDIV_VX_M1_E8_MASK
|
|
0U, // PseudoVDIV_VX_M2_E16
|
|
0U, // PseudoVDIV_VX_M2_E16_MASK
|
|
0U, // PseudoVDIV_VX_M2_E32
|
|
0U, // PseudoVDIV_VX_M2_E32_MASK
|
|
0U, // PseudoVDIV_VX_M2_E64
|
|
0U, // PseudoVDIV_VX_M2_E64_MASK
|
|
0U, // PseudoVDIV_VX_M2_E8
|
|
0U, // PseudoVDIV_VX_M2_E8_MASK
|
|
0U, // PseudoVDIV_VX_M4_E16
|
|
0U, // PseudoVDIV_VX_M4_E16_MASK
|
|
0U, // PseudoVDIV_VX_M4_E32
|
|
0U, // PseudoVDIV_VX_M4_E32_MASK
|
|
0U, // PseudoVDIV_VX_M4_E64
|
|
0U, // PseudoVDIV_VX_M4_E64_MASK
|
|
0U, // PseudoVDIV_VX_M4_E8
|
|
0U, // PseudoVDIV_VX_M4_E8_MASK
|
|
0U, // PseudoVDIV_VX_M8_E16
|
|
0U, // PseudoVDIV_VX_M8_E16_MASK
|
|
0U, // PseudoVDIV_VX_M8_E32
|
|
0U, // PseudoVDIV_VX_M8_E32_MASK
|
|
0U, // PseudoVDIV_VX_M8_E64
|
|
0U, // PseudoVDIV_VX_M8_E64_MASK
|
|
0U, // PseudoVDIV_VX_M8_E8
|
|
0U, // PseudoVDIV_VX_M8_E8_MASK
|
|
0U, // PseudoVDIV_VX_MF2_E16
|
|
0U, // PseudoVDIV_VX_MF2_E16_MASK
|
|
0U, // PseudoVDIV_VX_MF2_E32
|
|
0U, // PseudoVDIV_VX_MF2_E32_MASK
|
|
0U, // PseudoVDIV_VX_MF2_E8
|
|
0U, // PseudoVDIV_VX_MF2_E8_MASK
|
|
0U, // PseudoVDIV_VX_MF4_E16
|
|
0U, // PseudoVDIV_VX_MF4_E16_MASK
|
|
0U, // PseudoVDIV_VX_MF4_E8
|
|
0U, // PseudoVDIV_VX_MF4_E8_MASK
|
|
0U, // PseudoVDIV_VX_MF8_E8
|
|
0U, // PseudoVDIV_VX_MF8_E8_MASK
|
|
0U, // PseudoVFADD_VFPR16_M1
|
|
0U, // PseudoVFADD_VFPR16_M1_MASK
|
|
0U, // PseudoVFADD_VFPR16_M2
|
|
0U, // PseudoVFADD_VFPR16_M2_MASK
|
|
0U, // PseudoVFADD_VFPR16_M4
|
|
0U, // PseudoVFADD_VFPR16_M4_MASK
|
|
0U, // PseudoVFADD_VFPR16_M8
|
|
0U, // PseudoVFADD_VFPR16_M8_MASK
|
|
0U, // PseudoVFADD_VFPR16_MF2
|
|
0U, // PseudoVFADD_VFPR16_MF2_MASK
|
|
0U, // PseudoVFADD_VFPR16_MF4
|
|
0U, // PseudoVFADD_VFPR16_MF4_MASK
|
|
0U, // PseudoVFADD_VFPR32_M1
|
|
0U, // PseudoVFADD_VFPR32_M1_MASK
|
|
0U, // PseudoVFADD_VFPR32_M2
|
|
0U, // PseudoVFADD_VFPR32_M2_MASK
|
|
0U, // PseudoVFADD_VFPR32_M4
|
|
0U, // PseudoVFADD_VFPR32_M4_MASK
|
|
0U, // PseudoVFADD_VFPR32_M8
|
|
0U, // PseudoVFADD_VFPR32_M8_MASK
|
|
0U, // PseudoVFADD_VFPR32_MF2
|
|
0U, // PseudoVFADD_VFPR32_MF2_MASK
|
|
0U, // PseudoVFADD_VFPR64_M1
|
|
0U, // PseudoVFADD_VFPR64_M1_MASK
|
|
0U, // PseudoVFADD_VFPR64_M2
|
|
0U, // PseudoVFADD_VFPR64_M2_MASK
|
|
0U, // PseudoVFADD_VFPR64_M4
|
|
0U, // PseudoVFADD_VFPR64_M4_MASK
|
|
0U, // PseudoVFADD_VFPR64_M8
|
|
0U, // PseudoVFADD_VFPR64_M8_MASK
|
|
0U, // PseudoVFADD_VV_M1
|
|
0U, // PseudoVFADD_VV_M1_MASK
|
|
0U, // PseudoVFADD_VV_M2
|
|
0U, // PseudoVFADD_VV_M2_MASK
|
|
0U, // PseudoVFADD_VV_M4
|
|
0U, // PseudoVFADD_VV_M4_MASK
|
|
0U, // PseudoVFADD_VV_M8
|
|
0U, // PseudoVFADD_VV_M8_MASK
|
|
0U, // PseudoVFADD_VV_MF2
|
|
0U, // PseudoVFADD_VV_MF2_MASK
|
|
0U, // PseudoVFADD_VV_MF4
|
|
0U, // PseudoVFADD_VV_MF4_MASK
|
|
0U, // PseudoVFCLASS_V_M1
|
|
0U, // PseudoVFCLASS_V_M1_MASK
|
|
0U, // PseudoVFCLASS_V_M2
|
|
0U, // PseudoVFCLASS_V_M2_MASK
|
|
0U, // PseudoVFCLASS_V_M4
|
|
0U, // PseudoVFCLASS_V_M4_MASK
|
|
0U, // PseudoVFCLASS_V_M8
|
|
0U, // PseudoVFCLASS_V_M8_MASK
|
|
0U, // PseudoVFCLASS_V_MF2
|
|
0U, // PseudoVFCLASS_V_MF2_MASK
|
|
0U, // PseudoVFCLASS_V_MF4
|
|
0U, // PseudoVFCLASS_V_MF4_MASK
|
|
0U, // PseudoVFCVT_F_XU_V_M1
|
|
0U, // PseudoVFCVT_F_XU_V_M1_MASK
|
|
0U, // PseudoVFCVT_F_XU_V_M2
|
|
0U, // PseudoVFCVT_F_XU_V_M2_MASK
|
|
0U, // PseudoVFCVT_F_XU_V_M4
|
|
0U, // PseudoVFCVT_F_XU_V_M4_MASK
|
|
0U, // PseudoVFCVT_F_XU_V_M8
|
|
0U, // PseudoVFCVT_F_XU_V_M8_MASK
|
|
0U, // PseudoVFCVT_F_XU_V_MF2
|
|
0U, // PseudoVFCVT_F_XU_V_MF2_MASK
|
|
0U, // PseudoVFCVT_F_XU_V_MF4
|
|
0U, // PseudoVFCVT_F_XU_V_MF4_MASK
|
|
0U, // PseudoVFCVT_F_X_V_M1
|
|
0U, // PseudoVFCVT_F_X_V_M1_MASK
|
|
0U, // PseudoVFCVT_F_X_V_M2
|
|
0U, // PseudoVFCVT_F_X_V_M2_MASK
|
|
0U, // PseudoVFCVT_F_X_V_M4
|
|
0U, // PseudoVFCVT_F_X_V_M4_MASK
|
|
0U, // PseudoVFCVT_F_X_V_M8
|
|
0U, // PseudoVFCVT_F_X_V_M8_MASK
|
|
0U, // PseudoVFCVT_F_X_V_MF2
|
|
0U, // PseudoVFCVT_F_X_V_MF2_MASK
|
|
0U, // PseudoVFCVT_F_X_V_MF4
|
|
0U, // PseudoVFCVT_F_X_V_MF4_MASK
|
|
0U, // PseudoVFCVT_RM_F_XU_V_M1
|
|
0U, // PseudoVFCVT_RM_F_XU_V_M1_MASK
|
|
0U, // PseudoVFCVT_RM_F_XU_V_M2
|
|
0U, // PseudoVFCVT_RM_F_XU_V_M2_MASK
|
|
0U, // PseudoVFCVT_RM_F_XU_V_M4
|
|
0U, // PseudoVFCVT_RM_F_XU_V_M4_MASK
|
|
0U, // PseudoVFCVT_RM_F_XU_V_M8
|
|
0U, // PseudoVFCVT_RM_F_XU_V_M8_MASK
|
|
0U, // PseudoVFCVT_RM_F_XU_V_MF2
|
|
0U, // PseudoVFCVT_RM_F_XU_V_MF2_MASK
|
|
0U, // PseudoVFCVT_RM_F_XU_V_MF4
|
|
0U, // PseudoVFCVT_RM_F_XU_V_MF4_MASK
|
|
0U, // PseudoVFCVT_RM_F_X_V_M1
|
|
0U, // PseudoVFCVT_RM_F_X_V_M1_MASK
|
|
0U, // PseudoVFCVT_RM_F_X_V_M2
|
|
0U, // PseudoVFCVT_RM_F_X_V_M2_MASK
|
|
0U, // PseudoVFCVT_RM_F_X_V_M4
|
|
0U, // PseudoVFCVT_RM_F_X_V_M4_MASK
|
|
0U, // PseudoVFCVT_RM_F_X_V_M8
|
|
0U, // PseudoVFCVT_RM_F_X_V_M8_MASK
|
|
0U, // PseudoVFCVT_RM_F_X_V_MF2
|
|
0U, // PseudoVFCVT_RM_F_X_V_MF2_MASK
|
|
0U, // PseudoVFCVT_RM_F_X_V_MF4
|
|
0U, // PseudoVFCVT_RM_F_X_V_MF4_MASK
|
|
0U, // PseudoVFCVT_RM_XU_F_V_M1
|
|
0U, // PseudoVFCVT_RM_XU_F_V_M1_MASK
|
|
0U, // PseudoVFCVT_RM_XU_F_V_M2
|
|
0U, // PseudoVFCVT_RM_XU_F_V_M2_MASK
|
|
0U, // PseudoVFCVT_RM_XU_F_V_M4
|
|
0U, // PseudoVFCVT_RM_XU_F_V_M4_MASK
|
|
0U, // PseudoVFCVT_RM_XU_F_V_M8
|
|
0U, // PseudoVFCVT_RM_XU_F_V_M8_MASK
|
|
0U, // PseudoVFCVT_RM_XU_F_V_MF2
|
|
0U, // PseudoVFCVT_RM_XU_F_V_MF2_MASK
|
|
0U, // PseudoVFCVT_RM_XU_F_V_MF4
|
|
0U, // PseudoVFCVT_RM_XU_F_V_MF4_MASK
|
|
0U, // PseudoVFCVT_RM_X_F_V_M1
|
|
0U, // PseudoVFCVT_RM_X_F_V_M1_MASK
|
|
0U, // PseudoVFCVT_RM_X_F_V_M2
|
|
0U, // PseudoVFCVT_RM_X_F_V_M2_MASK
|
|
0U, // PseudoVFCVT_RM_X_F_V_M4
|
|
0U, // PseudoVFCVT_RM_X_F_V_M4_MASK
|
|
0U, // PseudoVFCVT_RM_X_F_V_M8
|
|
0U, // PseudoVFCVT_RM_X_F_V_M8_MASK
|
|
0U, // PseudoVFCVT_RM_X_F_V_MF2
|
|
0U, // PseudoVFCVT_RM_X_F_V_MF2_MASK
|
|
0U, // PseudoVFCVT_RM_X_F_V_MF4
|
|
0U, // PseudoVFCVT_RM_X_F_V_MF4_MASK
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_M1
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_M1_MASK
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_M2
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_M2_MASK
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_M4
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_M4_MASK
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_M8
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_M8_MASK
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_MF2
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_MF2_MASK
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_MF4
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_MF4_MASK
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_M1
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_M1_MASK
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_M2
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_M2_MASK
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_M4
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_M4_MASK
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_M8
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_M8_MASK
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_MF2
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_MF2_MASK
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_MF4
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_MF4_MASK
|
|
0U, // PseudoVFCVT_XU_F_V_M1
|
|
0U, // PseudoVFCVT_XU_F_V_M1_MASK
|
|
0U, // PseudoVFCVT_XU_F_V_M2
|
|
0U, // PseudoVFCVT_XU_F_V_M2_MASK
|
|
0U, // PseudoVFCVT_XU_F_V_M4
|
|
0U, // PseudoVFCVT_XU_F_V_M4_MASK
|
|
0U, // PseudoVFCVT_XU_F_V_M8
|
|
0U, // PseudoVFCVT_XU_F_V_M8_MASK
|
|
0U, // PseudoVFCVT_XU_F_V_MF2
|
|
0U, // PseudoVFCVT_XU_F_V_MF2_MASK
|
|
0U, // PseudoVFCVT_XU_F_V_MF4
|
|
0U, // PseudoVFCVT_XU_F_V_MF4_MASK
|
|
0U, // PseudoVFCVT_X_F_V_M1
|
|
0U, // PseudoVFCVT_X_F_V_M1_MASK
|
|
0U, // PseudoVFCVT_X_F_V_M2
|
|
0U, // PseudoVFCVT_X_F_V_M2_MASK
|
|
0U, // PseudoVFCVT_X_F_V_M4
|
|
0U, // PseudoVFCVT_X_F_V_M4_MASK
|
|
0U, // PseudoVFCVT_X_F_V_M8
|
|
0U, // PseudoVFCVT_X_F_V_M8_MASK
|
|
0U, // PseudoVFCVT_X_F_V_MF2
|
|
0U, // PseudoVFCVT_X_F_V_MF2_MASK
|
|
0U, // PseudoVFCVT_X_F_V_MF4
|
|
0U, // PseudoVFCVT_X_F_V_MF4_MASK
|
|
0U, // PseudoVFDIV_VFPR16_M1_E16
|
|
0U, // PseudoVFDIV_VFPR16_M1_E16_MASK
|
|
0U, // PseudoVFDIV_VFPR16_M2_E16
|
|
0U, // PseudoVFDIV_VFPR16_M2_E16_MASK
|
|
0U, // PseudoVFDIV_VFPR16_M4_E16
|
|
0U, // PseudoVFDIV_VFPR16_M4_E16_MASK
|
|
0U, // PseudoVFDIV_VFPR16_M8_E16
|
|
0U, // PseudoVFDIV_VFPR16_M8_E16_MASK
|
|
0U, // PseudoVFDIV_VFPR16_MF2_E16
|
|
0U, // PseudoVFDIV_VFPR16_MF2_E16_MASK
|
|
0U, // PseudoVFDIV_VFPR16_MF4_E16
|
|
0U, // PseudoVFDIV_VFPR16_MF4_E16_MASK
|
|
0U, // PseudoVFDIV_VFPR32_M1_E32
|
|
0U, // PseudoVFDIV_VFPR32_M1_E32_MASK
|
|
0U, // PseudoVFDIV_VFPR32_M2_E32
|
|
0U, // PseudoVFDIV_VFPR32_M2_E32_MASK
|
|
0U, // PseudoVFDIV_VFPR32_M4_E32
|
|
0U, // PseudoVFDIV_VFPR32_M4_E32_MASK
|
|
0U, // PseudoVFDIV_VFPR32_M8_E32
|
|
0U, // PseudoVFDIV_VFPR32_M8_E32_MASK
|
|
0U, // PseudoVFDIV_VFPR32_MF2_E32
|
|
0U, // PseudoVFDIV_VFPR32_MF2_E32_MASK
|
|
0U, // PseudoVFDIV_VFPR64_M1_E64
|
|
0U, // PseudoVFDIV_VFPR64_M1_E64_MASK
|
|
0U, // PseudoVFDIV_VFPR64_M2_E64
|
|
0U, // PseudoVFDIV_VFPR64_M2_E64_MASK
|
|
0U, // PseudoVFDIV_VFPR64_M4_E64
|
|
0U, // PseudoVFDIV_VFPR64_M4_E64_MASK
|
|
0U, // PseudoVFDIV_VFPR64_M8_E64
|
|
0U, // PseudoVFDIV_VFPR64_M8_E64_MASK
|
|
0U, // PseudoVFDIV_VV_M1_E16
|
|
0U, // PseudoVFDIV_VV_M1_E16_MASK
|
|
0U, // PseudoVFDIV_VV_M1_E32
|
|
0U, // PseudoVFDIV_VV_M1_E32_MASK
|
|
0U, // PseudoVFDIV_VV_M1_E64
|
|
0U, // PseudoVFDIV_VV_M1_E64_MASK
|
|
0U, // PseudoVFDIV_VV_M2_E16
|
|
0U, // PseudoVFDIV_VV_M2_E16_MASK
|
|
0U, // PseudoVFDIV_VV_M2_E32
|
|
0U, // PseudoVFDIV_VV_M2_E32_MASK
|
|
0U, // PseudoVFDIV_VV_M2_E64
|
|
0U, // PseudoVFDIV_VV_M2_E64_MASK
|
|
0U, // PseudoVFDIV_VV_M4_E16
|
|
0U, // PseudoVFDIV_VV_M4_E16_MASK
|
|
0U, // PseudoVFDIV_VV_M4_E32
|
|
0U, // PseudoVFDIV_VV_M4_E32_MASK
|
|
0U, // PseudoVFDIV_VV_M4_E64
|
|
0U, // PseudoVFDIV_VV_M4_E64_MASK
|
|
0U, // PseudoVFDIV_VV_M8_E16
|
|
0U, // PseudoVFDIV_VV_M8_E16_MASK
|
|
0U, // PseudoVFDIV_VV_M8_E32
|
|
0U, // PseudoVFDIV_VV_M8_E32_MASK
|
|
0U, // PseudoVFDIV_VV_M8_E64
|
|
0U, // PseudoVFDIV_VV_M8_E64_MASK
|
|
0U, // PseudoVFDIV_VV_MF2_E16
|
|
0U, // PseudoVFDIV_VV_MF2_E16_MASK
|
|
0U, // PseudoVFDIV_VV_MF2_E32
|
|
0U, // PseudoVFDIV_VV_MF2_E32_MASK
|
|
0U, // PseudoVFDIV_VV_MF4_E16
|
|
0U, // PseudoVFDIV_VV_MF4_E16_MASK
|
|
0U, // PseudoVFIRST_M_B1
|
|
0U, // PseudoVFIRST_M_B16
|
|
0U, // PseudoVFIRST_M_B16_MASK
|
|
0U, // PseudoVFIRST_M_B1_MASK
|
|
0U, // PseudoVFIRST_M_B2
|
|
0U, // PseudoVFIRST_M_B2_MASK
|
|
0U, // PseudoVFIRST_M_B32
|
|
0U, // PseudoVFIRST_M_B32_MASK
|
|
0U, // PseudoVFIRST_M_B4
|
|
0U, // PseudoVFIRST_M_B4_MASK
|
|
0U, // PseudoVFIRST_M_B64
|
|
0U, // PseudoVFIRST_M_B64_MASK
|
|
0U, // PseudoVFIRST_M_B8
|
|
0U, // PseudoVFIRST_M_B8_MASK
|
|
0U, // PseudoVFMACC_VFPR16_M1
|
|
0U, // PseudoVFMACC_VFPR16_M1_MASK
|
|
0U, // PseudoVFMACC_VFPR16_M2
|
|
0U, // PseudoVFMACC_VFPR16_M2_MASK
|
|
0U, // PseudoVFMACC_VFPR16_M4
|
|
0U, // PseudoVFMACC_VFPR16_M4_MASK
|
|
0U, // PseudoVFMACC_VFPR16_M8
|
|
0U, // PseudoVFMACC_VFPR16_M8_MASK
|
|
0U, // PseudoVFMACC_VFPR16_MF2
|
|
0U, // PseudoVFMACC_VFPR16_MF2_MASK
|
|
0U, // PseudoVFMACC_VFPR16_MF4
|
|
0U, // PseudoVFMACC_VFPR16_MF4_MASK
|
|
0U, // PseudoVFMACC_VFPR32_M1
|
|
0U, // PseudoVFMACC_VFPR32_M1_MASK
|
|
0U, // PseudoVFMACC_VFPR32_M2
|
|
0U, // PseudoVFMACC_VFPR32_M2_MASK
|
|
0U, // PseudoVFMACC_VFPR32_M4
|
|
0U, // PseudoVFMACC_VFPR32_M4_MASK
|
|
0U, // PseudoVFMACC_VFPR32_M8
|
|
0U, // PseudoVFMACC_VFPR32_M8_MASK
|
|
0U, // PseudoVFMACC_VFPR32_MF2
|
|
0U, // PseudoVFMACC_VFPR32_MF2_MASK
|
|
0U, // PseudoVFMACC_VFPR64_M1
|
|
0U, // PseudoVFMACC_VFPR64_M1_MASK
|
|
0U, // PseudoVFMACC_VFPR64_M2
|
|
0U, // PseudoVFMACC_VFPR64_M2_MASK
|
|
0U, // PseudoVFMACC_VFPR64_M4
|
|
0U, // PseudoVFMACC_VFPR64_M4_MASK
|
|
0U, // PseudoVFMACC_VFPR64_M8
|
|
0U, // PseudoVFMACC_VFPR64_M8_MASK
|
|
0U, // PseudoVFMACC_VV_M1
|
|
0U, // PseudoVFMACC_VV_M1_MASK
|
|
0U, // PseudoVFMACC_VV_M2
|
|
0U, // PseudoVFMACC_VV_M2_MASK
|
|
0U, // PseudoVFMACC_VV_M4
|
|
0U, // PseudoVFMACC_VV_M4_MASK
|
|
0U, // PseudoVFMACC_VV_M8
|
|
0U, // PseudoVFMACC_VV_M8_MASK
|
|
0U, // PseudoVFMACC_VV_MF2
|
|
0U, // PseudoVFMACC_VV_MF2_MASK
|
|
0U, // PseudoVFMACC_VV_MF4
|
|
0U, // PseudoVFMACC_VV_MF4_MASK
|
|
0U, // PseudoVFMADD_VFPR16_M1
|
|
0U, // PseudoVFMADD_VFPR16_M1_MASK
|
|
0U, // PseudoVFMADD_VFPR16_M2
|
|
0U, // PseudoVFMADD_VFPR16_M2_MASK
|
|
0U, // PseudoVFMADD_VFPR16_M4
|
|
0U, // PseudoVFMADD_VFPR16_M4_MASK
|
|
0U, // PseudoVFMADD_VFPR16_M8
|
|
0U, // PseudoVFMADD_VFPR16_M8_MASK
|
|
0U, // PseudoVFMADD_VFPR16_MF2
|
|
0U, // PseudoVFMADD_VFPR16_MF2_MASK
|
|
0U, // PseudoVFMADD_VFPR16_MF4
|
|
0U, // PseudoVFMADD_VFPR16_MF4_MASK
|
|
0U, // PseudoVFMADD_VFPR32_M1
|
|
0U, // PseudoVFMADD_VFPR32_M1_MASK
|
|
0U, // PseudoVFMADD_VFPR32_M2
|
|
0U, // PseudoVFMADD_VFPR32_M2_MASK
|
|
0U, // PseudoVFMADD_VFPR32_M4
|
|
0U, // PseudoVFMADD_VFPR32_M4_MASK
|
|
0U, // PseudoVFMADD_VFPR32_M8
|
|
0U, // PseudoVFMADD_VFPR32_M8_MASK
|
|
0U, // PseudoVFMADD_VFPR32_MF2
|
|
0U, // PseudoVFMADD_VFPR32_MF2_MASK
|
|
0U, // PseudoVFMADD_VFPR64_M1
|
|
0U, // PseudoVFMADD_VFPR64_M1_MASK
|
|
0U, // PseudoVFMADD_VFPR64_M2
|
|
0U, // PseudoVFMADD_VFPR64_M2_MASK
|
|
0U, // PseudoVFMADD_VFPR64_M4
|
|
0U, // PseudoVFMADD_VFPR64_M4_MASK
|
|
0U, // PseudoVFMADD_VFPR64_M8
|
|
0U, // PseudoVFMADD_VFPR64_M8_MASK
|
|
0U, // PseudoVFMADD_VV_M1
|
|
0U, // PseudoVFMADD_VV_M1_MASK
|
|
0U, // PseudoVFMADD_VV_M2
|
|
0U, // PseudoVFMADD_VV_M2_MASK
|
|
0U, // PseudoVFMADD_VV_M4
|
|
0U, // PseudoVFMADD_VV_M4_MASK
|
|
0U, // PseudoVFMADD_VV_M8
|
|
0U, // PseudoVFMADD_VV_M8_MASK
|
|
0U, // PseudoVFMADD_VV_MF2
|
|
0U, // PseudoVFMADD_VV_MF2_MASK
|
|
0U, // PseudoVFMADD_VV_MF4
|
|
0U, // PseudoVFMADD_VV_MF4_MASK
|
|
0U, // PseudoVFMAX_VFPR16_M1
|
|
0U, // PseudoVFMAX_VFPR16_M1_MASK
|
|
0U, // PseudoVFMAX_VFPR16_M2
|
|
0U, // PseudoVFMAX_VFPR16_M2_MASK
|
|
0U, // PseudoVFMAX_VFPR16_M4
|
|
0U, // PseudoVFMAX_VFPR16_M4_MASK
|
|
0U, // PseudoVFMAX_VFPR16_M8
|
|
0U, // PseudoVFMAX_VFPR16_M8_MASK
|
|
0U, // PseudoVFMAX_VFPR16_MF2
|
|
0U, // PseudoVFMAX_VFPR16_MF2_MASK
|
|
0U, // PseudoVFMAX_VFPR16_MF4
|
|
0U, // PseudoVFMAX_VFPR16_MF4_MASK
|
|
0U, // PseudoVFMAX_VFPR32_M1
|
|
0U, // PseudoVFMAX_VFPR32_M1_MASK
|
|
0U, // PseudoVFMAX_VFPR32_M2
|
|
0U, // PseudoVFMAX_VFPR32_M2_MASK
|
|
0U, // PseudoVFMAX_VFPR32_M4
|
|
0U, // PseudoVFMAX_VFPR32_M4_MASK
|
|
0U, // PseudoVFMAX_VFPR32_M8
|
|
0U, // PseudoVFMAX_VFPR32_M8_MASK
|
|
0U, // PseudoVFMAX_VFPR32_MF2
|
|
0U, // PseudoVFMAX_VFPR32_MF2_MASK
|
|
0U, // PseudoVFMAX_VFPR64_M1
|
|
0U, // PseudoVFMAX_VFPR64_M1_MASK
|
|
0U, // PseudoVFMAX_VFPR64_M2
|
|
0U, // PseudoVFMAX_VFPR64_M2_MASK
|
|
0U, // PseudoVFMAX_VFPR64_M4
|
|
0U, // PseudoVFMAX_VFPR64_M4_MASK
|
|
0U, // PseudoVFMAX_VFPR64_M8
|
|
0U, // PseudoVFMAX_VFPR64_M8_MASK
|
|
0U, // PseudoVFMAX_VV_M1
|
|
0U, // PseudoVFMAX_VV_M1_MASK
|
|
0U, // PseudoVFMAX_VV_M2
|
|
0U, // PseudoVFMAX_VV_M2_MASK
|
|
0U, // PseudoVFMAX_VV_M4
|
|
0U, // PseudoVFMAX_VV_M4_MASK
|
|
0U, // PseudoVFMAX_VV_M8
|
|
0U, // PseudoVFMAX_VV_M8_MASK
|
|
0U, // PseudoVFMAX_VV_MF2
|
|
0U, // PseudoVFMAX_VV_MF2_MASK
|
|
0U, // PseudoVFMAX_VV_MF4
|
|
0U, // PseudoVFMAX_VV_MF4_MASK
|
|
0U, // PseudoVFMERGE_VFPR16M_M1
|
|
0U, // PseudoVFMERGE_VFPR16M_M2
|
|
0U, // PseudoVFMERGE_VFPR16M_M4
|
|
0U, // PseudoVFMERGE_VFPR16M_M8
|
|
0U, // PseudoVFMERGE_VFPR16M_MF2
|
|
0U, // PseudoVFMERGE_VFPR16M_MF4
|
|
0U, // PseudoVFMERGE_VFPR32M_M1
|
|
0U, // PseudoVFMERGE_VFPR32M_M2
|
|
0U, // PseudoVFMERGE_VFPR32M_M4
|
|
0U, // PseudoVFMERGE_VFPR32M_M8
|
|
0U, // PseudoVFMERGE_VFPR32M_MF2
|
|
0U, // PseudoVFMERGE_VFPR64M_M1
|
|
0U, // PseudoVFMERGE_VFPR64M_M2
|
|
0U, // PseudoVFMERGE_VFPR64M_M4
|
|
0U, // PseudoVFMERGE_VFPR64M_M8
|
|
0U, // PseudoVFMIN_VFPR16_M1
|
|
0U, // PseudoVFMIN_VFPR16_M1_MASK
|
|
0U, // PseudoVFMIN_VFPR16_M2
|
|
0U, // PseudoVFMIN_VFPR16_M2_MASK
|
|
0U, // PseudoVFMIN_VFPR16_M4
|
|
0U, // PseudoVFMIN_VFPR16_M4_MASK
|
|
0U, // PseudoVFMIN_VFPR16_M8
|
|
0U, // PseudoVFMIN_VFPR16_M8_MASK
|
|
0U, // PseudoVFMIN_VFPR16_MF2
|
|
0U, // PseudoVFMIN_VFPR16_MF2_MASK
|
|
0U, // PseudoVFMIN_VFPR16_MF4
|
|
0U, // PseudoVFMIN_VFPR16_MF4_MASK
|
|
0U, // PseudoVFMIN_VFPR32_M1
|
|
0U, // PseudoVFMIN_VFPR32_M1_MASK
|
|
0U, // PseudoVFMIN_VFPR32_M2
|
|
0U, // PseudoVFMIN_VFPR32_M2_MASK
|
|
0U, // PseudoVFMIN_VFPR32_M4
|
|
0U, // PseudoVFMIN_VFPR32_M4_MASK
|
|
0U, // PseudoVFMIN_VFPR32_M8
|
|
0U, // PseudoVFMIN_VFPR32_M8_MASK
|
|
0U, // PseudoVFMIN_VFPR32_MF2
|
|
0U, // PseudoVFMIN_VFPR32_MF2_MASK
|
|
0U, // PseudoVFMIN_VFPR64_M1
|
|
0U, // PseudoVFMIN_VFPR64_M1_MASK
|
|
0U, // PseudoVFMIN_VFPR64_M2
|
|
0U, // PseudoVFMIN_VFPR64_M2_MASK
|
|
0U, // PseudoVFMIN_VFPR64_M4
|
|
0U, // PseudoVFMIN_VFPR64_M4_MASK
|
|
0U, // PseudoVFMIN_VFPR64_M8
|
|
0U, // PseudoVFMIN_VFPR64_M8_MASK
|
|
0U, // PseudoVFMIN_VV_M1
|
|
0U, // PseudoVFMIN_VV_M1_MASK
|
|
0U, // PseudoVFMIN_VV_M2
|
|
0U, // PseudoVFMIN_VV_M2_MASK
|
|
0U, // PseudoVFMIN_VV_M4
|
|
0U, // PseudoVFMIN_VV_M4_MASK
|
|
0U, // PseudoVFMIN_VV_M8
|
|
0U, // PseudoVFMIN_VV_M8_MASK
|
|
0U, // PseudoVFMIN_VV_MF2
|
|
0U, // PseudoVFMIN_VV_MF2_MASK
|
|
0U, // PseudoVFMIN_VV_MF4
|
|
0U, // PseudoVFMIN_VV_MF4_MASK
|
|
0U, // PseudoVFMSAC_VFPR16_M1
|
|
0U, // PseudoVFMSAC_VFPR16_M1_MASK
|
|
0U, // PseudoVFMSAC_VFPR16_M2
|
|
0U, // PseudoVFMSAC_VFPR16_M2_MASK
|
|
0U, // PseudoVFMSAC_VFPR16_M4
|
|
0U, // PseudoVFMSAC_VFPR16_M4_MASK
|
|
0U, // PseudoVFMSAC_VFPR16_M8
|
|
0U, // PseudoVFMSAC_VFPR16_M8_MASK
|
|
0U, // PseudoVFMSAC_VFPR16_MF2
|
|
0U, // PseudoVFMSAC_VFPR16_MF2_MASK
|
|
0U, // PseudoVFMSAC_VFPR16_MF4
|
|
0U, // PseudoVFMSAC_VFPR16_MF4_MASK
|
|
0U, // PseudoVFMSAC_VFPR32_M1
|
|
0U, // PseudoVFMSAC_VFPR32_M1_MASK
|
|
0U, // PseudoVFMSAC_VFPR32_M2
|
|
0U, // PseudoVFMSAC_VFPR32_M2_MASK
|
|
0U, // PseudoVFMSAC_VFPR32_M4
|
|
0U, // PseudoVFMSAC_VFPR32_M4_MASK
|
|
0U, // PseudoVFMSAC_VFPR32_M8
|
|
0U, // PseudoVFMSAC_VFPR32_M8_MASK
|
|
0U, // PseudoVFMSAC_VFPR32_MF2
|
|
0U, // PseudoVFMSAC_VFPR32_MF2_MASK
|
|
0U, // PseudoVFMSAC_VFPR64_M1
|
|
0U, // PseudoVFMSAC_VFPR64_M1_MASK
|
|
0U, // PseudoVFMSAC_VFPR64_M2
|
|
0U, // PseudoVFMSAC_VFPR64_M2_MASK
|
|
0U, // PseudoVFMSAC_VFPR64_M4
|
|
0U, // PseudoVFMSAC_VFPR64_M4_MASK
|
|
0U, // PseudoVFMSAC_VFPR64_M8
|
|
0U, // PseudoVFMSAC_VFPR64_M8_MASK
|
|
0U, // PseudoVFMSAC_VV_M1
|
|
0U, // PseudoVFMSAC_VV_M1_MASK
|
|
0U, // PseudoVFMSAC_VV_M2
|
|
0U, // PseudoVFMSAC_VV_M2_MASK
|
|
0U, // PseudoVFMSAC_VV_M4
|
|
0U, // PseudoVFMSAC_VV_M4_MASK
|
|
0U, // PseudoVFMSAC_VV_M8
|
|
0U, // PseudoVFMSAC_VV_M8_MASK
|
|
0U, // PseudoVFMSAC_VV_MF2
|
|
0U, // PseudoVFMSAC_VV_MF2_MASK
|
|
0U, // PseudoVFMSAC_VV_MF4
|
|
0U, // PseudoVFMSAC_VV_MF4_MASK
|
|
0U, // PseudoVFMSUB_VFPR16_M1
|
|
0U, // PseudoVFMSUB_VFPR16_M1_MASK
|
|
0U, // PseudoVFMSUB_VFPR16_M2
|
|
0U, // PseudoVFMSUB_VFPR16_M2_MASK
|
|
0U, // PseudoVFMSUB_VFPR16_M4
|
|
0U, // PseudoVFMSUB_VFPR16_M4_MASK
|
|
0U, // PseudoVFMSUB_VFPR16_M8
|
|
0U, // PseudoVFMSUB_VFPR16_M8_MASK
|
|
0U, // PseudoVFMSUB_VFPR16_MF2
|
|
0U, // PseudoVFMSUB_VFPR16_MF2_MASK
|
|
0U, // PseudoVFMSUB_VFPR16_MF4
|
|
0U, // PseudoVFMSUB_VFPR16_MF4_MASK
|
|
0U, // PseudoVFMSUB_VFPR32_M1
|
|
0U, // PseudoVFMSUB_VFPR32_M1_MASK
|
|
0U, // PseudoVFMSUB_VFPR32_M2
|
|
0U, // PseudoVFMSUB_VFPR32_M2_MASK
|
|
0U, // PseudoVFMSUB_VFPR32_M4
|
|
0U, // PseudoVFMSUB_VFPR32_M4_MASK
|
|
0U, // PseudoVFMSUB_VFPR32_M8
|
|
0U, // PseudoVFMSUB_VFPR32_M8_MASK
|
|
0U, // PseudoVFMSUB_VFPR32_MF2
|
|
0U, // PseudoVFMSUB_VFPR32_MF2_MASK
|
|
0U, // PseudoVFMSUB_VFPR64_M1
|
|
0U, // PseudoVFMSUB_VFPR64_M1_MASK
|
|
0U, // PseudoVFMSUB_VFPR64_M2
|
|
0U, // PseudoVFMSUB_VFPR64_M2_MASK
|
|
0U, // PseudoVFMSUB_VFPR64_M4
|
|
0U, // PseudoVFMSUB_VFPR64_M4_MASK
|
|
0U, // PseudoVFMSUB_VFPR64_M8
|
|
0U, // PseudoVFMSUB_VFPR64_M8_MASK
|
|
0U, // PseudoVFMSUB_VV_M1
|
|
0U, // PseudoVFMSUB_VV_M1_MASK
|
|
0U, // PseudoVFMSUB_VV_M2
|
|
0U, // PseudoVFMSUB_VV_M2_MASK
|
|
0U, // PseudoVFMSUB_VV_M4
|
|
0U, // PseudoVFMSUB_VV_M4_MASK
|
|
0U, // PseudoVFMSUB_VV_M8
|
|
0U, // PseudoVFMSUB_VV_M8_MASK
|
|
0U, // PseudoVFMSUB_VV_MF2
|
|
0U, // PseudoVFMSUB_VV_MF2_MASK
|
|
0U, // PseudoVFMSUB_VV_MF4
|
|
0U, // PseudoVFMSUB_VV_MF4_MASK
|
|
0U, // PseudoVFMUL_VFPR16_M1
|
|
0U, // PseudoVFMUL_VFPR16_M1_MASK
|
|
0U, // PseudoVFMUL_VFPR16_M2
|
|
0U, // PseudoVFMUL_VFPR16_M2_MASK
|
|
0U, // PseudoVFMUL_VFPR16_M4
|
|
0U, // PseudoVFMUL_VFPR16_M4_MASK
|
|
0U, // PseudoVFMUL_VFPR16_M8
|
|
0U, // PseudoVFMUL_VFPR16_M8_MASK
|
|
0U, // PseudoVFMUL_VFPR16_MF2
|
|
0U, // PseudoVFMUL_VFPR16_MF2_MASK
|
|
0U, // PseudoVFMUL_VFPR16_MF4
|
|
0U, // PseudoVFMUL_VFPR16_MF4_MASK
|
|
0U, // PseudoVFMUL_VFPR32_M1
|
|
0U, // PseudoVFMUL_VFPR32_M1_MASK
|
|
0U, // PseudoVFMUL_VFPR32_M2
|
|
0U, // PseudoVFMUL_VFPR32_M2_MASK
|
|
0U, // PseudoVFMUL_VFPR32_M4
|
|
0U, // PseudoVFMUL_VFPR32_M4_MASK
|
|
0U, // PseudoVFMUL_VFPR32_M8
|
|
0U, // PseudoVFMUL_VFPR32_M8_MASK
|
|
0U, // PseudoVFMUL_VFPR32_MF2
|
|
0U, // PseudoVFMUL_VFPR32_MF2_MASK
|
|
0U, // PseudoVFMUL_VFPR64_M1
|
|
0U, // PseudoVFMUL_VFPR64_M1_MASK
|
|
0U, // PseudoVFMUL_VFPR64_M2
|
|
0U, // PseudoVFMUL_VFPR64_M2_MASK
|
|
0U, // PseudoVFMUL_VFPR64_M4
|
|
0U, // PseudoVFMUL_VFPR64_M4_MASK
|
|
0U, // PseudoVFMUL_VFPR64_M8
|
|
0U, // PseudoVFMUL_VFPR64_M8_MASK
|
|
0U, // PseudoVFMUL_VV_M1
|
|
0U, // PseudoVFMUL_VV_M1_MASK
|
|
0U, // PseudoVFMUL_VV_M2
|
|
0U, // PseudoVFMUL_VV_M2_MASK
|
|
0U, // PseudoVFMUL_VV_M4
|
|
0U, // PseudoVFMUL_VV_M4_MASK
|
|
0U, // PseudoVFMUL_VV_M8
|
|
0U, // PseudoVFMUL_VV_M8_MASK
|
|
0U, // PseudoVFMUL_VV_MF2
|
|
0U, // PseudoVFMUL_VV_MF2_MASK
|
|
0U, // PseudoVFMUL_VV_MF4
|
|
0U, // PseudoVFMUL_VV_MF4_MASK
|
|
0U, // PseudoVFMV_FPR16_S_M1
|
|
0U, // PseudoVFMV_FPR16_S_M2
|
|
0U, // PseudoVFMV_FPR16_S_M4
|
|
0U, // PseudoVFMV_FPR16_S_M8
|
|
0U, // PseudoVFMV_FPR16_S_MF2
|
|
0U, // PseudoVFMV_FPR16_S_MF4
|
|
0U, // PseudoVFMV_FPR32_S_M1
|
|
0U, // PseudoVFMV_FPR32_S_M2
|
|
0U, // PseudoVFMV_FPR32_S_M4
|
|
0U, // PseudoVFMV_FPR32_S_M8
|
|
0U, // PseudoVFMV_FPR32_S_MF2
|
|
0U, // PseudoVFMV_FPR64_S_M1
|
|
0U, // PseudoVFMV_FPR64_S_M2
|
|
0U, // PseudoVFMV_FPR64_S_M4
|
|
0U, // PseudoVFMV_FPR64_S_M8
|
|
0U, // PseudoVFMV_S_FPR16_M1
|
|
0U, // PseudoVFMV_S_FPR16_M2
|
|
0U, // PseudoVFMV_S_FPR16_M4
|
|
0U, // PseudoVFMV_S_FPR16_M8
|
|
0U, // PseudoVFMV_S_FPR16_MF2
|
|
0U, // PseudoVFMV_S_FPR16_MF4
|
|
0U, // PseudoVFMV_S_FPR32_M1
|
|
0U, // PseudoVFMV_S_FPR32_M2
|
|
0U, // PseudoVFMV_S_FPR32_M4
|
|
0U, // PseudoVFMV_S_FPR32_M8
|
|
0U, // PseudoVFMV_S_FPR32_MF2
|
|
0U, // PseudoVFMV_S_FPR64_M1
|
|
0U, // PseudoVFMV_S_FPR64_M2
|
|
0U, // PseudoVFMV_S_FPR64_M4
|
|
0U, // PseudoVFMV_S_FPR64_M8
|
|
0U, // PseudoVFMV_V_FPR16_M1
|
|
0U, // PseudoVFMV_V_FPR16_M2
|
|
0U, // PseudoVFMV_V_FPR16_M4
|
|
0U, // PseudoVFMV_V_FPR16_M8
|
|
0U, // PseudoVFMV_V_FPR16_MF2
|
|
0U, // PseudoVFMV_V_FPR16_MF4
|
|
0U, // PseudoVFMV_V_FPR32_M1
|
|
0U, // PseudoVFMV_V_FPR32_M2
|
|
0U, // PseudoVFMV_V_FPR32_M4
|
|
0U, // PseudoVFMV_V_FPR32_M8
|
|
0U, // PseudoVFMV_V_FPR32_MF2
|
|
0U, // PseudoVFMV_V_FPR64_M1
|
|
0U, // PseudoVFMV_V_FPR64_M2
|
|
0U, // PseudoVFMV_V_FPR64_M4
|
|
0U, // PseudoVFMV_V_FPR64_M8
|
|
0U, // PseudoVFNCVTBF16_F_F_W_M1
|
|
0U, // PseudoVFNCVTBF16_F_F_W_M1_MASK
|
|
0U, // PseudoVFNCVTBF16_F_F_W_M2
|
|
0U, // PseudoVFNCVTBF16_F_F_W_M2_MASK
|
|
0U, // PseudoVFNCVTBF16_F_F_W_M4
|
|
0U, // PseudoVFNCVTBF16_F_F_W_M4_MASK
|
|
0U, // PseudoVFNCVTBF16_F_F_W_MF2
|
|
0U, // PseudoVFNCVTBF16_F_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVTBF16_F_F_W_MF4
|
|
0U, // PseudoVFNCVTBF16_F_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_F_F_W_M1
|
|
0U, // PseudoVFNCVT_F_F_W_M1_MASK
|
|
0U, // PseudoVFNCVT_F_F_W_M2
|
|
0U, // PseudoVFNCVT_F_F_W_M2_MASK
|
|
0U, // PseudoVFNCVT_F_F_W_M4
|
|
0U, // PseudoVFNCVT_F_F_W_M4_MASK
|
|
0U, // PseudoVFNCVT_F_F_W_MF2
|
|
0U, // PseudoVFNCVT_F_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_F_F_W_MF4
|
|
0U, // PseudoVFNCVT_F_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_F_XU_W_M1
|
|
0U, // PseudoVFNCVT_F_XU_W_M1_MASK
|
|
0U, // PseudoVFNCVT_F_XU_W_M2
|
|
0U, // PseudoVFNCVT_F_XU_W_M2_MASK
|
|
0U, // PseudoVFNCVT_F_XU_W_M4
|
|
0U, // PseudoVFNCVT_F_XU_W_M4_MASK
|
|
0U, // PseudoVFNCVT_F_XU_W_MF2
|
|
0U, // PseudoVFNCVT_F_XU_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_F_XU_W_MF4
|
|
0U, // PseudoVFNCVT_F_XU_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_F_X_W_M1
|
|
0U, // PseudoVFNCVT_F_X_W_M1_MASK
|
|
0U, // PseudoVFNCVT_F_X_W_M2
|
|
0U, // PseudoVFNCVT_F_X_W_M2_MASK
|
|
0U, // PseudoVFNCVT_F_X_W_M4
|
|
0U, // PseudoVFNCVT_F_X_W_M4_MASK
|
|
0U, // PseudoVFNCVT_F_X_W_MF2
|
|
0U, // PseudoVFNCVT_F_X_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_F_X_W_MF4
|
|
0U, // PseudoVFNCVT_F_X_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_M1
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_M1_MASK
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_M2
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_M2_MASK
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_M4
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_M4_MASK
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_MF2
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_MF4
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_RM_F_X_W_M1
|
|
0U, // PseudoVFNCVT_RM_F_X_W_M1_MASK
|
|
0U, // PseudoVFNCVT_RM_F_X_W_M2
|
|
0U, // PseudoVFNCVT_RM_F_X_W_M2_MASK
|
|
0U, // PseudoVFNCVT_RM_F_X_W_M4
|
|
0U, // PseudoVFNCVT_RM_F_X_W_M4_MASK
|
|
0U, // PseudoVFNCVT_RM_F_X_W_MF2
|
|
0U, // PseudoVFNCVT_RM_F_X_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_RM_F_X_W_MF4
|
|
0U, // PseudoVFNCVT_RM_F_X_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_M1
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_M1_MASK
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_M2
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_M2_MASK
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_M4
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_M4_MASK
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_MF2
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_MF4
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_MF8
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_MF8_MASK
|
|
0U, // PseudoVFNCVT_RM_X_F_W_M1
|
|
0U, // PseudoVFNCVT_RM_X_F_W_M1_MASK
|
|
0U, // PseudoVFNCVT_RM_X_F_W_M2
|
|
0U, // PseudoVFNCVT_RM_X_F_W_M2_MASK
|
|
0U, // PseudoVFNCVT_RM_X_F_W_M4
|
|
0U, // PseudoVFNCVT_RM_X_F_W_M4_MASK
|
|
0U, // PseudoVFNCVT_RM_X_F_W_MF2
|
|
0U, // PseudoVFNCVT_RM_X_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_RM_X_F_W_MF4
|
|
0U, // PseudoVFNCVT_RM_X_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_RM_X_F_W_MF8
|
|
0U, // PseudoVFNCVT_RM_X_F_W_MF8_MASK
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_M1
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_M1_MASK
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_M2
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_M2_MASK
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_M4
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_M4_MASK
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_MF2
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_MF4
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_M1
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_M1_MASK
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_M2
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_M2_MASK
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_M4
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_M4_MASK
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_MF2
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_MF4
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_MF8
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_M1
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_M1_MASK
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_M2
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_M2_MASK
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_M4
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_M4_MASK
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_MF2
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_MF4
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_MF8
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_MF8_MASK
|
|
0U, // PseudoVFNCVT_XU_F_W_M1
|
|
0U, // PseudoVFNCVT_XU_F_W_M1_MASK
|
|
0U, // PseudoVFNCVT_XU_F_W_M2
|
|
0U, // PseudoVFNCVT_XU_F_W_M2_MASK
|
|
0U, // PseudoVFNCVT_XU_F_W_M4
|
|
0U, // PseudoVFNCVT_XU_F_W_M4_MASK
|
|
0U, // PseudoVFNCVT_XU_F_W_MF2
|
|
0U, // PseudoVFNCVT_XU_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_XU_F_W_MF4
|
|
0U, // PseudoVFNCVT_XU_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_XU_F_W_MF8
|
|
0U, // PseudoVFNCVT_XU_F_W_MF8_MASK
|
|
0U, // PseudoVFNCVT_X_F_W_M1
|
|
0U, // PseudoVFNCVT_X_F_W_M1_MASK
|
|
0U, // PseudoVFNCVT_X_F_W_M2
|
|
0U, // PseudoVFNCVT_X_F_W_M2_MASK
|
|
0U, // PseudoVFNCVT_X_F_W_M4
|
|
0U, // PseudoVFNCVT_X_F_W_M4_MASK
|
|
0U, // PseudoVFNCVT_X_F_W_MF2
|
|
0U, // PseudoVFNCVT_X_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_X_F_W_MF4
|
|
0U, // PseudoVFNCVT_X_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_X_F_W_MF8
|
|
0U, // PseudoVFNCVT_X_F_W_MF8_MASK
|
|
0U, // PseudoVFNMACC_VFPR16_M1
|
|
0U, // PseudoVFNMACC_VFPR16_M1_MASK
|
|
0U, // PseudoVFNMACC_VFPR16_M2
|
|
0U, // PseudoVFNMACC_VFPR16_M2_MASK
|
|
0U, // PseudoVFNMACC_VFPR16_M4
|
|
0U, // PseudoVFNMACC_VFPR16_M4_MASK
|
|
0U, // PseudoVFNMACC_VFPR16_M8
|
|
0U, // PseudoVFNMACC_VFPR16_M8_MASK
|
|
0U, // PseudoVFNMACC_VFPR16_MF2
|
|
0U, // PseudoVFNMACC_VFPR16_MF2_MASK
|
|
0U, // PseudoVFNMACC_VFPR16_MF4
|
|
0U, // PseudoVFNMACC_VFPR16_MF4_MASK
|
|
0U, // PseudoVFNMACC_VFPR32_M1
|
|
0U, // PseudoVFNMACC_VFPR32_M1_MASK
|
|
0U, // PseudoVFNMACC_VFPR32_M2
|
|
0U, // PseudoVFNMACC_VFPR32_M2_MASK
|
|
0U, // PseudoVFNMACC_VFPR32_M4
|
|
0U, // PseudoVFNMACC_VFPR32_M4_MASK
|
|
0U, // PseudoVFNMACC_VFPR32_M8
|
|
0U, // PseudoVFNMACC_VFPR32_M8_MASK
|
|
0U, // PseudoVFNMACC_VFPR32_MF2
|
|
0U, // PseudoVFNMACC_VFPR32_MF2_MASK
|
|
0U, // PseudoVFNMACC_VFPR64_M1
|
|
0U, // PseudoVFNMACC_VFPR64_M1_MASK
|
|
0U, // PseudoVFNMACC_VFPR64_M2
|
|
0U, // PseudoVFNMACC_VFPR64_M2_MASK
|
|
0U, // PseudoVFNMACC_VFPR64_M4
|
|
0U, // PseudoVFNMACC_VFPR64_M4_MASK
|
|
0U, // PseudoVFNMACC_VFPR64_M8
|
|
0U, // PseudoVFNMACC_VFPR64_M8_MASK
|
|
0U, // PseudoVFNMACC_VV_M1
|
|
0U, // PseudoVFNMACC_VV_M1_MASK
|
|
0U, // PseudoVFNMACC_VV_M2
|
|
0U, // PseudoVFNMACC_VV_M2_MASK
|
|
0U, // PseudoVFNMACC_VV_M4
|
|
0U, // PseudoVFNMACC_VV_M4_MASK
|
|
0U, // PseudoVFNMACC_VV_M8
|
|
0U, // PseudoVFNMACC_VV_M8_MASK
|
|
0U, // PseudoVFNMACC_VV_MF2
|
|
0U, // PseudoVFNMACC_VV_MF2_MASK
|
|
0U, // PseudoVFNMACC_VV_MF4
|
|
0U, // PseudoVFNMACC_VV_MF4_MASK
|
|
0U, // PseudoVFNMADD_VFPR16_M1
|
|
0U, // PseudoVFNMADD_VFPR16_M1_MASK
|
|
0U, // PseudoVFNMADD_VFPR16_M2
|
|
0U, // PseudoVFNMADD_VFPR16_M2_MASK
|
|
0U, // PseudoVFNMADD_VFPR16_M4
|
|
0U, // PseudoVFNMADD_VFPR16_M4_MASK
|
|
0U, // PseudoVFNMADD_VFPR16_M8
|
|
0U, // PseudoVFNMADD_VFPR16_M8_MASK
|
|
0U, // PseudoVFNMADD_VFPR16_MF2
|
|
0U, // PseudoVFNMADD_VFPR16_MF2_MASK
|
|
0U, // PseudoVFNMADD_VFPR16_MF4
|
|
0U, // PseudoVFNMADD_VFPR16_MF4_MASK
|
|
0U, // PseudoVFNMADD_VFPR32_M1
|
|
0U, // PseudoVFNMADD_VFPR32_M1_MASK
|
|
0U, // PseudoVFNMADD_VFPR32_M2
|
|
0U, // PseudoVFNMADD_VFPR32_M2_MASK
|
|
0U, // PseudoVFNMADD_VFPR32_M4
|
|
0U, // PseudoVFNMADD_VFPR32_M4_MASK
|
|
0U, // PseudoVFNMADD_VFPR32_M8
|
|
0U, // PseudoVFNMADD_VFPR32_M8_MASK
|
|
0U, // PseudoVFNMADD_VFPR32_MF2
|
|
0U, // PseudoVFNMADD_VFPR32_MF2_MASK
|
|
0U, // PseudoVFNMADD_VFPR64_M1
|
|
0U, // PseudoVFNMADD_VFPR64_M1_MASK
|
|
0U, // PseudoVFNMADD_VFPR64_M2
|
|
0U, // PseudoVFNMADD_VFPR64_M2_MASK
|
|
0U, // PseudoVFNMADD_VFPR64_M4
|
|
0U, // PseudoVFNMADD_VFPR64_M4_MASK
|
|
0U, // PseudoVFNMADD_VFPR64_M8
|
|
0U, // PseudoVFNMADD_VFPR64_M8_MASK
|
|
0U, // PseudoVFNMADD_VV_M1
|
|
0U, // PseudoVFNMADD_VV_M1_MASK
|
|
0U, // PseudoVFNMADD_VV_M2
|
|
0U, // PseudoVFNMADD_VV_M2_MASK
|
|
0U, // PseudoVFNMADD_VV_M4
|
|
0U, // PseudoVFNMADD_VV_M4_MASK
|
|
0U, // PseudoVFNMADD_VV_M8
|
|
0U, // PseudoVFNMADD_VV_M8_MASK
|
|
0U, // PseudoVFNMADD_VV_MF2
|
|
0U, // PseudoVFNMADD_VV_MF2_MASK
|
|
0U, // PseudoVFNMADD_VV_MF4
|
|
0U, // PseudoVFNMADD_VV_MF4_MASK
|
|
0U, // PseudoVFNMSAC_VFPR16_M1
|
|
0U, // PseudoVFNMSAC_VFPR16_M1_MASK
|
|
0U, // PseudoVFNMSAC_VFPR16_M2
|
|
0U, // PseudoVFNMSAC_VFPR16_M2_MASK
|
|
0U, // PseudoVFNMSAC_VFPR16_M4
|
|
0U, // PseudoVFNMSAC_VFPR16_M4_MASK
|
|
0U, // PseudoVFNMSAC_VFPR16_M8
|
|
0U, // PseudoVFNMSAC_VFPR16_M8_MASK
|
|
0U, // PseudoVFNMSAC_VFPR16_MF2
|
|
0U, // PseudoVFNMSAC_VFPR16_MF2_MASK
|
|
0U, // PseudoVFNMSAC_VFPR16_MF4
|
|
0U, // PseudoVFNMSAC_VFPR16_MF4_MASK
|
|
0U, // PseudoVFNMSAC_VFPR32_M1
|
|
0U, // PseudoVFNMSAC_VFPR32_M1_MASK
|
|
0U, // PseudoVFNMSAC_VFPR32_M2
|
|
0U, // PseudoVFNMSAC_VFPR32_M2_MASK
|
|
0U, // PseudoVFNMSAC_VFPR32_M4
|
|
0U, // PseudoVFNMSAC_VFPR32_M4_MASK
|
|
0U, // PseudoVFNMSAC_VFPR32_M8
|
|
0U, // PseudoVFNMSAC_VFPR32_M8_MASK
|
|
0U, // PseudoVFNMSAC_VFPR32_MF2
|
|
0U, // PseudoVFNMSAC_VFPR32_MF2_MASK
|
|
0U, // PseudoVFNMSAC_VFPR64_M1
|
|
0U, // PseudoVFNMSAC_VFPR64_M1_MASK
|
|
0U, // PseudoVFNMSAC_VFPR64_M2
|
|
0U, // PseudoVFNMSAC_VFPR64_M2_MASK
|
|
0U, // PseudoVFNMSAC_VFPR64_M4
|
|
0U, // PseudoVFNMSAC_VFPR64_M4_MASK
|
|
0U, // PseudoVFNMSAC_VFPR64_M8
|
|
0U, // PseudoVFNMSAC_VFPR64_M8_MASK
|
|
0U, // PseudoVFNMSAC_VV_M1
|
|
0U, // PseudoVFNMSAC_VV_M1_MASK
|
|
0U, // PseudoVFNMSAC_VV_M2
|
|
0U, // PseudoVFNMSAC_VV_M2_MASK
|
|
0U, // PseudoVFNMSAC_VV_M4
|
|
0U, // PseudoVFNMSAC_VV_M4_MASK
|
|
0U, // PseudoVFNMSAC_VV_M8
|
|
0U, // PseudoVFNMSAC_VV_M8_MASK
|
|
0U, // PseudoVFNMSAC_VV_MF2
|
|
0U, // PseudoVFNMSAC_VV_MF2_MASK
|
|
0U, // PseudoVFNMSAC_VV_MF4
|
|
0U, // PseudoVFNMSAC_VV_MF4_MASK
|
|
0U, // PseudoVFNMSUB_VFPR16_M1
|
|
0U, // PseudoVFNMSUB_VFPR16_M1_MASK
|
|
0U, // PseudoVFNMSUB_VFPR16_M2
|
|
0U, // PseudoVFNMSUB_VFPR16_M2_MASK
|
|
0U, // PseudoVFNMSUB_VFPR16_M4
|
|
0U, // PseudoVFNMSUB_VFPR16_M4_MASK
|
|
0U, // PseudoVFNMSUB_VFPR16_M8
|
|
0U, // PseudoVFNMSUB_VFPR16_M8_MASK
|
|
0U, // PseudoVFNMSUB_VFPR16_MF2
|
|
0U, // PseudoVFNMSUB_VFPR16_MF2_MASK
|
|
0U, // PseudoVFNMSUB_VFPR16_MF4
|
|
0U, // PseudoVFNMSUB_VFPR16_MF4_MASK
|
|
0U, // PseudoVFNMSUB_VFPR32_M1
|
|
0U, // PseudoVFNMSUB_VFPR32_M1_MASK
|
|
0U, // PseudoVFNMSUB_VFPR32_M2
|
|
0U, // PseudoVFNMSUB_VFPR32_M2_MASK
|
|
0U, // PseudoVFNMSUB_VFPR32_M4
|
|
0U, // PseudoVFNMSUB_VFPR32_M4_MASK
|
|
0U, // PseudoVFNMSUB_VFPR32_M8
|
|
0U, // PseudoVFNMSUB_VFPR32_M8_MASK
|
|
0U, // PseudoVFNMSUB_VFPR32_MF2
|
|
0U, // PseudoVFNMSUB_VFPR32_MF2_MASK
|
|
0U, // PseudoVFNMSUB_VFPR64_M1
|
|
0U, // PseudoVFNMSUB_VFPR64_M1_MASK
|
|
0U, // PseudoVFNMSUB_VFPR64_M2
|
|
0U, // PseudoVFNMSUB_VFPR64_M2_MASK
|
|
0U, // PseudoVFNMSUB_VFPR64_M4
|
|
0U, // PseudoVFNMSUB_VFPR64_M4_MASK
|
|
0U, // PseudoVFNMSUB_VFPR64_M8
|
|
0U, // PseudoVFNMSUB_VFPR64_M8_MASK
|
|
0U, // PseudoVFNMSUB_VV_M1
|
|
0U, // PseudoVFNMSUB_VV_M1_MASK
|
|
0U, // PseudoVFNMSUB_VV_M2
|
|
0U, // PseudoVFNMSUB_VV_M2_MASK
|
|
0U, // PseudoVFNMSUB_VV_M4
|
|
0U, // PseudoVFNMSUB_VV_M4_MASK
|
|
0U, // PseudoVFNMSUB_VV_M8
|
|
0U, // PseudoVFNMSUB_VV_M8_MASK
|
|
0U, // PseudoVFNMSUB_VV_MF2
|
|
0U, // PseudoVFNMSUB_VV_MF2_MASK
|
|
0U, // PseudoVFNMSUB_VV_MF4
|
|
0U, // PseudoVFNMSUB_VV_MF4_MASK
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_M1
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_M1_MASK
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_M2
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_M2_MASK
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_MF2
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_MF2_MASK
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_MF4
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_MF4_MASK
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_MF8
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_MF8_MASK
|
|
0U, // PseudoVFNRCLIP_X_F_QF_M1
|
|
0U, // PseudoVFNRCLIP_X_F_QF_M1_MASK
|
|
0U, // PseudoVFNRCLIP_X_F_QF_M2
|
|
0U, // PseudoVFNRCLIP_X_F_QF_M2_MASK
|
|
0U, // PseudoVFNRCLIP_X_F_QF_MF2
|
|
0U, // PseudoVFNRCLIP_X_F_QF_MF2_MASK
|
|
0U, // PseudoVFNRCLIP_X_F_QF_MF4
|
|
0U, // PseudoVFNRCLIP_X_F_QF_MF4_MASK
|
|
0U, // PseudoVFNRCLIP_X_F_QF_MF8
|
|
0U, // PseudoVFNRCLIP_X_F_QF_MF8_MASK
|
|
0U, // PseudoVFRDIV_VFPR16_M1_E16
|
|
0U, // PseudoVFRDIV_VFPR16_M1_E16_MASK
|
|
0U, // PseudoVFRDIV_VFPR16_M2_E16
|
|
0U, // PseudoVFRDIV_VFPR16_M2_E16_MASK
|
|
0U, // PseudoVFRDIV_VFPR16_M4_E16
|
|
0U, // PseudoVFRDIV_VFPR16_M4_E16_MASK
|
|
0U, // PseudoVFRDIV_VFPR16_M8_E16
|
|
0U, // PseudoVFRDIV_VFPR16_M8_E16_MASK
|
|
0U, // PseudoVFRDIV_VFPR16_MF2_E16
|
|
0U, // PseudoVFRDIV_VFPR16_MF2_E16_MASK
|
|
0U, // PseudoVFRDIV_VFPR16_MF4_E16
|
|
0U, // PseudoVFRDIV_VFPR16_MF4_E16_MASK
|
|
0U, // PseudoVFRDIV_VFPR32_M1_E32
|
|
0U, // PseudoVFRDIV_VFPR32_M1_E32_MASK
|
|
0U, // PseudoVFRDIV_VFPR32_M2_E32
|
|
0U, // PseudoVFRDIV_VFPR32_M2_E32_MASK
|
|
0U, // PseudoVFRDIV_VFPR32_M4_E32
|
|
0U, // PseudoVFRDIV_VFPR32_M4_E32_MASK
|
|
0U, // PseudoVFRDIV_VFPR32_M8_E32
|
|
0U, // PseudoVFRDIV_VFPR32_M8_E32_MASK
|
|
0U, // PseudoVFRDIV_VFPR32_MF2_E32
|
|
0U, // PseudoVFRDIV_VFPR32_MF2_E32_MASK
|
|
0U, // PseudoVFRDIV_VFPR64_M1_E64
|
|
0U, // PseudoVFRDIV_VFPR64_M1_E64_MASK
|
|
0U, // PseudoVFRDIV_VFPR64_M2_E64
|
|
0U, // PseudoVFRDIV_VFPR64_M2_E64_MASK
|
|
0U, // PseudoVFRDIV_VFPR64_M4_E64
|
|
0U, // PseudoVFRDIV_VFPR64_M4_E64_MASK
|
|
0U, // PseudoVFRDIV_VFPR64_M8_E64
|
|
0U, // PseudoVFRDIV_VFPR64_M8_E64_MASK
|
|
0U, // PseudoVFREC7_V_M1
|
|
0U, // PseudoVFREC7_V_M1_MASK
|
|
0U, // PseudoVFREC7_V_M2
|
|
0U, // PseudoVFREC7_V_M2_MASK
|
|
0U, // PseudoVFREC7_V_M4
|
|
0U, // PseudoVFREC7_V_M4_MASK
|
|
0U, // PseudoVFREC7_V_M8
|
|
0U, // PseudoVFREC7_V_M8_MASK
|
|
0U, // PseudoVFREC7_V_MF2
|
|
0U, // PseudoVFREC7_V_MF2_MASK
|
|
0U, // PseudoVFREC7_V_MF4
|
|
0U, // PseudoVFREC7_V_MF4_MASK
|
|
0U, // PseudoVFREDMAX_VS_M1_E16
|
|
0U, // PseudoVFREDMAX_VS_M1_E16_MASK
|
|
0U, // PseudoVFREDMAX_VS_M1_E32
|
|
0U, // PseudoVFREDMAX_VS_M1_E32_MASK
|
|
0U, // PseudoVFREDMAX_VS_M1_E64
|
|
0U, // PseudoVFREDMAX_VS_M1_E64_MASK
|
|
0U, // PseudoVFREDMAX_VS_M2_E16
|
|
0U, // PseudoVFREDMAX_VS_M2_E16_MASK
|
|
0U, // PseudoVFREDMAX_VS_M2_E32
|
|
0U, // PseudoVFREDMAX_VS_M2_E32_MASK
|
|
0U, // PseudoVFREDMAX_VS_M2_E64
|
|
0U, // PseudoVFREDMAX_VS_M2_E64_MASK
|
|
0U, // PseudoVFREDMAX_VS_M4_E16
|
|
0U, // PseudoVFREDMAX_VS_M4_E16_MASK
|
|
0U, // PseudoVFREDMAX_VS_M4_E32
|
|
0U, // PseudoVFREDMAX_VS_M4_E32_MASK
|
|
0U, // PseudoVFREDMAX_VS_M4_E64
|
|
0U, // PseudoVFREDMAX_VS_M4_E64_MASK
|
|
0U, // PseudoVFREDMAX_VS_M8_E16
|
|
0U, // PseudoVFREDMAX_VS_M8_E16_MASK
|
|
0U, // PseudoVFREDMAX_VS_M8_E32
|
|
0U, // PseudoVFREDMAX_VS_M8_E32_MASK
|
|
0U, // PseudoVFREDMAX_VS_M8_E64
|
|
0U, // PseudoVFREDMAX_VS_M8_E64_MASK
|
|
0U, // PseudoVFREDMAX_VS_MF2_E16
|
|
0U, // PseudoVFREDMAX_VS_MF2_E16_MASK
|
|
0U, // PseudoVFREDMAX_VS_MF2_E32
|
|
0U, // PseudoVFREDMAX_VS_MF2_E32_MASK
|
|
0U, // PseudoVFREDMAX_VS_MF4_E16
|
|
0U, // PseudoVFREDMAX_VS_MF4_E16_MASK
|
|
0U, // PseudoVFREDMIN_VS_M1_E16
|
|
0U, // PseudoVFREDMIN_VS_M1_E16_MASK
|
|
0U, // PseudoVFREDMIN_VS_M1_E32
|
|
0U, // PseudoVFREDMIN_VS_M1_E32_MASK
|
|
0U, // PseudoVFREDMIN_VS_M1_E64
|
|
0U, // PseudoVFREDMIN_VS_M1_E64_MASK
|
|
0U, // PseudoVFREDMIN_VS_M2_E16
|
|
0U, // PseudoVFREDMIN_VS_M2_E16_MASK
|
|
0U, // PseudoVFREDMIN_VS_M2_E32
|
|
0U, // PseudoVFREDMIN_VS_M2_E32_MASK
|
|
0U, // PseudoVFREDMIN_VS_M2_E64
|
|
0U, // PseudoVFREDMIN_VS_M2_E64_MASK
|
|
0U, // PseudoVFREDMIN_VS_M4_E16
|
|
0U, // PseudoVFREDMIN_VS_M4_E16_MASK
|
|
0U, // PseudoVFREDMIN_VS_M4_E32
|
|
0U, // PseudoVFREDMIN_VS_M4_E32_MASK
|
|
0U, // PseudoVFREDMIN_VS_M4_E64
|
|
0U, // PseudoVFREDMIN_VS_M4_E64_MASK
|
|
0U, // PseudoVFREDMIN_VS_M8_E16
|
|
0U, // PseudoVFREDMIN_VS_M8_E16_MASK
|
|
0U, // PseudoVFREDMIN_VS_M8_E32
|
|
0U, // PseudoVFREDMIN_VS_M8_E32_MASK
|
|
0U, // PseudoVFREDMIN_VS_M8_E64
|
|
0U, // PseudoVFREDMIN_VS_M8_E64_MASK
|
|
0U, // PseudoVFREDMIN_VS_MF2_E16
|
|
0U, // PseudoVFREDMIN_VS_MF2_E16_MASK
|
|
0U, // PseudoVFREDMIN_VS_MF2_E32
|
|
0U, // PseudoVFREDMIN_VS_MF2_E32_MASK
|
|
0U, // PseudoVFREDMIN_VS_MF4_E16
|
|
0U, // PseudoVFREDMIN_VS_MF4_E16_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M1_E16
|
|
0U, // PseudoVFREDOSUM_VS_M1_E16_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M1_E32
|
|
0U, // PseudoVFREDOSUM_VS_M1_E32_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M1_E64
|
|
0U, // PseudoVFREDOSUM_VS_M1_E64_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M2_E16
|
|
0U, // PseudoVFREDOSUM_VS_M2_E16_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M2_E32
|
|
0U, // PseudoVFREDOSUM_VS_M2_E32_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M2_E64
|
|
0U, // PseudoVFREDOSUM_VS_M2_E64_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M4_E16
|
|
0U, // PseudoVFREDOSUM_VS_M4_E16_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M4_E32
|
|
0U, // PseudoVFREDOSUM_VS_M4_E32_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M4_E64
|
|
0U, // PseudoVFREDOSUM_VS_M4_E64_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M8_E16
|
|
0U, // PseudoVFREDOSUM_VS_M8_E16_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M8_E32
|
|
0U, // PseudoVFREDOSUM_VS_M8_E32_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M8_E64
|
|
0U, // PseudoVFREDOSUM_VS_M8_E64_MASK
|
|
0U, // PseudoVFREDOSUM_VS_MF2_E16
|
|
0U, // PseudoVFREDOSUM_VS_MF2_E16_MASK
|
|
0U, // PseudoVFREDOSUM_VS_MF2_E32
|
|
0U, // PseudoVFREDOSUM_VS_MF2_E32_MASK
|
|
0U, // PseudoVFREDOSUM_VS_MF4_E16
|
|
0U, // PseudoVFREDOSUM_VS_MF4_E16_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M1_E16
|
|
0U, // PseudoVFREDUSUM_VS_M1_E16_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M1_E32
|
|
0U, // PseudoVFREDUSUM_VS_M1_E32_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M1_E64
|
|
0U, // PseudoVFREDUSUM_VS_M1_E64_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M2_E16
|
|
0U, // PseudoVFREDUSUM_VS_M2_E16_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M2_E32
|
|
0U, // PseudoVFREDUSUM_VS_M2_E32_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M2_E64
|
|
0U, // PseudoVFREDUSUM_VS_M2_E64_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M4_E16
|
|
0U, // PseudoVFREDUSUM_VS_M4_E16_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M4_E32
|
|
0U, // PseudoVFREDUSUM_VS_M4_E32_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M4_E64
|
|
0U, // PseudoVFREDUSUM_VS_M4_E64_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M8_E16
|
|
0U, // PseudoVFREDUSUM_VS_M8_E16_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M8_E32
|
|
0U, // PseudoVFREDUSUM_VS_M8_E32_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M8_E64
|
|
0U, // PseudoVFREDUSUM_VS_M8_E64_MASK
|
|
0U, // PseudoVFREDUSUM_VS_MF2_E16
|
|
0U, // PseudoVFREDUSUM_VS_MF2_E16_MASK
|
|
0U, // PseudoVFREDUSUM_VS_MF2_E32
|
|
0U, // PseudoVFREDUSUM_VS_MF2_E32_MASK
|
|
0U, // PseudoVFREDUSUM_VS_MF4_E16
|
|
0U, // PseudoVFREDUSUM_VS_MF4_E16_MASK
|
|
0U, // PseudoVFROUND_NOEXCEPT_V_M1_MASK
|
|
0U, // PseudoVFROUND_NOEXCEPT_V_M2_MASK
|
|
0U, // PseudoVFROUND_NOEXCEPT_V_M4_MASK
|
|
0U, // PseudoVFROUND_NOEXCEPT_V_M8_MASK
|
|
0U, // PseudoVFROUND_NOEXCEPT_V_MF2_MASK
|
|
0U, // PseudoVFROUND_NOEXCEPT_V_MF4_MASK
|
|
0U, // PseudoVFRSQRT7_V_M1
|
|
0U, // PseudoVFRSQRT7_V_M1_MASK
|
|
0U, // PseudoVFRSQRT7_V_M2
|
|
0U, // PseudoVFRSQRT7_V_M2_MASK
|
|
0U, // PseudoVFRSQRT7_V_M4
|
|
0U, // PseudoVFRSQRT7_V_M4_MASK
|
|
0U, // PseudoVFRSQRT7_V_M8
|
|
0U, // PseudoVFRSQRT7_V_M8_MASK
|
|
0U, // PseudoVFRSQRT7_V_MF2
|
|
0U, // PseudoVFRSQRT7_V_MF2_MASK
|
|
0U, // PseudoVFRSQRT7_V_MF4
|
|
0U, // PseudoVFRSQRT7_V_MF4_MASK
|
|
0U, // PseudoVFRSUB_VFPR16_M1
|
|
0U, // PseudoVFRSUB_VFPR16_M1_MASK
|
|
0U, // PseudoVFRSUB_VFPR16_M2
|
|
0U, // PseudoVFRSUB_VFPR16_M2_MASK
|
|
0U, // PseudoVFRSUB_VFPR16_M4
|
|
0U, // PseudoVFRSUB_VFPR16_M4_MASK
|
|
0U, // PseudoVFRSUB_VFPR16_M8
|
|
0U, // PseudoVFRSUB_VFPR16_M8_MASK
|
|
0U, // PseudoVFRSUB_VFPR16_MF2
|
|
0U, // PseudoVFRSUB_VFPR16_MF2_MASK
|
|
0U, // PseudoVFRSUB_VFPR16_MF4
|
|
0U, // PseudoVFRSUB_VFPR16_MF4_MASK
|
|
0U, // PseudoVFRSUB_VFPR32_M1
|
|
0U, // PseudoVFRSUB_VFPR32_M1_MASK
|
|
0U, // PseudoVFRSUB_VFPR32_M2
|
|
0U, // PseudoVFRSUB_VFPR32_M2_MASK
|
|
0U, // PseudoVFRSUB_VFPR32_M4
|
|
0U, // PseudoVFRSUB_VFPR32_M4_MASK
|
|
0U, // PseudoVFRSUB_VFPR32_M8
|
|
0U, // PseudoVFRSUB_VFPR32_M8_MASK
|
|
0U, // PseudoVFRSUB_VFPR32_MF2
|
|
0U, // PseudoVFRSUB_VFPR32_MF2_MASK
|
|
0U, // PseudoVFRSUB_VFPR64_M1
|
|
0U, // PseudoVFRSUB_VFPR64_M1_MASK
|
|
0U, // PseudoVFRSUB_VFPR64_M2
|
|
0U, // PseudoVFRSUB_VFPR64_M2_MASK
|
|
0U, // PseudoVFRSUB_VFPR64_M4
|
|
0U, // PseudoVFRSUB_VFPR64_M4_MASK
|
|
0U, // PseudoVFRSUB_VFPR64_M8
|
|
0U, // PseudoVFRSUB_VFPR64_M8_MASK
|
|
0U, // PseudoVFSGNJN_VFPR16_M1
|
|
0U, // PseudoVFSGNJN_VFPR16_M1_MASK
|
|
0U, // PseudoVFSGNJN_VFPR16_M2
|
|
0U, // PseudoVFSGNJN_VFPR16_M2_MASK
|
|
0U, // PseudoVFSGNJN_VFPR16_M4
|
|
0U, // PseudoVFSGNJN_VFPR16_M4_MASK
|
|
0U, // PseudoVFSGNJN_VFPR16_M8
|
|
0U, // PseudoVFSGNJN_VFPR16_M8_MASK
|
|
0U, // PseudoVFSGNJN_VFPR16_MF2
|
|
0U, // PseudoVFSGNJN_VFPR16_MF2_MASK
|
|
0U, // PseudoVFSGNJN_VFPR16_MF4
|
|
0U, // PseudoVFSGNJN_VFPR16_MF4_MASK
|
|
0U, // PseudoVFSGNJN_VFPR32_M1
|
|
0U, // PseudoVFSGNJN_VFPR32_M1_MASK
|
|
0U, // PseudoVFSGNJN_VFPR32_M2
|
|
0U, // PseudoVFSGNJN_VFPR32_M2_MASK
|
|
0U, // PseudoVFSGNJN_VFPR32_M4
|
|
0U, // PseudoVFSGNJN_VFPR32_M4_MASK
|
|
0U, // PseudoVFSGNJN_VFPR32_M8
|
|
0U, // PseudoVFSGNJN_VFPR32_M8_MASK
|
|
0U, // PseudoVFSGNJN_VFPR32_MF2
|
|
0U, // PseudoVFSGNJN_VFPR32_MF2_MASK
|
|
0U, // PseudoVFSGNJN_VFPR64_M1
|
|
0U, // PseudoVFSGNJN_VFPR64_M1_MASK
|
|
0U, // PseudoVFSGNJN_VFPR64_M2
|
|
0U, // PseudoVFSGNJN_VFPR64_M2_MASK
|
|
0U, // PseudoVFSGNJN_VFPR64_M4
|
|
0U, // PseudoVFSGNJN_VFPR64_M4_MASK
|
|
0U, // PseudoVFSGNJN_VFPR64_M8
|
|
0U, // PseudoVFSGNJN_VFPR64_M8_MASK
|
|
0U, // PseudoVFSGNJN_VV_M1
|
|
0U, // PseudoVFSGNJN_VV_M1_MASK
|
|
0U, // PseudoVFSGNJN_VV_M2
|
|
0U, // PseudoVFSGNJN_VV_M2_MASK
|
|
0U, // PseudoVFSGNJN_VV_M4
|
|
0U, // PseudoVFSGNJN_VV_M4_MASK
|
|
0U, // PseudoVFSGNJN_VV_M8
|
|
0U, // PseudoVFSGNJN_VV_M8_MASK
|
|
0U, // PseudoVFSGNJN_VV_MF2
|
|
0U, // PseudoVFSGNJN_VV_MF2_MASK
|
|
0U, // PseudoVFSGNJN_VV_MF4
|
|
0U, // PseudoVFSGNJN_VV_MF4_MASK
|
|
0U, // PseudoVFSGNJX_VFPR16_M1
|
|
0U, // PseudoVFSGNJX_VFPR16_M1_MASK
|
|
0U, // PseudoVFSGNJX_VFPR16_M2
|
|
0U, // PseudoVFSGNJX_VFPR16_M2_MASK
|
|
0U, // PseudoVFSGNJX_VFPR16_M4
|
|
0U, // PseudoVFSGNJX_VFPR16_M4_MASK
|
|
0U, // PseudoVFSGNJX_VFPR16_M8
|
|
0U, // PseudoVFSGNJX_VFPR16_M8_MASK
|
|
0U, // PseudoVFSGNJX_VFPR16_MF2
|
|
0U, // PseudoVFSGNJX_VFPR16_MF2_MASK
|
|
0U, // PseudoVFSGNJX_VFPR16_MF4
|
|
0U, // PseudoVFSGNJX_VFPR16_MF4_MASK
|
|
0U, // PseudoVFSGNJX_VFPR32_M1
|
|
0U, // PseudoVFSGNJX_VFPR32_M1_MASK
|
|
0U, // PseudoVFSGNJX_VFPR32_M2
|
|
0U, // PseudoVFSGNJX_VFPR32_M2_MASK
|
|
0U, // PseudoVFSGNJX_VFPR32_M4
|
|
0U, // PseudoVFSGNJX_VFPR32_M4_MASK
|
|
0U, // PseudoVFSGNJX_VFPR32_M8
|
|
0U, // PseudoVFSGNJX_VFPR32_M8_MASK
|
|
0U, // PseudoVFSGNJX_VFPR32_MF2
|
|
0U, // PseudoVFSGNJX_VFPR32_MF2_MASK
|
|
0U, // PseudoVFSGNJX_VFPR64_M1
|
|
0U, // PseudoVFSGNJX_VFPR64_M1_MASK
|
|
0U, // PseudoVFSGNJX_VFPR64_M2
|
|
0U, // PseudoVFSGNJX_VFPR64_M2_MASK
|
|
0U, // PseudoVFSGNJX_VFPR64_M4
|
|
0U, // PseudoVFSGNJX_VFPR64_M4_MASK
|
|
0U, // PseudoVFSGNJX_VFPR64_M8
|
|
0U, // PseudoVFSGNJX_VFPR64_M8_MASK
|
|
0U, // PseudoVFSGNJX_VV_M1
|
|
0U, // PseudoVFSGNJX_VV_M1_MASK
|
|
0U, // PseudoVFSGNJX_VV_M2
|
|
0U, // PseudoVFSGNJX_VV_M2_MASK
|
|
0U, // PseudoVFSGNJX_VV_M4
|
|
0U, // PseudoVFSGNJX_VV_M4_MASK
|
|
0U, // PseudoVFSGNJX_VV_M8
|
|
0U, // PseudoVFSGNJX_VV_M8_MASK
|
|
0U, // PseudoVFSGNJX_VV_MF2
|
|
0U, // PseudoVFSGNJX_VV_MF2_MASK
|
|
0U, // PseudoVFSGNJX_VV_MF4
|
|
0U, // PseudoVFSGNJX_VV_MF4_MASK
|
|
0U, // PseudoVFSGNJ_VFPR16_M1
|
|
0U, // PseudoVFSGNJ_VFPR16_M1_MASK
|
|
0U, // PseudoVFSGNJ_VFPR16_M2
|
|
0U, // PseudoVFSGNJ_VFPR16_M2_MASK
|
|
0U, // PseudoVFSGNJ_VFPR16_M4
|
|
0U, // PseudoVFSGNJ_VFPR16_M4_MASK
|
|
0U, // PseudoVFSGNJ_VFPR16_M8
|
|
0U, // PseudoVFSGNJ_VFPR16_M8_MASK
|
|
0U, // PseudoVFSGNJ_VFPR16_MF2
|
|
0U, // PseudoVFSGNJ_VFPR16_MF2_MASK
|
|
0U, // PseudoVFSGNJ_VFPR16_MF4
|
|
0U, // PseudoVFSGNJ_VFPR16_MF4_MASK
|
|
0U, // PseudoVFSGNJ_VFPR32_M1
|
|
0U, // PseudoVFSGNJ_VFPR32_M1_MASK
|
|
0U, // PseudoVFSGNJ_VFPR32_M2
|
|
0U, // PseudoVFSGNJ_VFPR32_M2_MASK
|
|
0U, // PseudoVFSGNJ_VFPR32_M4
|
|
0U, // PseudoVFSGNJ_VFPR32_M4_MASK
|
|
0U, // PseudoVFSGNJ_VFPR32_M8
|
|
0U, // PseudoVFSGNJ_VFPR32_M8_MASK
|
|
0U, // PseudoVFSGNJ_VFPR32_MF2
|
|
0U, // PseudoVFSGNJ_VFPR32_MF2_MASK
|
|
0U, // PseudoVFSGNJ_VFPR64_M1
|
|
0U, // PseudoVFSGNJ_VFPR64_M1_MASK
|
|
0U, // PseudoVFSGNJ_VFPR64_M2
|
|
0U, // PseudoVFSGNJ_VFPR64_M2_MASK
|
|
0U, // PseudoVFSGNJ_VFPR64_M4
|
|
0U, // PseudoVFSGNJ_VFPR64_M4_MASK
|
|
0U, // PseudoVFSGNJ_VFPR64_M8
|
|
0U, // PseudoVFSGNJ_VFPR64_M8_MASK
|
|
0U, // PseudoVFSGNJ_VV_M1
|
|
0U, // PseudoVFSGNJ_VV_M1_MASK
|
|
0U, // PseudoVFSGNJ_VV_M2
|
|
0U, // PseudoVFSGNJ_VV_M2_MASK
|
|
0U, // PseudoVFSGNJ_VV_M4
|
|
0U, // PseudoVFSGNJ_VV_M4_MASK
|
|
0U, // PseudoVFSGNJ_VV_M8
|
|
0U, // PseudoVFSGNJ_VV_M8_MASK
|
|
0U, // PseudoVFSGNJ_VV_MF2
|
|
0U, // PseudoVFSGNJ_VV_MF2_MASK
|
|
0U, // PseudoVFSGNJ_VV_MF4
|
|
0U, // PseudoVFSGNJ_VV_MF4_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_M1
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_M1_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_M2
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_M2_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_M4
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_M4_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_M8
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_M8_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_MF2
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_MF2_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_MF4
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_MF4_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_M1
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_M1_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_M2
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_M2_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_M4
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_M4_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_M8
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_M8_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_MF2
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_MF2_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR64_M1
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR64_M1_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR64_M2
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR64_M2_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR64_M4
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR64_M4_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR64_M8
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR64_M8_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_M1
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_M1_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_M2
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_M2_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_M4
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_M4_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_M8
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_M8_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_MF2
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_MF2_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_MF4
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_MF4_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_M1
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_M1_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_M2
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_M2_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_M4
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_M4_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_M8
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_M8_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_MF2
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_MF2_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR64_M1
|
|
0U, // PseudoVFSLIDE1UP_VFPR64_M1_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR64_M2
|
|
0U, // PseudoVFSLIDE1UP_VFPR64_M2_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR64_M4
|
|
0U, // PseudoVFSLIDE1UP_VFPR64_M4_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR64_M8
|
|
0U, // PseudoVFSLIDE1UP_VFPR64_M8_MASK
|
|
0U, // PseudoVFSQRT_V_M1_E16
|
|
0U, // PseudoVFSQRT_V_M1_E16_MASK
|
|
0U, // PseudoVFSQRT_V_M1_E32
|
|
0U, // PseudoVFSQRT_V_M1_E32_MASK
|
|
0U, // PseudoVFSQRT_V_M1_E64
|
|
0U, // PseudoVFSQRT_V_M1_E64_MASK
|
|
0U, // PseudoVFSQRT_V_M2_E16
|
|
0U, // PseudoVFSQRT_V_M2_E16_MASK
|
|
0U, // PseudoVFSQRT_V_M2_E32
|
|
0U, // PseudoVFSQRT_V_M2_E32_MASK
|
|
0U, // PseudoVFSQRT_V_M2_E64
|
|
0U, // PseudoVFSQRT_V_M2_E64_MASK
|
|
0U, // PseudoVFSQRT_V_M4_E16
|
|
0U, // PseudoVFSQRT_V_M4_E16_MASK
|
|
0U, // PseudoVFSQRT_V_M4_E32
|
|
0U, // PseudoVFSQRT_V_M4_E32_MASK
|
|
0U, // PseudoVFSQRT_V_M4_E64
|
|
0U, // PseudoVFSQRT_V_M4_E64_MASK
|
|
0U, // PseudoVFSQRT_V_M8_E16
|
|
0U, // PseudoVFSQRT_V_M8_E16_MASK
|
|
0U, // PseudoVFSQRT_V_M8_E32
|
|
0U, // PseudoVFSQRT_V_M8_E32_MASK
|
|
0U, // PseudoVFSQRT_V_M8_E64
|
|
0U, // PseudoVFSQRT_V_M8_E64_MASK
|
|
0U, // PseudoVFSQRT_V_MF2_E16
|
|
0U, // PseudoVFSQRT_V_MF2_E16_MASK
|
|
0U, // PseudoVFSQRT_V_MF2_E32
|
|
0U, // PseudoVFSQRT_V_MF2_E32_MASK
|
|
0U, // PseudoVFSQRT_V_MF4_E16
|
|
0U, // PseudoVFSQRT_V_MF4_E16_MASK
|
|
0U, // PseudoVFSUB_VFPR16_M1
|
|
0U, // PseudoVFSUB_VFPR16_M1_MASK
|
|
0U, // PseudoVFSUB_VFPR16_M2
|
|
0U, // PseudoVFSUB_VFPR16_M2_MASK
|
|
0U, // PseudoVFSUB_VFPR16_M4
|
|
0U, // PseudoVFSUB_VFPR16_M4_MASK
|
|
0U, // PseudoVFSUB_VFPR16_M8
|
|
0U, // PseudoVFSUB_VFPR16_M8_MASK
|
|
0U, // PseudoVFSUB_VFPR16_MF2
|
|
0U, // PseudoVFSUB_VFPR16_MF2_MASK
|
|
0U, // PseudoVFSUB_VFPR16_MF4
|
|
0U, // PseudoVFSUB_VFPR16_MF4_MASK
|
|
0U, // PseudoVFSUB_VFPR32_M1
|
|
0U, // PseudoVFSUB_VFPR32_M1_MASK
|
|
0U, // PseudoVFSUB_VFPR32_M2
|
|
0U, // PseudoVFSUB_VFPR32_M2_MASK
|
|
0U, // PseudoVFSUB_VFPR32_M4
|
|
0U, // PseudoVFSUB_VFPR32_M4_MASK
|
|
0U, // PseudoVFSUB_VFPR32_M8
|
|
0U, // PseudoVFSUB_VFPR32_M8_MASK
|
|
0U, // PseudoVFSUB_VFPR32_MF2
|
|
0U, // PseudoVFSUB_VFPR32_MF2_MASK
|
|
0U, // PseudoVFSUB_VFPR64_M1
|
|
0U, // PseudoVFSUB_VFPR64_M1_MASK
|
|
0U, // PseudoVFSUB_VFPR64_M2
|
|
0U, // PseudoVFSUB_VFPR64_M2_MASK
|
|
0U, // PseudoVFSUB_VFPR64_M4
|
|
0U, // PseudoVFSUB_VFPR64_M4_MASK
|
|
0U, // PseudoVFSUB_VFPR64_M8
|
|
0U, // PseudoVFSUB_VFPR64_M8_MASK
|
|
0U, // PseudoVFSUB_VV_M1
|
|
0U, // PseudoVFSUB_VV_M1_MASK
|
|
0U, // PseudoVFSUB_VV_M2
|
|
0U, // PseudoVFSUB_VV_M2_MASK
|
|
0U, // PseudoVFSUB_VV_M4
|
|
0U, // PseudoVFSUB_VV_M4_MASK
|
|
0U, // PseudoVFSUB_VV_M8
|
|
0U, // PseudoVFSUB_VV_M8_MASK
|
|
0U, // PseudoVFSUB_VV_MF2
|
|
0U, // PseudoVFSUB_VV_MF2_MASK
|
|
0U, // PseudoVFSUB_VV_MF4
|
|
0U, // PseudoVFSUB_VV_MF4_MASK
|
|
0U, // PseudoVFWADD_VFPR16_M1
|
|
0U, // PseudoVFWADD_VFPR16_M1_MASK
|
|
0U, // PseudoVFWADD_VFPR16_M2
|
|
0U, // PseudoVFWADD_VFPR16_M2_MASK
|
|
0U, // PseudoVFWADD_VFPR16_M4
|
|
0U, // PseudoVFWADD_VFPR16_M4_MASK
|
|
0U, // PseudoVFWADD_VFPR16_MF2
|
|
0U, // PseudoVFWADD_VFPR16_MF2_MASK
|
|
0U, // PseudoVFWADD_VFPR16_MF4
|
|
0U, // PseudoVFWADD_VFPR16_MF4_MASK
|
|
0U, // PseudoVFWADD_VFPR32_M1
|
|
0U, // PseudoVFWADD_VFPR32_M1_MASK
|
|
0U, // PseudoVFWADD_VFPR32_M2
|
|
0U, // PseudoVFWADD_VFPR32_M2_MASK
|
|
0U, // PseudoVFWADD_VFPR32_M4
|
|
0U, // PseudoVFWADD_VFPR32_M4_MASK
|
|
0U, // PseudoVFWADD_VFPR32_MF2
|
|
0U, // PseudoVFWADD_VFPR32_MF2_MASK
|
|
0U, // PseudoVFWADD_VV_M1
|
|
0U, // PseudoVFWADD_VV_M1_MASK
|
|
0U, // PseudoVFWADD_VV_M2
|
|
0U, // PseudoVFWADD_VV_M2_MASK
|
|
0U, // PseudoVFWADD_VV_M4
|
|
0U, // PseudoVFWADD_VV_M4_MASK
|
|
0U, // PseudoVFWADD_VV_MF2
|
|
0U, // PseudoVFWADD_VV_MF2_MASK
|
|
0U, // PseudoVFWADD_VV_MF4
|
|
0U, // PseudoVFWADD_VV_MF4_MASK
|
|
0U, // PseudoVFWADD_WFPR16_M1
|
|
0U, // PseudoVFWADD_WFPR16_M1_MASK
|
|
0U, // PseudoVFWADD_WFPR16_M2
|
|
0U, // PseudoVFWADD_WFPR16_M2_MASK
|
|
0U, // PseudoVFWADD_WFPR16_M4
|
|
0U, // PseudoVFWADD_WFPR16_M4_MASK
|
|
0U, // PseudoVFWADD_WFPR16_MF2
|
|
0U, // PseudoVFWADD_WFPR16_MF2_MASK
|
|
0U, // PseudoVFWADD_WFPR16_MF4
|
|
0U, // PseudoVFWADD_WFPR16_MF4_MASK
|
|
0U, // PseudoVFWADD_WFPR32_M1
|
|
0U, // PseudoVFWADD_WFPR32_M1_MASK
|
|
0U, // PseudoVFWADD_WFPR32_M2
|
|
0U, // PseudoVFWADD_WFPR32_M2_MASK
|
|
0U, // PseudoVFWADD_WFPR32_M4
|
|
0U, // PseudoVFWADD_WFPR32_M4_MASK
|
|
0U, // PseudoVFWADD_WFPR32_MF2
|
|
0U, // PseudoVFWADD_WFPR32_MF2_MASK
|
|
0U, // PseudoVFWADD_WV_M1
|
|
0U, // PseudoVFWADD_WV_M1_MASK
|
|
0U, // PseudoVFWADD_WV_M1_MASK_TIED
|
|
0U, // PseudoVFWADD_WV_M1_TIED
|
|
0U, // PseudoVFWADD_WV_M2
|
|
0U, // PseudoVFWADD_WV_M2_MASK
|
|
0U, // PseudoVFWADD_WV_M2_MASK_TIED
|
|
0U, // PseudoVFWADD_WV_M2_TIED
|
|
0U, // PseudoVFWADD_WV_M4
|
|
0U, // PseudoVFWADD_WV_M4_MASK
|
|
0U, // PseudoVFWADD_WV_M4_MASK_TIED
|
|
0U, // PseudoVFWADD_WV_M4_TIED
|
|
0U, // PseudoVFWADD_WV_MF2
|
|
0U, // PseudoVFWADD_WV_MF2_MASK
|
|
0U, // PseudoVFWADD_WV_MF2_MASK_TIED
|
|
0U, // PseudoVFWADD_WV_MF2_TIED
|
|
0U, // PseudoVFWADD_WV_MF4
|
|
0U, // PseudoVFWADD_WV_MF4_MASK
|
|
0U, // PseudoVFWADD_WV_MF4_MASK_TIED
|
|
0U, // PseudoVFWADD_WV_MF4_TIED
|
|
0U, // PseudoVFWCVTBF16_F_F_V_M1
|
|
0U, // PseudoVFWCVTBF16_F_F_V_M1_MASK
|
|
0U, // PseudoVFWCVTBF16_F_F_V_M2
|
|
0U, // PseudoVFWCVTBF16_F_F_V_M2_MASK
|
|
0U, // PseudoVFWCVTBF16_F_F_V_M4
|
|
0U, // PseudoVFWCVTBF16_F_F_V_M4_MASK
|
|
0U, // PseudoVFWCVTBF16_F_F_V_MF2
|
|
0U, // PseudoVFWCVTBF16_F_F_V_MF2_MASK
|
|
0U, // PseudoVFWCVTBF16_F_F_V_MF4
|
|
0U, // PseudoVFWCVTBF16_F_F_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_F_F_V_M1
|
|
0U, // PseudoVFWCVT_F_F_V_M1_MASK
|
|
0U, // PseudoVFWCVT_F_F_V_M2
|
|
0U, // PseudoVFWCVT_F_F_V_M2_MASK
|
|
0U, // PseudoVFWCVT_F_F_V_M4
|
|
0U, // PseudoVFWCVT_F_F_V_M4_MASK
|
|
0U, // PseudoVFWCVT_F_F_V_MF2
|
|
0U, // PseudoVFWCVT_F_F_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_F_F_V_MF4
|
|
0U, // PseudoVFWCVT_F_F_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_F_XU_V_M1
|
|
0U, // PseudoVFWCVT_F_XU_V_M1_MASK
|
|
0U, // PseudoVFWCVT_F_XU_V_M2
|
|
0U, // PseudoVFWCVT_F_XU_V_M2_MASK
|
|
0U, // PseudoVFWCVT_F_XU_V_M4
|
|
0U, // PseudoVFWCVT_F_XU_V_M4_MASK
|
|
0U, // PseudoVFWCVT_F_XU_V_MF2
|
|
0U, // PseudoVFWCVT_F_XU_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_F_XU_V_MF4
|
|
0U, // PseudoVFWCVT_F_XU_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_F_XU_V_MF8
|
|
0U, // PseudoVFWCVT_F_XU_V_MF8_MASK
|
|
0U, // PseudoVFWCVT_F_X_V_M1
|
|
0U, // PseudoVFWCVT_F_X_V_M1_MASK
|
|
0U, // PseudoVFWCVT_F_X_V_M2
|
|
0U, // PseudoVFWCVT_F_X_V_M2_MASK
|
|
0U, // PseudoVFWCVT_F_X_V_M4
|
|
0U, // PseudoVFWCVT_F_X_V_M4_MASK
|
|
0U, // PseudoVFWCVT_F_X_V_MF2
|
|
0U, // PseudoVFWCVT_F_X_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_F_X_V_MF4
|
|
0U, // PseudoVFWCVT_F_X_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_F_X_V_MF8
|
|
0U, // PseudoVFWCVT_F_X_V_MF8_MASK
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_M1
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_M1_MASK
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_M2
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_M2_MASK
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_M4
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_M4_MASK
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_MF2
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_MF4
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_RM_X_F_V_M1
|
|
0U, // PseudoVFWCVT_RM_X_F_V_M1_MASK
|
|
0U, // PseudoVFWCVT_RM_X_F_V_M2
|
|
0U, // PseudoVFWCVT_RM_X_F_V_M2_MASK
|
|
0U, // PseudoVFWCVT_RM_X_F_V_M4
|
|
0U, // PseudoVFWCVT_RM_X_F_V_M4_MASK
|
|
0U, // PseudoVFWCVT_RM_X_F_V_MF2
|
|
0U, // PseudoVFWCVT_RM_X_F_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_RM_X_F_V_MF4
|
|
0U, // PseudoVFWCVT_RM_X_F_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_M1
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_M1_MASK
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_M2
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_M2_MASK
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_M4
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_M4_MASK
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_MF2
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_MF4
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_M1
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_M1_MASK
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_M2
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_M2_MASK
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_M4
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_M4_MASK
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_MF2
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_MF4
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_XU_F_V_M1
|
|
0U, // PseudoVFWCVT_XU_F_V_M1_MASK
|
|
0U, // PseudoVFWCVT_XU_F_V_M2
|
|
0U, // PseudoVFWCVT_XU_F_V_M2_MASK
|
|
0U, // PseudoVFWCVT_XU_F_V_M4
|
|
0U, // PseudoVFWCVT_XU_F_V_M4_MASK
|
|
0U, // PseudoVFWCVT_XU_F_V_MF2
|
|
0U, // PseudoVFWCVT_XU_F_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_XU_F_V_MF4
|
|
0U, // PseudoVFWCVT_XU_F_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_X_F_V_M1
|
|
0U, // PseudoVFWCVT_X_F_V_M1_MASK
|
|
0U, // PseudoVFWCVT_X_F_V_M2
|
|
0U, // PseudoVFWCVT_X_F_V_M2_MASK
|
|
0U, // PseudoVFWCVT_X_F_V_M4
|
|
0U, // PseudoVFWCVT_X_F_V_M4_MASK
|
|
0U, // PseudoVFWCVT_X_F_V_MF2
|
|
0U, // PseudoVFWCVT_X_F_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_X_F_V_MF4
|
|
0U, // PseudoVFWCVT_X_F_V_MF4_MASK
|
|
0U, // PseudoVFWMACCBF16_VFPR16_M1
|
|
0U, // PseudoVFWMACCBF16_VFPR16_M1_MASK
|
|
0U, // PseudoVFWMACCBF16_VFPR16_M2
|
|
0U, // PseudoVFWMACCBF16_VFPR16_M2_MASK
|
|
0U, // PseudoVFWMACCBF16_VFPR16_M4
|
|
0U, // PseudoVFWMACCBF16_VFPR16_M4_MASK
|
|
0U, // PseudoVFWMACCBF16_VFPR16_MF2
|
|
0U, // PseudoVFWMACCBF16_VFPR16_MF2_MASK
|
|
0U, // PseudoVFWMACCBF16_VFPR16_MF4
|
|
0U, // PseudoVFWMACCBF16_VFPR16_MF4_MASK
|
|
0U, // PseudoVFWMACCBF16_VV_M1
|
|
0U, // PseudoVFWMACCBF16_VV_M1_MASK
|
|
0U, // PseudoVFWMACCBF16_VV_M2
|
|
0U, // PseudoVFWMACCBF16_VV_M2_MASK
|
|
0U, // PseudoVFWMACCBF16_VV_M4
|
|
0U, // PseudoVFWMACCBF16_VV_M4_MASK
|
|
0U, // PseudoVFWMACCBF16_VV_MF2
|
|
0U, // PseudoVFWMACCBF16_VV_MF2_MASK
|
|
0U, // PseudoVFWMACCBF16_VV_MF4
|
|
0U, // PseudoVFWMACCBF16_VV_MF4_MASK
|
|
0U, // PseudoVFWMACC_4x4x4_M1
|
|
0U, // PseudoVFWMACC_4x4x4_M2
|
|
0U, // PseudoVFWMACC_4x4x4_M4
|
|
0U, // PseudoVFWMACC_4x4x4_M8
|
|
0U, // PseudoVFWMACC_4x4x4_MF2
|
|
0U, // PseudoVFWMACC_4x4x4_MF4
|
|
0U, // PseudoVFWMACC_VFPR16_M1
|
|
0U, // PseudoVFWMACC_VFPR16_M1_MASK
|
|
0U, // PseudoVFWMACC_VFPR16_M2
|
|
0U, // PseudoVFWMACC_VFPR16_M2_MASK
|
|
0U, // PseudoVFWMACC_VFPR16_M4
|
|
0U, // PseudoVFWMACC_VFPR16_M4_MASK
|
|
0U, // PseudoVFWMACC_VFPR16_MF2
|
|
0U, // PseudoVFWMACC_VFPR16_MF2_MASK
|
|
0U, // PseudoVFWMACC_VFPR16_MF4
|
|
0U, // PseudoVFWMACC_VFPR16_MF4_MASK
|
|
0U, // PseudoVFWMACC_VFPR32_M1
|
|
0U, // PseudoVFWMACC_VFPR32_M1_MASK
|
|
0U, // PseudoVFWMACC_VFPR32_M2
|
|
0U, // PseudoVFWMACC_VFPR32_M2_MASK
|
|
0U, // PseudoVFWMACC_VFPR32_M4
|
|
0U, // PseudoVFWMACC_VFPR32_M4_MASK
|
|
0U, // PseudoVFWMACC_VFPR32_MF2
|
|
0U, // PseudoVFWMACC_VFPR32_MF2_MASK
|
|
0U, // PseudoVFWMACC_VV_M1
|
|
0U, // PseudoVFWMACC_VV_M1_MASK
|
|
0U, // PseudoVFWMACC_VV_M2
|
|
0U, // PseudoVFWMACC_VV_M2_MASK
|
|
0U, // PseudoVFWMACC_VV_M4
|
|
0U, // PseudoVFWMACC_VV_M4_MASK
|
|
0U, // PseudoVFWMACC_VV_MF2
|
|
0U, // PseudoVFWMACC_VV_MF2_MASK
|
|
0U, // PseudoVFWMACC_VV_MF4
|
|
0U, // PseudoVFWMACC_VV_MF4_MASK
|
|
0U, // PseudoVFWMSAC_VFPR16_M1
|
|
0U, // PseudoVFWMSAC_VFPR16_M1_MASK
|
|
0U, // PseudoVFWMSAC_VFPR16_M2
|
|
0U, // PseudoVFWMSAC_VFPR16_M2_MASK
|
|
0U, // PseudoVFWMSAC_VFPR16_M4
|
|
0U, // PseudoVFWMSAC_VFPR16_M4_MASK
|
|
0U, // PseudoVFWMSAC_VFPR16_MF2
|
|
0U, // PseudoVFWMSAC_VFPR16_MF2_MASK
|
|
0U, // PseudoVFWMSAC_VFPR16_MF4
|
|
0U, // PseudoVFWMSAC_VFPR16_MF4_MASK
|
|
0U, // PseudoVFWMSAC_VFPR32_M1
|
|
0U, // PseudoVFWMSAC_VFPR32_M1_MASK
|
|
0U, // PseudoVFWMSAC_VFPR32_M2
|
|
0U, // PseudoVFWMSAC_VFPR32_M2_MASK
|
|
0U, // PseudoVFWMSAC_VFPR32_M4
|
|
0U, // PseudoVFWMSAC_VFPR32_M4_MASK
|
|
0U, // PseudoVFWMSAC_VFPR32_MF2
|
|
0U, // PseudoVFWMSAC_VFPR32_MF2_MASK
|
|
0U, // PseudoVFWMSAC_VV_M1
|
|
0U, // PseudoVFWMSAC_VV_M1_MASK
|
|
0U, // PseudoVFWMSAC_VV_M2
|
|
0U, // PseudoVFWMSAC_VV_M2_MASK
|
|
0U, // PseudoVFWMSAC_VV_M4
|
|
0U, // PseudoVFWMSAC_VV_M4_MASK
|
|
0U, // PseudoVFWMSAC_VV_MF2
|
|
0U, // PseudoVFWMSAC_VV_MF2_MASK
|
|
0U, // PseudoVFWMSAC_VV_MF4
|
|
0U, // PseudoVFWMSAC_VV_MF4_MASK
|
|
0U, // PseudoVFWMUL_VFPR16_M1
|
|
0U, // PseudoVFWMUL_VFPR16_M1_MASK
|
|
0U, // PseudoVFWMUL_VFPR16_M2
|
|
0U, // PseudoVFWMUL_VFPR16_M2_MASK
|
|
0U, // PseudoVFWMUL_VFPR16_M4
|
|
0U, // PseudoVFWMUL_VFPR16_M4_MASK
|
|
0U, // PseudoVFWMUL_VFPR16_MF2
|
|
0U, // PseudoVFWMUL_VFPR16_MF2_MASK
|
|
0U, // PseudoVFWMUL_VFPR16_MF4
|
|
0U, // PseudoVFWMUL_VFPR16_MF4_MASK
|
|
0U, // PseudoVFWMUL_VFPR32_M1
|
|
0U, // PseudoVFWMUL_VFPR32_M1_MASK
|
|
0U, // PseudoVFWMUL_VFPR32_M2
|
|
0U, // PseudoVFWMUL_VFPR32_M2_MASK
|
|
0U, // PseudoVFWMUL_VFPR32_M4
|
|
0U, // PseudoVFWMUL_VFPR32_M4_MASK
|
|
0U, // PseudoVFWMUL_VFPR32_MF2
|
|
0U, // PseudoVFWMUL_VFPR32_MF2_MASK
|
|
0U, // PseudoVFWMUL_VV_M1
|
|
0U, // PseudoVFWMUL_VV_M1_MASK
|
|
0U, // PseudoVFWMUL_VV_M2
|
|
0U, // PseudoVFWMUL_VV_M2_MASK
|
|
0U, // PseudoVFWMUL_VV_M4
|
|
0U, // PseudoVFWMUL_VV_M4_MASK
|
|
0U, // PseudoVFWMUL_VV_MF2
|
|
0U, // PseudoVFWMUL_VV_MF2_MASK
|
|
0U, // PseudoVFWMUL_VV_MF4
|
|
0U, // PseudoVFWMUL_VV_MF4_MASK
|
|
0U, // PseudoVFWNMACC_VFPR16_M1
|
|
0U, // PseudoVFWNMACC_VFPR16_M1_MASK
|
|
0U, // PseudoVFWNMACC_VFPR16_M2
|
|
0U, // PseudoVFWNMACC_VFPR16_M2_MASK
|
|
0U, // PseudoVFWNMACC_VFPR16_M4
|
|
0U, // PseudoVFWNMACC_VFPR16_M4_MASK
|
|
0U, // PseudoVFWNMACC_VFPR16_MF2
|
|
0U, // PseudoVFWNMACC_VFPR16_MF2_MASK
|
|
0U, // PseudoVFWNMACC_VFPR16_MF4
|
|
0U, // PseudoVFWNMACC_VFPR16_MF4_MASK
|
|
0U, // PseudoVFWNMACC_VFPR32_M1
|
|
0U, // PseudoVFWNMACC_VFPR32_M1_MASK
|
|
0U, // PseudoVFWNMACC_VFPR32_M2
|
|
0U, // PseudoVFWNMACC_VFPR32_M2_MASK
|
|
0U, // PseudoVFWNMACC_VFPR32_M4
|
|
0U, // PseudoVFWNMACC_VFPR32_M4_MASK
|
|
0U, // PseudoVFWNMACC_VFPR32_MF2
|
|
0U, // PseudoVFWNMACC_VFPR32_MF2_MASK
|
|
0U, // PseudoVFWNMACC_VV_M1
|
|
0U, // PseudoVFWNMACC_VV_M1_MASK
|
|
0U, // PseudoVFWNMACC_VV_M2
|
|
0U, // PseudoVFWNMACC_VV_M2_MASK
|
|
0U, // PseudoVFWNMACC_VV_M4
|
|
0U, // PseudoVFWNMACC_VV_M4_MASK
|
|
0U, // PseudoVFWNMACC_VV_MF2
|
|
0U, // PseudoVFWNMACC_VV_MF2_MASK
|
|
0U, // PseudoVFWNMACC_VV_MF4
|
|
0U, // PseudoVFWNMACC_VV_MF4_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR16_M1
|
|
0U, // PseudoVFWNMSAC_VFPR16_M1_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR16_M2
|
|
0U, // PseudoVFWNMSAC_VFPR16_M2_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR16_M4
|
|
0U, // PseudoVFWNMSAC_VFPR16_M4_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR16_MF2
|
|
0U, // PseudoVFWNMSAC_VFPR16_MF2_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR16_MF4
|
|
0U, // PseudoVFWNMSAC_VFPR16_MF4_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR32_M1
|
|
0U, // PseudoVFWNMSAC_VFPR32_M1_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR32_M2
|
|
0U, // PseudoVFWNMSAC_VFPR32_M2_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR32_M4
|
|
0U, // PseudoVFWNMSAC_VFPR32_M4_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR32_MF2
|
|
0U, // PseudoVFWNMSAC_VFPR32_MF2_MASK
|
|
0U, // PseudoVFWNMSAC_VV_M1
|
|
0U, // PseudoVFWNMSAC_VV_M1_MASK
|
|
0U, // PseudoVFWNMSAC_VV_M2
|
|
0U, // PseudoVFWNMSAC_VV_M2_MASK
|
|
0U, // PseudoVFWNMSAC_VV_M4
|
|
0U, // PseudoVFWNMSAC_VV_M4_MASK
|
|
0U, // PseudoVFWNMSAC_VV_MF2
|
|
0U, // PseudoVFWNMSAC_VV_MF2_MASK
|
|
0U, // PseudoVFWNMSAC_VV_MF4
|
|
0U, // PseudoVFWNMSAC_VV_MF4_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_M1_E16
|
|
0U, // PseudoVFWREDOSUM_VS_M1_E16_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_M1_E32
|
|
0U, // PseudoVFWREDOSUM_VS_M1_E32_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_M2_E16
|
|
0U, // PseudoVFWREDOSUM_VS_M2_E16_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_M2_E32
|
|
0U, // PseudoVFWREDOSUM_VS_M2_E32_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_M4_E16
|
|
0U, // PseudoVFWREDOSUM_VS_M4_E16_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_M4_E32
|
|
0U, // PseudoVFWREDOSUM_VS_M4_E32_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_M8_E16
|
|
0U, // PseudoVFWREDOSUM_VS_M8_E16_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_M8_E32
|
|
0U, // PseudoVFWREDOSUM_VS_M8_E32_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_MF2_E16
|
|
0U, // PseudoVFWREDOSUM_VS_MF2_E16_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_MF2_E32
|
|
0U, // PseudoVFWREDOSUM_VS_MF2_E32_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_MF4_E16
|
|
0U, // PseudoVFWREDOSUM_VS_MF4_E16_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_M1_E16
|
|
0U, // PseudoVFWREDUSUM_VS_M1_E16_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_M1_E32
|
|
0U, // PseudoVFWREDUSUM_VS_M1_E32_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_M2_E16
|
|
0U, // PseudoVFWREDUSUM_VS_M2_E16_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_M2_E32
|
|
0U, // PseudoVFWREDUSUM_VS_M2_E32_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_M4_E16
|
|
0U, // PseudoVFWREDUSUM_VS_M4_E16_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_M4_E32
|
|
0U, // PseudoVFWREDUSUM_VS_M4_E32_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_M8_E16
|
|
0U, // PseudoVFWREDUSUM_VS_M8_E16_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_M8_E32
|
|
0U, // PseudoVFWREDUSUM_VS_M8_E32_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_MF2_E16
|
|
0U, // PseudoVFWREDUSUM_VS_MF2_E16_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_MF2_E32
|
|
0U, // PseudoVFWREDUSUM_VS_MF2_E32_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_MF4_E16
|
|
0U, // PseudoVFWREDUSUM_VS_MF4_E16_MASK
|
|
0U, // PseudoVFWSUB_VFPR16_M1
|
|
0U, // PseudoVFWSUB_VFPR16_M1_MASK
|
|
0U, // PseudoVFWSUB_VFPR16_M2
|
|
0U, // PseudoVFWSUB_VFPR16_M2_MASK
|
|
0U, // PseudoVFWSUB_VFPR16_M4
|
|
0U, // PseudoVFWSUB_VFPR16_M4_MASK
|
|
0U, // PseudoVFWSUB_VFPR16_MF2
|
|
0U, // PseudoVFWSUB_VFPR16_MF2_MASK
|
|
0U, // PseudoVFWSUB_VFPR16_MF4
|
|
0U, // PseudoVFWSUB_VFPR16_MF4_MASK
|
|
0U, // PseudoVFWSUB_VFPR32_M1
|
|
0U, // PseudoVFWSUB_VFPR32_M1_MASK
|
|
0U, // PseudoVFWSUB_VFPR32_M2
|
|
0U, // PseudoVFWSUB_VFPR32_M2_MASK
|
|
0U, // PseudoVFWSUB_VFPR32_M4
|
|
0U, // PseudoVFWSUB_VFPR32_M4_MASK
|
|
0U, // PseudoVFWSUB_VFPR32_MF2
|
|
0U, // PseudoVFWSUB_VFPR32_MF2_MASK
|
|
0U, // PseudoVFWSUB_VV_M1
|
|
0U, // PseudoVFWSUB_VV_M1_MASK
|
|
0U, // PseudoVFWSUB_VV_M2
|
|
0U, // PseudoVFWSUB_VV_M2_MASK
|
|
0U, // PseudoVFWSUB_VV_M4
|
|
0U, // PseudoVFWSUB_VV_M4_MASK
|
|
0U, // PseudoVFWSUB_VV_MF2
|
|
0U, // PseudoVFWSUB_VV_MF2_MASK
|
|
0U, // PseudoVFWSUB_VV_MF4
|
|
0U, // PseudoVFWSUB_VV_MF4_MASK
|
|
0U, // PseudoVFWSUB_WFPR16_M1
|
|
0U, // PseudoVFWSUB_WFPR16_M1_MASK
|
|
0U, // PseudoVFWSUB_WFPR16_M2
|
|
0U, // PseudoVFWSUB_WFPR16_M2_MASK
|
|
0U, // PseudoVFWSUB_WFPR16_M4
|
|
0U, // PseudoVFWSUB_WFPR16_M4_MASK
|
|
0U, // PseudoVFWSUB_WFPR16_MF2
|
|
0U, // PseudoVFWSUB_WFPR16_MF2_MASK
|
|
0U, // PseudoVFWSUB_WFPR16_MF4
|
|
0U, // PseudoVFWSUB_WFPR16_MF4_MASK
|
|
0U, // PseudoVFWSUB_WFPR32_M1
|
|
0U, // PseudoVFWSUB_WFPR32_M1_MASK
|
|
0U, // PseudoVFWSUB_WFPR32_M2
|
|
0U, // PseudoVFWSUB_WFPR32_M2_MASK
|
|
0U, // PseudoVFWSUB_WFPR32_M4
|
|
0U, // PseudoVFWSUB_WFPR32_M4_MASK
|
|
0U, // PseudoVFWSUB_WFPR32_MF2
|
|
0U, // PseudoVFWSUB_WFPR32_MF2_MASK
|
|
0U, // PseudoVFWSUB_WV_M1
|
|
0U, // PseudoVFWSUB_WV_M1_MASK
|
|
0U, // PseudoVFWSUB_WV_M1_MASK_TIED
|
|
0U, // PseudoVFWSUB_WV_M1_TIED
|
|
0U, // PseudoVFWSUB_WV_M2
|
|
0U, // PseudoVFWSUB_WV_M2_MASK
|
|
0U, // PseudoVFWSUB_WV_M2_MASK_TIED
|
|
0U, // PseudoVFWSUB_WV_M2_TIED
|
|
0U, // PseudoVFWSUB_WV_M4
|
|
0U, // PseudoVFWSUB_WV_M4_MASK
|
|
0U, // PseudoVFWSUB_WV_M4_MASK_TIED
|
|
0U, // PseudoVFWSUB_WV_M4_TIED
|
|
0U, // PseudoVFWSUB_WV_MF2
|
|
0U, // PseudoVFWSUB_WV_MF2_MASK
|
|
0U, // PseudoVFWSUB_WV_MF2_MASK_TIED
|
|
0U, // PseudoVFWSUB_WV_MF2_TIED
|
|
0U, // PseudoVFWSUB_WV_MF4
|
|
0U, // PseudoVFWSUB_WV_MF4_MASK
|
|
0U, // PseudoVFWSUB_WV_MF4_MASK_TIED
|
|
0U, // PseudoVFWSUB_WV_MF4_TIED
|
|
0U, // PseudoVGHSH_VV_M1
|
|
0U, // PseudoVGHSH_VV_M2
|
|
0U, // PseudoVGHSH_VV_M4
|
|
0U, // PseudoVGHSH_VV_M8
|
|
0U, // PseudoVGHSH_VV_MF2
|
|
0U, // PseudoVGMUL_VV_M1
|
|
0U, // PseudoVGMUL_VV_M2
|
|
0U, // PseudoVGMUL_VV_M4
|
|
0U, // PseudoVGMUL_VV_M8
|
|
0U, // PseudoVGMUL_VV_MF2
|
|
0U, // PseudoVID_V_M1
|
|
0U, // PseudoVID_V_M1_MASK
|
|
0U, // PseudoVID_V_M2
|
|
0U, // PseudoVID_V_M2_MASK
|
|
0U, // PseudoVID_V_M4
|
|
0U, // PseudoVID_V_M4_MASK
|
|
0U, // PseudoVID_V_M8
|
|
0U, // PseudoVID_V_M8_MASK
|
|
0U, // PseudoVID_V_MF2
|
|
0U, // PseudoVID_V_MF2_MASK
|
|
0U, // PseudoVID_V_MF4
|
|
0U, // PseudoVID_V_MF4_MASK
|
|
0U, // PseudoVID_V_MF8
|
|
0U, // PseudoVID_V_MF8_MASK
|
|
0U, // PseudoVIOTA_M_M1
|
|
0U, // PseudoVIOTA_M_M1_MASK
|
|
0U, // PseudoVIOTA_M_M2
|
|
0U, // PseudoVIOTA_M_M2_MASK
|
|
0U, // PseudoVIOTA_M_M4
|
|
0U, // PseudoVIOTA_M_M4_MASK
|
|
0U, // PseudoVIOTA_M_M8
|
|
0U, // PseudoVIOTA_M_M8_MASK
|
|
0U, // PseudoVIOTA_M_MF2
|
|
0U, // PseudoVIOTA_M_MF2_MASK
|
|
0U, // PseudoVIOTA_M_MF4
|
|
0U, // PseudoVIOTA_M_MF4_MASK
|
|
0U, // PseudoVIOTA_M_MF8
|
|
0U, // PseudoVIOTA_M_MF8_MASK
|
|
0U, // PseudoVLE16FF_V_M1
|
|
0U, // PseudoVLE16FF_V_M1_MASK
|
|
0U, // PseudoVLE16FF_V_M2
|
|
0U, // PseudoVLE16FF_V_M2_MASK
|
|
0U, // PseudoVLE16FF_V_M4
|
|
0U, // PseudoVLE16FF_V_M4_MASK
|
|
0U, // PseudoVLE16FF_V_M8
|
|
0U, // PseudoVLE16FF_V_M8_MASK
|
|
0U, // PseudoVLE16FF_V_MF2
|
|
0U, // PseudoVLE16FF_V_MF2_MASK
|
|
0U, // PseudoVLE16FF_V_MF4
|
|
0U, // PseudoVLE16FF_V_MF4_MASK
|
|
0U, // PseudoVLE16_V_M1
|
|
0U, // PseudoVLE16_V_M1_MASK
|
|
0U, // PseudoVLE16_V_M2
|
|
0U, // PseudoVLE16_V_M2_MASK
|
|
0U, // PseudoVLE16_V_M4
|
|
0U, // PseudoVLE16_V_M4_MASK
|
|
0U, // PseudoVLE16_V_M8
|
|
0U, // PseudoVLE16_V_M8_MASK
|
|
0U, // PseudoVLE16_V_MF2
|
|
0U, // PseudoVLE16_V_MF2_MASK
|
|
0U, // PseudoVLE16_V_MF4
|
|
0U, // PseudoVLE16_V_MF4_MASK
|
|
0U, // PseudoVLE32FF_V_M1
|
|
0U, // PseudoVLE32FF_V_M1_MASK
|
|
0U, // PseudoVLE32FF_V_M2
|
|
0U, // PseudoVLE32FF_V_M2_MASK
|
|
0U, // PseudoVLE32FF_V_M4
|
|
0U, // PseudoVLE32FF_V_M4_MASK
|
|
0U, // PseudoVLE32FF_V_M8
|
|
0U, // PseudoVLE32FF_V_M8_MASK
|
|
0U, // PseudoVLE32FF_V_MF2
|
|
0U, // PseudoVLE32FF_V_MF2_MASK
|
|
0U, // PseudoVLE32_V_M1
|
|
0U, // PseudoVLE32_V_M1_MASK
|
|
0U, // PseudoVLE32_V_M2
|
|
0U, // PseudoVLE32_V_M2_MASK
|
|
0U, // PseudoVLE32_V_M4
|
|
0U, // PseudoVLE32_V_M4_MASK
|
|
0U, // PseudoVLE32_V_M8
|
|
0U, // PseudoVLE32_V_M8_MASK
|
|
0U, // PseudoVLE32_V_MF2
|
|
0U, // PseudoVLE32_V_MF2_MASK
|
|
0U, // PseudoVLE64FF_V_M1
|
|
0U, // PseudoVLE64FF_V_M1_MASK
|
|
0U, // PseudoVLE64FF_V_M2
|
|
0U, // PseudoVLE64FF_V_M2_MASK
|
|
0U, // PseudoVLE64FF_V_M4
|
|
0U, // PseudoVLE64FF_V_M4_MASK
|
|
0U, // PseudoVLE64FF_V_M8
|
|
0U, // PseudoVLE64FF_V_M8_MASK
|
|
0U, // PseudoVLE64_V_M1
|
|
0U, // PseudoVLE64_V_M1_MASK
|
|
0U, // PseudoVLE64_V_M2
|
|
0U, // PseudoVLE64_V_M2_MASK
|
|
0U, // PseudoVLE64_V_M4
|
|
0U, // PseudoVLE64_V_M4_MASK
|
|
0U, // PseudoVLE64_V_M8
|
|
0U, // PseudoVLE64_V_M8_MASK
|
|
0U, // PseudoVLE8FF_V_M1
|
|
0U, // PseudoVLE8FF_V_M1_MASK
|
|
0U, // PseudoVLE8FF_V_M2
|
|
0U, // PseudoVLE8FF_V_M2_MASK
|
|
0U, // PseudoVLE8FF_V_M4
|
|
0U, // PseudoVLE8FF_V_M4_MASK
|
|
0U, // PseudoVLE8FF_V_M8
|
|
0U, // PseudoVLE8FF_V_M8_MASK
|
|
0U, // PseudoVLE8FF_V_MF2
|
|
0U, // PseudoVLE8FF_V_MF2_MASK
|
|
0U, // PseudoVLE8FF_V_MF4
|
|
0U, // PseudoVLE8FF_V_MF4_MASK
|
|
0U, // PseudoVLE8FF_V_MF8
|
|
0U, // PseudoVLE8FF_V_MF8_MASK
|
|
0U, // PseudoVLE8_V_M1
|
|
0U, // PseudoVLE8_V_M1_MASK
|
|
0U, // PseudoVLE8_V_M2
|
|
0U, // PseudoVLE8_V_M2_MASK
|
|
0U, // PseudoVLE8_V_M4
|
|
0U, // PseudoVLE8_V_M4_MASK
|
|
0U, // PseudoVLE8_V_M8
|
|
0U, // PseudoVLE8_V_M8_MASK
|
|
0U, // PseudoVLE8_V_MF2
|
|
0U, // PseudoVLE8_V_MF2_MASK
|
|
0U, // PseudoVLE8_V_MF4
|
|
0U, // PseudoVLE8_V_MF4_MASK
|
|
0U, // PseudoVLE8_V_MF8
|
|
0U, // PseudoVLE8_V_MF8_MASK
|
|
0U, // PseudoVLM_V_B1
|
|
0U, // PseudoVLM_V_B16
|
|
0U, // PseudoVLM_V_B2
|
|
0U, // PseudoVLM_V_B32
|
|
0U, // PseudoVLM_V_B4
|
|
0U, // PseudoVLM_V_B64
|
|
0U, // PseudoVLM_V_B8
|
|
0U, // PseudoVLOXEI16_V_M1_M1
|
|
0U, // PseudoVLOXEI16_V_M1_M1_MASK
|
|
0U, // PseudoVLOXEI16_V_M1_M2
|
|
0U, // PseudoVLOXEI16_V_M1_M2_MASK
|
|
0U, // PseudoVLOXEI16_V_M1_M4
|
|
0U, // PseudoVLOXEI16_V_M1_M4_MASK
|
|
0U, // PseudoVLOXEI16_V_M1_MF2
|
|
0U, // PseudoVLOXEI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXEI16_V_M2_M1
|
|
0U, // PseudoVLOXEI16_V_M2_M1_MASK
|
|
0U, // PseudoVLOXEI16_V_M2_M2
|
|
0U, // PseudoVLOXEI16_V_M2_M2_MASK
|
|
0U, // PseudoVLOXEI16_V_M2_M4
|
|
0U, // PseudoVLOXEI16_V_M2_M4_MASK
|
|
0U, // PseudoVLOXEI16_V_M2_M8
|
|
0U, // PseudoVLOXEI16_V_M2_M8_MASK
|
|
0U, // PseudoVLOXEI16_V_M4_M2
|
|
0U, // PseudoVLOXEI16_V_M4_M2_MASK
|
|
0U, // PseudoVLOXEI16_V_M4_M4
|
|
0U, // PseudoVLOXEI16_V_M4_M4_MASK
|
|
0U, // PseudoVLOXEI16_V_M4_M8
|
|
0U, // PseudoVLOXEI16_V_M4_M8_MASK
|
|
0U, // PseudoVLOXEI16_V_M8_M4
|
|
0U, // PseudoVLOXEI16_V_M8_M4_MASK
|
|
0U, // PseudoVLOXEI16_V_M8_M8
|
|
0U, // PseudoVLOXEI16_V_M8_M8_MASK
|
|
0U, // PseudoVLOXEI16_V_MF2_M1
|
|
0U, // PseudoVLOXEI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXEI16_V_MF2_M2
|
|
0U, // PseudoVLOXEI16_V_MF2_M2_MASK
|
|
0U, // PseudoVLOXEI16_V_MF2_MF2
|
|
0U, // PseudoVLOXEI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXEI16_V_MF2_MF4
|
|
0U, // PseudoVLOXEI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXEI16_V_MF4_M1
|
|
0U, // PseudoVLOXEI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXEI16_V_MF4_MF2
|
|
0U, // PseudoVLOXEI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXEI16_V_MF4_MF4
|
|
0U, // PseudoVLOXEI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXEI16_V_MF4_MF8
|
|
0U, // PseudoVLOXEI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLOXEI32_V_M1_M1
|
|
0U, // PseudoVLOXEI32_V_M1_M1_MASK
|
|
0U, // PseudoVLOXEI32_V_M1_M2
|
|
0U, // PseudoVLOXEI32_V_M1_M2_MASK
|
|
0U, // PseudoVLOXEI32_V_M1_MF2
|
|
0U, // PseudoVLOXEI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXEI32_V_M1_MF4
|
|
0U, // PseudoVLOXEI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXEI32_V_M2_M1
|
|
0U, // PseudoVLOXEI32_V_M2_M1_MASK
|
|
0U, // PseudoVLOXEI32_V_M2_M2
|
|
0U, // PseudoVLOXEI32_V_M2_M2_MASK
|
|
0U, // PseudoVLOXEI32_V_M2_M4
|
|
0U, // PseudoVLOXEI32_V_M2_M4_MASK
|
|
0U, // PseudoVLOXEI32_V_M2_MF2
|
|
0U, // PseudoVLOXEI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXEI32_V_M4_M1
|
|
0U, // PseudoVLOXEI32_V_M4_M1_MASK
|
|
0U, // PseudoVLOXEI32_V_M4_M2
|
|
0U, // PseudoVLOXEI32_V_M4_M2_MASK
|
|
0U, // PseudoVLOXEI32_V_M4_M4
|
|
0U, // PseudoVLOXEI32_V_M4_M4_MASK
|
|
0U, // PseudoVLOXEI32_V_M4_M8
|
|
0U, // PseudoVLOXEI32_V_M4_M8_MASK
|
|
0U, // PseudoVLOXEI32_V_M8_M2
|
|
0U, // PseudoVLOXEI32_V_M8_M2_MASK
|
|
0U, // PseudoVLOXEI32_V_M8_M4
|
|
0U, // PseudoVLOXEI32_V_M8_M4_MASK
|
|
0U, // PseudoVLOXEI32_V_M8_M8
|
|
0U, // PseudoVLOXEI32_V_M8_M8_MASK
|
|
0U, // PseudoVLOXEI32_V_MF2_M1
|
|
0U, // PseudoVLOXEI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXEI32_V_MF2_MF2
|
|
0U, // PseudoVLOXEI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXEI32_V_MF2_MF4
|
|
0U, // PseudoVLOXEI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXEI32_V_MF2_MF8
|
|
0U, // PseudoVLOXEI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLOXEI64_V_M1_M1
|
|
0U, // PseudoVLOXEI64_V_M1_M1_MASK
|
|
0U, // PseudoVLOXEI64_V_M1_MF2
|
|
0U, // PseudoVLOXEI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXEI64_V_M1_MF4
|
|
0U, // PseudoVLOXEI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXEI64_V_M1_MF8
|
|
0U, // PseudoVLOXEI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLOXEI64_V_M2_M1
|
|
0U, // PseudoVLOXEI64_V_M2_M1_MASK
|
|
0U, // PseudoVLOXEI64_V_M2_M2
|
|
0U, // PseudoVLOXEI64_V_M2_M2_MASK
|
|
0U, // PseudoVLOXEI64_V_M2_MF2
|
|
0U, // PseudoVLOXEI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXEI64_V_M2_MF4
|
|
0U, // PseudoVLOXEI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLOXEI64_V_M4_M1
|
|
0U, // PseudoVLOXEI64_V_M4_M1_MASK
|
|
0U, // PseudoVLOXEI64_V_M4_M2
|
|
0U, // PseudoVLOXEI64_V_M4_M2_MASK
|
|
0U, // PseudoVLOXEI64_V_M4_M4
|
|
0U, // PseudoVLOXEI64_V_M4_M4_MASK
|
|
0U, // PseudoVLOXEI64_V_M4_MF2
|
|
0U, // PseudoVLOXEI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLOXEI64_V_M8_M1
|
|
0U, // PseudoVLOXEI64_V_M8_M1_MASK
|
|
0U, // PseudoVLOXEI64_V_M8_M2
|
|
0U, // PseudoVLOXEI64_V_M8_M2_MASK
|
|
0U, // PseudoVLOXEI64_V_M8_M4
|
|
0U, // PseudoVLOXEI64_V_M8_M4_MASK
|
|
0U, // PseudoVLOXEI64_V_M8_M8
|
|
0U, // PseudoVLOXEI64_V_M8_M8_MASK
|
|
0U, // PseudoVLOXEI8_V_M1_M1
|
|
0U, // PseudoVLOXEI8_V_M1_M1_MASK
|
|
0U, // PseudoVLOXEI8_V_M1_M2
|
|
0U, // PseudoVLOXEI8_V_M1_M2_MASK
|
|
0U, // PseudoVLOXEI8_V_M1_M4
|
|
0U, // PseudoVLOXEI8_V_M1_M4_MASK
|
|
0U, // PseudoVLOXEI8_V_M1_M8
|
|
0U, // PseudoVLOXEI8_V_M1_M8_MASK
|
|
0U, // PseudoVLOXEI8_V_M2_M2
|
|
0U, // PseudoVLOXEI8_V_M2_M2_MASK
|
|
0U, // PseudoVLOXEI8_V_M2_M4
|
|
0U, // PseudoVLOXEI8_V_M2_M4_MASK
|
|
0U, // PseudoVLOXEI8_V_M2_M8
|
|
0U, // PseudoVLOXEI8_V_M2_M8_MASK
|
|
0U, // PseudoVLOXEI8_V_M4_M4
|
|
0U, // PseudoVLOXEI8_V_M4_M4_MASK
|
|
0U, // PseudoVLOXEI8_V_M4_M8
|
|
0U, // PseudoVLOXEI8_V_M4_M8_MASK
|
|
0U, // PseudoVLOXEI8_V_M8_M8
|
|
0U, // PseudoVLOXEI8_V_M8_M8_MASK
|
|
0U, // PseudoVLOXEI8_V_MF2_M1
|
|
0U, // PseudoVLOXEI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXEI8_V_MF2_M2
|
|
0U, // PseudoVLOXEI8_V_MF2_M2_MASK
|
|
0U, // PseudoVLOXEI8_V_MF2_M4
|
|
0U, // PseudoVLOXEI8_V_MF2_M4_MASK
|
|
0U, // PseudoVLOXEI8_V_MF2_MF2
|
|
0U, // PseudoVLOXEI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXEI8_V_MF4_M1
|
|
0U, // PseudoVLOXEI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXEI8_V_MF4_M2
|
|
0U, // PseudoVLOXEI8_V_MF4_M2_MASK
|
|
0U, // PseudoVLOXEI8_V_MF4_MF2
|
|
0U, // PseudoVLOXEI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXEI8_V_MF4_MF4
|
|
0U, // PseudoVLOXEI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXEI8_V_MF8_M1
|
|
0U, // PseudoVLOXEI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLOXEI8_V_MF8_MF2
|
|
0U, // PseudoVLOXEI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLOXEI8_V_MF8_MF4
|
|
0U, // PseudoVLOXEI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLOXEI8_V_MF8_MF8
|
|
0U, // PseudoVLOXEI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M1_M1
|
|
0U, // PseudoVLOXSEG2EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M1_M2
|
|
0U, // PseudoVLOXSEG2EI16_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M1_M4
|
|
0U, // PseudoVLOXSEG2EI16_V_M1_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M1_MF2
|
|
0U, // PseudoVLOXSEG2EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M2_M1
|
|
0U, // PseudoVLOXSEG2EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M2_M2
|
|
0U, // PseudoVLOXSEG2EI16_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M2_M4
|
|
0U, // PseudoVLOXSEG2EI16_V_M2_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M4_M2
|
|
0U, // PseudoVLOXSEG2EI16_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M4_M4
|
|
0U, // PseudoVLOXSEG2EI16_V_M4_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M8_M4
|
|
0U, // PseudoVLOXSEG2EI16_V_M8_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_MF2_M1
|
|
0U, // PseudoVLOXSEG2EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_MF2_M2
|
|
0U, // PseudoVLOXSEG2EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG2EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG2EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_MF4_M1
|
|
0U, // PseudoVLOXSEG2EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG2EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG2EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_MF4_MF8
|
|
0U, // PseudoVLOXSEG2EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M1_M1
|
|
0U, // PseudoVLOXSEG2EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M1_M2
|
|
0U, // PseudoVLOXSEG2EI32_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M1_MF2
|
|
0U, // PseudoVLOXSEG2EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M1_MF4
|
|
0U, // PseudoVLOXSEG2EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M2_M1
|
|
0U, // PseudoVLOXSEG2EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M2_M2
|
|
0U, // PseudoVLOXSEG2EI32_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M2_M4
|
|
0U, // PseudoVLOXSEG2EI32_V_M2_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M2_MF2
|
|
0U, // PseudoVLOXSEG2EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M4_M1
|
|
0U, // PseudoVLOXSEG2EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M4_M2
|
|
0U, // PseudoVLOXSEG2EI32_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M4_M4
|
|
0U, // PseudoVLOXSEG2EI32_V_M4_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M8_M2
|
|
0U, // PseudoVLOXSEG2EI32_V_M8_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M8_M4
|
|
0U, // PseudoVLOXSEG2EI32_V_M8_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_MF2_M1
|
|
0U, // PseudoVLOXSEG2EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG2EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG2EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_MF2_MF8
|
|
0U, // PseudoVLOXSEG2EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M1_M1
|
|
0U, // PseudoVLOXSEG2EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M1_MF2
|
|
0U, // PseudoVLOXSEG2EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M1_MF4
|
|
0U, // PseudoVLOXSEG2EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M1_MF8
|
|
0U, // PseudoVLOXSEG2EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M2_M1
|
|
0U, // PseudoVLOXSEG2EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M2_M2
|
|
0U, // PseudoVLOXSEG2EI64_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M2_MF2
|
|
0U, // PseudoVLOXSEG2EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M2_MF4
|
|
0U, // PseudoVLOXSEG2EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M4_M1
|
|
0U, // PseudoVLOXSEG2EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M4_M2
|
|
0U, // PseudoVLOXSEG2EI64_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M4_M4
|
|
0U, // PseudoVLOXSEG2EI64_V_M4_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M4_MF2
|
|
0U, // PseudoVLOXSEG2EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M8_M1
|
|
0U, // PseudoVLOXSEG2EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M8_M2
|
|
0U, // PseudoVLOXSEG2EI64_V_M8_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M8_M4
|
|
0U, // PseudoVLOXSEG2EI64_V_M8_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_M1_M1
|
|
0U, // PseudoVLOXSEG2EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_M1_M2
|
|
0U, // PseudoVLOXSEG2EI8_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_M1_M4
|
|
0U, // PseudoVLOXSEG2EI8_V_M1_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_M2_M2
|
|
0U, // PseudoVLOXSEG2EI8_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_M2_M4
|
|
0U, // PseudoVLOXSEG2EI8_V_M2_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_M4_M4
|
|
0U, // PseudoVLOXSEG2EI8_V_M4_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF2_M1
|
|
0U, // PseudoVLOXSEG2EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF2_M2
|
|
0U, // PseudoVLOXSEG2EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF2_M4
|
|
0U, // PseudoVLOXSEG2EI8_V_MF2_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG2EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF4_M1
|
|
0U, // PseudoVLOXSEG2EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF4_M2
|
|
0U, // PseudoVLOXSEG2EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG2EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG2EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF8_M1
|
|
0U, // PseudoVLOXSEG2EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF8_MF2
|
|
0U, // PseudoVLOXSEG2EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF8_MF4
|
|
0U, // PseudoVLOXSEG2EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF8_MF8
|
|
0U, // PseudoVLOXSEG2EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_M1_M1
|
|
0U, // PseudoVLOXSEG3EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_M1_M2
|
|
0U, // PseudoVLOXSEG3EI16_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_M1_MF2
|
|
0U, // PseudoVLOXSEG3EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_M2_M1
|
|
0U, // PseudoVLOXSEG3EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_M2_M2
|
|
0U, // PseudoVLOXSEG3EI16_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_M4_M2
|
|
0U, // PseudoVLOXSEG3EI16_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_MF2_M1
|
|
0U, // PseudoVLOXSEG3EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_MF2_M2
|
|
0U, // PseudoVLOXSEG3EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG3EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG3EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_MF4_M1
|
|
0U, // PseudoVLOXSEG3EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG3EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG3EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_MF4_MF8
|
|
0U, // PseudoVLOXSEG3EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M1_M1
|
|
0U, // PseudoVLOXSEG3EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M1_M2
|
|
0U, // PseudoVLOXSEG3EI32_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M1_MF2
|
|
0U, // PseudoVLOXSEG3EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M1_MF4
|
|
0U, // PseudoVLOXSEG3EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M2_M1
|
|
0U, // PseudoVLOXSEG3EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M2_M2
|
|
0U, // PseudoVLOXSEG3EI32_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M2_MF2
|
|
0U, // PseudoVLOXSEG3EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M4_M1
|
|
0U, // PseudoVLOXSEG3EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M4_M2
|
|
0U, // PseudoVLOXSEG3EI32_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M8_M2
|
|
0U, // PseudoVLOXSEG3EI32_V_M8_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_MF2_M1
|
|
0U, // PseudoVLOXSEG3EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG3EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG3EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_MF2_MF8
|
|
0U, // PseudoVLOXSEG3EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M1_M1
|
|
0U, // PseudoVLOXSEG3EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M1_MF2
|
|
0U, // PseudoVLOXSEG3EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M1_MF4
|
|
0U, // PseudoVLOXSEG3EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M1_MF8
|
|
0U, // PseudoVLOXSEG3EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M2_M1
|
|
0U, // PseudoVLOXSEG3EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M2_M2
|
|
0U, // PseudoVLOXSEG3EI64_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M2_MF2
|
|
0U, // PseudoVLOXSEG3EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M2_MF4
|
|
0U, // PseudoVLOXSEG3EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M4_M1
|
|
0U, // PseudoVLOXSEG3EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M4_M2
|
|
0U, // PseudoVLOXSEG3EI64_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M4_MF2
|
|
0U, // PseudoVLOXSEG3EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M8_M1
|
|
0U, // PseudoVLOXSEG3EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M8_M2
|
|
0U, // PseudoVLOXSEG3EI64_V_M8_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_M1_M1
|
|
0U, // PseudoVLOXSEG3EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_M1_M2
|
|
0U, // PseudoVLOXSEG3EI8_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_M2_M2
|
|
0U, // PseudoVLOXSEG3EI8_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF2_M1
|
|
0U, // PseudoVLOXSEG3EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF2_M2
|
|
0U, // PseudoVLOXSEG3EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG3EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF4_M1
|
|
0U, // PseudoVLOXSEG3EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF4_M2
|
|
0U, // PseudoVLOXSEG3EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG3EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG3EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF8_M1
|
|
0U, // PseudoVLOXSEG3EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF8_MF2
|
|
0U, // PseudoVLOXSEG3EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF8_MF4
|
|
0U, // PseudoVLOXSEG3EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF8_MF8
|
|
0U, // PseudoVLOXSEG3EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_M1_M1
|
|
0U, // PseudoVLOXSEG4EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_M1_M2
|
|
0U, // PseudoVLOXSEG4EI16_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_M1_MF2
|
|
0U, // PseudoVLOXSEG4EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_M2_M1
|
|
0U, // PseudoVLOXSEG4EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_M2_M2
|
|
0U, // PseudoVLOXSEG4EI16_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_M4_M2
|
|
0U, // PseudoVLOXSEG4EI16_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_MF2_M1
|
|
0U, // PseudoVLOXSEG4EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_MF2_M2
|
|
0U, // PseudoVLOXSEG4EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG4EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG4EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_MF4_M1
|
|
0U, // PseudoVLOXSEG4EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG4EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG4EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_MF4_MF8
|
|
0U, // PseudoVLOXSEG4EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M1_M1
|
|
0U, // PseudoVLOXSEG4EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M1_M2
|
|
0U, // PseudoVLOXSEG4EI32_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M1_MF2
|
|
0U, // PseudoVLOXSEG4EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M1_MF4
|
|
0U, // PseudoVLOXSEG4EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M2_M1
|
|
0U, // PseudoVLOXSEG4EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M2_M2
|
|
0U, // PseudoVLOXSEG4EI32_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M2_MF2
|
|
0U, // PseudoVLOXSEG4EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M4_M1
|
|
0U, // PseudoVLOXSEG4EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M4_M2
|
|
0U, // PseudoVLOXSEG4EI32_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M8_M2
|
|
0U, // PseudoVLOXSEG4EI32_V_M8_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_MF2_M1
|
|
0U, // PseudoVLOXSEG4EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG4EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG4EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_MF2_MF8
|
|
0U, // PseudoVLOXSEG4EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M1_M1
|
|
0U, // PseudoVLOXSEG4EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M1_MF2
|
|
0U, // PseudoVLOXSEG4EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M1_MF4
|
|
0U, // PseudoVLOXSEG4EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M1_MF8
|
|
0U, // PseudoVLOXSEG4EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M2_M1
|
|
0U, // PseudoVLOXSEG4EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M2_M2
|
|
0U, // PseudoVLOXSEG4EI64_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M2_MF2
|
|
0U, // PseudoVLOXSEG4EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M2_MF4
|
|
0U, // PseudoVLOXSEG4EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M4_M1
|
|
0U, // PseudoVLOXSEG4EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M4_M2
|
|
0U, // PseudoVLOXSEG4EI64_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M4_MF2
|
|
0U, // PseudoVLOXSEG4EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M8_M1
|
|
0U, // PseudoVLOXSEG4EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M8_M2
|
|
0U, // PseudoVLOXSEG4EI64_V_M8_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_M1_M1
|
|
0U, // PseudoVLOXSEG4EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_M1_M2
|
|
0U, // PseudoVLOXSEG4EI8_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_M2_M2
|
|
0U, // PseudoVLOXSEG4EI8_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF2_M1
|
|
0U, // PseudoVLOXSEG4EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF2_M2
|
|
0U, // PseudoVLOXSEG4EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG4EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF4_M1
|
|
0U, // PseudoVLOXSEG4EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF4_M2
|
|
0U, // PseudoVLOXSEG4EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG4EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG4EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF8_M1
|
|
0U, // PseudoVLOXSEG4EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF8_MF2
|
|
0U, // PseudoVLOXSEG4EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF8_MF4
|
|
0U, // PseudoVLOXSEG4EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF8_MF8
|
|
0U, // PseudoVLOXSEG4EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_M1_M1
|
|
0U, // PseudoVLOXSEG5EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_M1_MF2
|
|
0U, // PseudoVLOXSEG5EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_M2_M1
|
|
0U, // PseudoVLOXSEG5EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_MF2_M1
|
|
0U, // PseudoVLOXSEG5EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG5EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG5EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_MF4_M1
|
|
0U, // PseudoVLOXSEG5EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG5EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG5EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_MF4_MF8
|
|
0U, // PseudoVLOXSEG5EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_M1_M1
|
|
0U, // PseudoVLOXSEG5EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_M1_MF2
|
|
0U, // PseudoVLOXSEG5EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_M1_MF4
|
|
0U, // PseudoVLOXSEG5EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_M2_M1
|
|
0U, // PseudoVLOXSEG5EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_M2_MF2
|
|
0U, // PseudoVLOXSEG5EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_M4_M1
|
|
0U, // PseudoVLOXSEG5EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_MF2_M1
|
|
0U, // PseudoVLOXSEG5EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG5EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG5EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_MF2_MF8
|
|
0U, // PseudoVLOXSEG5EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M1_M1
|
|
0U, // PseudoVLOXSEG5EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M1_MF2
|
|
0U, // PseudoVLOXSEG5EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M1_MF4
|
|
0U, // PseudoVLOXSEG5EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M1_MF8
|
|
0U, // PseudoVLOXSEG5EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M2_M1
|
|
0U, // PseudoVLOXSEG5EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M2_MF2
|
|
0U, // PseudoVLOXSEG5EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M2_MF4
|
|
0U, // PseudoVLOXSEG5EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M4_M1
|
|
0U, // PseudoVLOXSEG5EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M4_MF2
|
|
0U, // PseudoVLOXSEG5EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M8_M1
|
|
0U, // PseudoVLOXSEG5EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_M1_M1
|
|
0U, // PseudoVLOXSEG5EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF2_M1
|
|
0U, // PseudoVLOXSEG5EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG5EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF4_M1
|
|
0U, // PseudoVLOXSEG5EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG5EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG5EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF8_M1
|
|
0U, // PseudoVLOXSEG5EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF8_MF2
|
|
0U, // PseudoVLOXSEG5EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF8_MF4
|
|
0U, // PseudoVLOXSEG5EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF8_MF8
|
|
0U, // PseudoVLOXSEG5EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_M1_M1
|
|
0U, // PseudoVLOXSEG6EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_M1_MF2
|
|
0U, // PseudoVLOXSEG6EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_M2_M1
|
|
0U, // PseudoVLOXSEG6EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_MF2_M1
|
|
0U, // PseudoVLOXSEG6EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG6EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG6EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_MF4_M1
|
|
0U, // PseudoVLOXSEG6EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG6EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG6EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_MF4_MF8
|
|
0U, // PseudoVLOXSEG6EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_M1_M1
|
|
0U, // PseudoVLOXSEG6EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_M1_MF2
|
|
0U, // PseudoVLOXSEG6EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_M1_MF4
|
|
0U, // PseudoVLOXSEG6EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_M2_M1
|
|
0U, // PseudoVLOXSEG6EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_M2_MF2
|
|
0U, // PseudoVLOXSEG6EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_M4_M1
|
|
0U, // PseudoVLOXSEG6EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_MF2_M1
|
|
0U, // PseudoVLOXSEG6EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG6EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG6EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_MF2_MF8
|
|
0U, // PseudoVLOXSEG6EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M1_M1
|
|
0U, // PseudoVLOXSEG6EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M1_MF2
|
|
0U, // PseudoVLOXSEG6EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M1_MF4
|
|
0U, // PseudoVLOXSEG6EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M1_MF8
|
|
0U, // PseudoVLOXSEG6EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M2_M1
|
|
0U, // PseudoVLOXSEG6EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M2_MF2
|
|
0U, // PseudoVLOXSEG6EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M2_MF4
|
|
0U, // PseudoVLOXSEG6EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M4_M1
|
|
0U, // PseudoVLOXSEG6EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M4_MF2
|
|
0U, // PseudoVLOXSEG6EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M8_M1
|
|
0U, // PseudoVLOXSEG6EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_M1_M1
|
|
0U, // PseudoVLOXSEG6EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF2_M1
|
|
0U, // PseudoVLOXSEG6EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG6EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF4_M1
|
|
0U, // PseudoVLOXSEG6EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG6EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG6EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF8_M1
|
|
0U, // PseudoVLOXSEG6EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF8_MF2
|
|
0U, // PseudoVLOXSEG6EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF8_MF4
|
|
0U, // PseudoVLOXSEG6EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF8_MF8
|
|
0U, // PseudoVLOXSEG6EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_M1_M1
|
|
0U, // PseudoVLOXSEG7EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_M1_MF2
|
|
0U, // PseudoVLOXSEG7EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_M2_M1
|
|
0U, // PseudoVLOXSEG7EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_MF2_M1
|
|
0U, // PseudoVLOXSEG7EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG7EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG7EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_MF4_M1
|
|
0U, // PseudoVLOXSEG7EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG7EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG7EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_MF4_MF8
|
|
0U, // PseudoVLOXSEG7EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_M1_M1
|
|
0U, // PseudoVLOXSEG7EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_M1_MF2
|
|
0U, // PseudoVLOXSEG7EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_M1_MF4
|
|
0U, // PseudoVLOXSEG7EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_M2_M1
|
|
0U, // PseudoVLOXSEG7EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_M2_MF2
|
|
0U, // PseudoVLOXSEG7EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_M4_M1
|
|
0U, // PseudoVLOXSEG7EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_MF2_M1
|
|
0U, // PseudoVLOXSEG7EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG7EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG7EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_MF2_MF8
|
|
0U, // PseudoVLOXSEG7EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M1_M1
|
|
0U, // PseudoVLOXSEG7EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M1_MF2
|
|
0U, // PseudoVLOXSEG7EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M1_MF4
|
|
0U, // PseudoVLOXSEG7EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M1_MF8
|
|
0U, // PseudoVLOXSEG7EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M2_M1
|
|
0U, // PseudoVLOXSEG7EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M2_MF2
|
|
0U, // PseudoVLOXSEG7EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M2_MF4
|
|
0U, // PseudoVLOXSEG7EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M4_M1
|
|
0U, // PseudoVLOXSEG7EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M4_MF2
|
|
0U, // PseudoVLOXSEG7EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M8_M1
|
|
0U, // PseudoVLOXSEG7EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_M1_M1
|
|
0U, // PseudoVLOXSEG7EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF2_M1
|
|
0U, // PseudoVLOXSEG7EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG7EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF4_M1
|
|
0U, // PseudoVLOXSEG7EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG7EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG7EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF8_M1
|
|
0U, // PseudoVLOXSEG7EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF8_MF2
|
|
0U, // PseudoVLOXSEG7EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF8_MF4
|
|
0U, // PseudoVLOXSEG7EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF8_MF8
|
|
0U, // PseudoVLOXSEG7EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_M1_M1
|
|
0U, // PseudoVLOXSEG8EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_M1_MF2
|
|
0U, // PseudoVLOXSEG8EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_M2_M1
|
|
0U, // PseudoVLOXSEG8EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_MF2_M1
|
|
0U, // PseudoVLOXSEG8EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG8EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG8EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_MF4_M1
|
|
0U, // PseudoVLOXSEG8EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG8EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG8EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_MF4_MF8
|
|
0U, // PseudoVLOXSEG8EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_M1_M1
|
|
0U, // PseudoVLOXSEG8EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_M1_MF2
|
|
0U, // PseudoVLOXSEG8EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_M1_MF4
|
|
0U, // PseudoVLOXSEG8EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_M2_M1
|
|
0U, // PseudoVLOXSEG8EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_M2_MF2
|
|
0U, // PseudoVLOXSEG8EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_M4_M1
|
|
0U, // PseudoVLOXSEG8EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_MF2_M1
|
|
0U, // PseudoVLOXSEG8EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG8EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG8EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_MF2_MF8
|
|
0U, // PseudoVLOXSEG8EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M1_M1
|
|
0U, // PseudoVLOXSEG8EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M1_MF2
|
|
0U, // PseudoVLOXSEG8EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M1_MF4
|
|
0U, // PseudoVLOXSEG8EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M1_MF8
|
|
0U, // PseudoVLOXSEG8EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M2_M1
|
|
0U, // PseudoVLOXSEG8EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M2_MF2
|
|
0U, // PseudoVLOXSEG8EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M2_MF4
|
|
0U, // PseudoVLOXSEG8EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M4_M1
|
|
0U, // PseudoVLOXSEG8EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M4_MF2
|
|
0U, // PseudoVLOXSEG8EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M8_M1
|
|
0U, // PseudoVLOXSEG8EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_M1_M1
|
|
0U, // PseudoVLOXSEG8EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF2_M1
|
|
0U, // PseudoVLOXSEG8EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG8EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF4_M1
|
|
0U, // PseudoVLOXSEG8EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG8EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG8EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF8_M1
|
|
0U, // PseudoVLOXSEG8EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF8_MF2
|
|
0U, // PseudoVLOXSEG8EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF8_MF4
|
|
0U, // PseudoVLOXSEG8EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF8_MF8
|
|
0U, // PseudoVLOXSEG8EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLSE16_V_M1
|
|
0U, // PseudoVLSE16_V_M1_MASK
|
|
0U, // PseudoVLSE16_V_M2
|
|
0U, // PseudoVLSE16_V_M2_MASK
|
|
0U, // PseudoVLSE16_V_M4
|
|
0U, // PseudoVLSE16_V_M4_MASK
|
|
0U, // PseudoVLSE16_V_M8
|
|
0U, // PseudoVLSE16_V_M8_MASK
|
|
0U, // PseudoVLSE16_V_MF2
|
|
0U, // PseudoVLSE16_V_MF2_MASK
|
|
0U, // PseudoVLSE16_V_MF4
|
|
0U, // PseudoVLSE16_V_MF4_MASK
|
|
0U, // PseudoVLSE32_V_M1
|
|
0U, // PseudoVLSE32_V_M1_MASK
|
|
0U, // PseudoVLSE32_V_M2
|
|
0U, // PseudoVLSE32_V_M2_MASK
|
|
0U, // PseudoVLSE32_V_M4
|
|
0U, // PseudoVLSE32_V_M4_MASK
|
|
0U, // PseudoVLSE32_V_M8
|
|
0U, // PseudoVLSE32_V_M8_MASK
|
|
0U, // PseudoVLSE32_V_MF2
|
|
0U, // PseudoVLSE32_V_MF2_MASK
|
|
0U, // PseudoVLSE64_V_M1
|
|
0U, // PseudoVLSE64_V_M1_MASK
|
|
0U, // PseudoVLSE64_V_M2
|
|
0U, // PseudoVLSE64_V_M2_MASK
|
|
0U, // PseudoVLSE64_V_M4
|
|
0U, // PseudoVLSE64_V_M4_MASK
|
|
0U, // PseudoVLSE64_V_M8
|
|
0U, // PseudoVLSE64_V_M8_MASK
|
|
0U, // PseudoVLSE8_V_M1
|
|
0U, // PseudoVLSE8_V_M1_MASK
|
|
0U, // PseudoVLSE8_V_M2
|
|
0U, // PseudoVLSE8_V_M2_MASK
|
|
0U, // PseudoVLSE8_V_M4
|
|
0U, // PseudoVLSE8_V_M4_MASK
|
|
0U, // PseudoVLSE8_V_M8
|
|
0U, // PseudoVLSE8_V_M8_MASK
|
|
0U, // PseudoVLSE8_V_MF2
|
|
0U, // PseudoVLSE8_V_MF2_MASK
|
|
0U, // PseudoVLSE8_V_MF4
|
|
0U, // PseudoVLSE8_V_MF4_MASK
|
|
0U, // PseudoVLSE8_V_MF8
|
|
0U, // PseudoVLSE8_V_MF8_MASK
|
|
0U, // PseudoVLSEG2E16FF_V_M1
|
|
0U, // PseudoVLSEG2E16FF_V_M1_MASK
|
|
0U, // PseudoVLSEG2E16FF_V_M2
|
|
0U, // PseudoVLSEG2E16FF_V_M2_MASK
|
|
0U, // PseudoVLSEG2E16FF_V_M4
|
|
0U, // PseudoVLSEG2E16FF_V_M4_MASK
|
|
0U, // PseudoVLSEG2E16FF_V_MF2
|
|
0U, // PseudoVLSEG2E16FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG2E16FF_V_MF4
|
|
0U, // PseudoVLSEG2E16FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG2E16_V_M1
|
|
0U, // PseudoVLSEG2E16_V_M1_MASK
|
|
0U, // PseudoVLSEG2E16_V_M2
|
|
0U, // PseudoVLSEG2E16_V_M2_MASK
|
|
0U, // PseudoVLSEG2E16_V_M4
|
|
0U, // PseudoVLSEG2E16_V_M4_MASK
|
|
0U, // PseudoVLSEG2E16_V_MF2
|
|
0U, // PseudoVLSEG2E16_V_MF2_MASK
|
|
0U, // PseudoVLSEG2E16_V_MF4
|
|
0U, // PseudoVLSEG2E16_V_MF4_MASK
|
|
0U, // PseudoVLSEG2E32FF_V_M1
|
|
0U, // PseudoVLSEG2E32FF_V_M1_MASK
|
|
0U, // PseudoVLSEG2E32FF_V_M2
|
|
0U, // PseudoVLSEG2E32FF_V_M2_MASK
|
|
0U, // PseudoVLSEG2E32FF_V_M4
|
|
0U, // PseudoVLSEG2E32FF_V_M4_MASK
|
|
0U, // PseudoVLSEG2E32FF_V_MF2
|
|
0U, // PseudoVLSEG2E32FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG2E32_V_M1
|
|
0U, // PseudoVLSEG2E32_V_M1_MASK
|
|
0U, // PseudoVLSEG2E32_V_M2
|
|
0U, // PseudoVLSEG2E32_V_M2_MASK
|
|
0U, // PseudoVLSEG2E32_V_M4
|
|
0U, // PseudoVLSEG2E32_V_M4_MASK
|
|
0U, // PseudoVLSEG2E32_V_MF2
|
|
0U, // PseudoVLSEG2E32_V_MF2_MASK
|
|
0U, // PseudoVLSEG2E64FF_V_M1
|
|
0U, // PseudoVLSEG2E64FF_V_M1_MASK
|
|
0U, // PseudoVLSEG2E64FF_V_M2
|
|
0U, // PseudoVLSEG2E64FF_V_M2_MASK
|
|
0U, // PseudoVLSEG2E64FF_V_M4
|
|
0U, // PseudoVLSEG2E64FF_V_M4_MASK
|
|
0U, // PseudoVLSEG2E64_V_M1
|
|
0U, // PseudoVLSEG2E64_V_M1_MASK
|
|
0U, // PseudoVLSEG2E64_V_M2
|
|
0U, // PseudoVLSEG2E64_V_M2_MASK
|
|
0U, // PseudoVLSEG2E64_V_M4
|
|
0U, // PseudoVLSEG2E64_V_M4_MASK
|
|
0U, // PseudoVLSEG2E8FF_V_M1
|
|
0U, // PseudoVLSEG2E8FF_V_M1_MASK
|
|
0U, // PseudoVLSEG2E8FF_V_M2
|
|
0U, // PseudoVLSEG2E8FF_V_M2_MASK
|
|
0U, // PseudoVLSEG2E8FF_V_M4
|
|
0U, // PseudoVLSEG2E8FF_V_M4_MASK
|
|
0U, // PseudoVLSEG2E8FF_V_MF2
|
|
0U, // PseudoVLSEG2E8FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG2E8FF_V_MF4
|
|
0U, // PseudoVLSEG2E8FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG2E8FF_V_MF8
|
|
0U, // PseudoVLSEG2E8FF_V_MF8_MASK
|
|
0U, // PseudoVLSEG2E8_V_M1
|
|
0U, // PseudoVLSEG2E8_V_M1_MASK
|
|
0U, // PseudoVLSEG2E8_V_M2
|
|
0U, // PseudoVLSEG2E8_V_M2_MASK
|
|
0U, // PseudoVLSEG2E8_V_M4
|
|
0U, // PseudoVLSEG2E8_V_M4_MASK
|
|
0U, // PseudoVLSEG2E8_V_MF2
|
|
0U, // PseudoVLSEG2E8_V_MF2_MASK
|
|
0U, // PseudoVLSEG2E8_V_MF4
|
|
0U, // PseudoVLSEG2E8_V_MF4_MASK
|
|
0U, // PseudoVLSEG2E8_V_MF8
|
|
0U, // PseudoVLSEG2E8_V_MF8_MASK
|
|
0U, // PseudoVLSEG3E16FF_V_M1
|
|
0U, // PseudoVLSEG3E16FF_V_M1_MASK
|
|
0U, // PseudoVLSEG3E16FF_V_M2
|
|
0U, // PseudoVLSEG3E16FF_V_M2_MASK
|
|
0U, // PseudoVLSEG3E16FF_V_MF2
|
|
0U, // PseudoVLSEG3E16FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG3E16FF_V_MF4
|
|
0U, // PseudoVLSEG3E16FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG3E16_V_M1
|
|
0U, // PseudoVLSEG3E16_V_M1_MASK
|
|
0U, // PseudoVLSEG3E16_V_M2
|
|
0U, // PseudoVLSEG3E16_V_M2_MASK
|
|
0U, // PseudoVLSEG3E16_V_MF2
|
|
0U, // PseudoVLSEG3E16_V_MF2_MASK
|
|
0U, // PseudoVLSEG3E16_V_MF4
|
|
0U, // PseudoVLSEG3E16_V_MF4_MASK
|
|
0U, // PseudoVLSEG3E32FF_V_M1
|
|
0U, // PseudoVLSEG3E32FF_V_M1_MASK
|
|
0U, // PseudoVLSEG3E32FF_V_M2
|
|
0U, // PseudoVLSEG3E32FF_V_M2_MASK
|
|
0U, // PseudoVLSEG3E32FF_V_MF2
|
|
0U, // PseudoVLSEG3E32FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG3E32_V_M1
|
|
0U, // PseudoVLSEG3E32_V_M1_MASK
|
|
0U, // PseudoVLSEG3E32_V_M2
|
|
0U, // PseudoVLSEG3E32_V_M2_MASK
|
|
0U, // PseudoVLSEG3E32_V_MF2
|
|
0U, // PseudoVLSEG3E32_V_MF2_MASK
|
|
0U, // PseudoVLSEG3E64FF_V_M1
|
|
0U, // PseudoVLSEG3E64FF_V_M1_MASK
|
|
0U, // PseudoVLSEG3E64FF_V_M2
|
|
0U, // PseudoVLSEG3E64FF_V_M2_MASK
|
|
0U, // PseudoVLSEG3E64_V_M1
|
|
0U, // PseudoVLSEG3E64_V_M1_MASK
|
|
0U, // PseudoVLSEG3E64_V_M2
|
|
0U, // PseudoVLSEG3E64_V_M2_MASK
|
|
0U, // PseudoVLSEG3E8FF_V_M1
|
|
0U, // PseudoVLSEG3E8FF_V_M1_MASK
|
|
0U, // PseudoVLSEG3E8FF_V_M2
|
|
0U, // PseudoVLSEG3E8FF_V_M2_MASK
|
|
0U, // PseudoVLSEG3E8FF_V_MF2
|
|
0U, // PseudoVLSEG3E8FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG3E8FF_V_MF4
|
|
0U, // PseudoVLSEG3E8FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG3E8FF_V_MF8
|
|
0U, // PseudoVLSEG3E8FF_V_MF8_MASK
|
|
0U, // PseudoVLSEG3E8_V_M1
|
|
0U, // PseudoVLSEG3E8_V_M1_MASK
|
|
0U, // PseudoVLSEG3E8_V_M2
|
|
0U, // PseudoVLSEG3E8_V_M2_MASK
|
|
0U, // PseudoVLSEG3E8_V_MF2
|
|
0U, // PseudoVLSEG3E8_V_MF2_MASK
|
|
0U, // PseudoVLSEG3E8_V_MF4
|
|
0U, // PseudoVLSEG3E8_V_MF4_MASK
|
|
0U, // PseudoVLSEG3E8_V_MF8
|
|
0U, // PseudoVLSEG3E8_V_MF8_MASK
|
|
0U, // PseudoVLSEG4E16FF_V_M1
|
|
0U, // PseudoVLSEG4E16FF_V_M1_MASK
|
|
0U, // PseudoVLSEG4E16FF_V_M2
|
|
0U, // PseudoVLSEG4E16FF_V_M2_MASK
|
|
0U, // PseudoVLSEG4E16FF_V_MF2
|
|
0U, // PseudoVLSEG4E16FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG4E16FF_V_MF4
|
|
0U, // PseudoVLSEG4E16FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG4E16_V_M1
|
|
0U, // PseudoVLSEG4E16_V_M1_MASK
|
|
0U, // PseudoVLSEG4E16_V_M2
|
|
0U, // PseudoVLSEG4E16_V_M2_MASK
|
|
0U, // PseudoVLSEG4E16_V_MF2
|
|
0U, // PseudoVLSEG4E16_V_MF2_MASK
|
|
0U, // PseudoVLSEG4E16_V_MF4
|
|
0U, // PseudoVLSEG4E16_V_MF4_MASK
|
|
0U, // PseudoVLSEG4E32FF_V_M1
|
|
0U, // PseudoVLSEG4E32FF_V_M1_MASK
|
|
0U, // PseudoVLSEG4E32FF_V_M2
|
|
0U, // PseudoVLSEG4E32FF_V_M2_MASK
|
|
0U, // PseudoVLSEG4E32FF_V_MF2
|
|
0U, // PseudoVLSEG4E32FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG4E32_V_M1
|
|
0U, // PseudoVLSEG4E32_V_M1_MASK
|
|
0U, // PseudoVLSEG4E32_V_M2
|
|
0U, // PseudoVLSEG4E32_V_M2_MASK
|
|
0U, // PseudoVLSEG4E32_V_MF2
|
|
0U, // PseudoVLSEG4E32_V_MF2_MASK
|
|
0U, // PseudoVLSEG4E64FF_V_M1
|
|
0U, // PseudoVLSEG4E64FF_V_M1_MASK
|
|
0U, // PseudoVLSEG4E64FF_V_M2
|
|
0U, // PseudoVLSEG4E64FF_V_M2_MASK
|
|
0U, // PseudoVLSEG4E64_V_M1
|
|
0U, // PseudoVLSEG4E64_V_M1_MASK
|
|
0U, // PseudoVLSEG4E64_V_M2
|
|
0U, // PseudoVLSEG4E64_V_M2_MASK
|
|
0U, // PseudoVLSEG4E8FF_V_M1
|
|
0U, // PseudoVLSEG4E8FF_V_M1_MASK
|
|
0U, // PseudoVLSEG4E8FF_V_M2
|
|
0U, // PseudoVLSEG4E8FF_V_M2_MASK
|
|
0U, // PseudoVLSEG4E8FF_V_MF2
|
|
0U, // PseudoVLSEG4E8FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG4E8FF_V_MF4
|
|
0U, // PseudoVLSEG4E8FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG4E8FF_V_MF8
|
|
0U, // PseudoVLSEG4E8FF_V_MF8_MASK
|
|
0U, // PseudoVLSEG4E8_V_M1
|
|
0U, // PseudoVLSEG4E8_V_M1_MASK
|
|
0U, // PseudoVLSEG4E8_V_M2
|
|
0U, // PseudoVLSEG4E8_V_M2_MASK
|
|
0U, // PseudoVLSEG4E8_V_MF2
|
|
0U, // PseudoVLSEG4E8_V_MF2_MASK
|
|
0U, // PseudoVLSEG4E8_V_MF4
|
|
0U, // PseudoVLSEG4E8_V_MF4_MASK
|
|
0U, // PseudoVLSEG4E8_V_MF8
|
|
0U, // PseudoVLSEG4E8_V_MF8_MASK
|
|
0U, // PseudoVLSEG5E16FF_V_M1
|
|
0U, // PseudoVLSEG5E16FF_V_M1_MASK
|
|
0U, // PseudoVLSEG5E16FF_V_MF2
|
|
0U, // PseudoVLSEG5E16FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG5E16FF_V_MF4
|
|
0U, // PseudoVLSEG5E16FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG5E16_V_M1
|
|
0U, // PseudoVLSEG5E16_V_M1_MASK
|
|
0U, // PseudoVLSEG5E16_V_MF2
|
|
0U, // PseudoVLSEG5E16_V_MF2_MASK
|
|
0U, // PseudoVLSEG5E16_V_MF4
|
|
0U, // PseudoVLSEG5E16_V_MF4_MASK
|
|
0U, // PseudoVLSEG5E32FF_V_M1
|
|
0U, // PseudoVLSEG5E32FF_V_M1_MASK
|
|
0U, // PseudoVLSEG5E32FF_V_MF2
|
|
0U, // PseudoVLSEG5E32FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG5E32_V_M1
|
|
0U, // PseudoVLSEG5E32_V_M1_MASK
|
|
0U, // PseudoVLSEG5E32_V_MF2
|
|
0U, // PseudoVLSEG5E32_V_MF2_MASK
|
|
0U, // PseudoVLSEG5E64FF_V_M1
|
|
0U, // PseudoVLSEG5E64FF_V_M1_MASK
|
|
0U, // PseudoVLSEG5E64_V_M1
|
|
0U, // PseudoVLSEG5E64_V_M1_MASK
|
|
0U, // PseudoVLSEG5E8FF_V_M1
|
|
0U, // PseudoVLSEG5E8FF_V_M1_MASK
|
|
0U, // PseudoVLSEG5E8FF_V_MF2
|
|
0U, // PseudoVLSEG5E8FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG5E8FF_V_MF4
|
|
0U, // PseudoVLSEG5E8FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG5E8FF_V_MF8
|
|
0U, // PseudoVLSEG5E8FF_V_MF8_MASK
|
|
0U, // PseudoVLSEG5E8_V_M1
|
|
0U, // PseudoVLSEG5E8_V_M1_MASK
|
|
0U, // PseudoVLSEG5E8_V_MF2
|
|
0U, // PseudoVLSEG5E8_V_MF2_MASK
|
|
0U, // PseudoVLSEG5E8_V_MF4
|
|
0U, // PseudoVLSEG5E8_V_MF4_MASK
|
|
0U, // PseudoVLSEG5E8_V_MF8
|
|
0U, // PseudoVLSEG5E8_V_MF8_MASK
|
|
0U, // PseudoVLSEG6E16FF_V_M1
|
|
0U, // PseudoVLSEG6E16FF_V_M1_MASK
|
|
0U, // PseudoVLSEG6E16FF_V_MF2
|
|
0U, // PseudoVLSEG6E16FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG6E16FF_V_MF4
|
|
0U, // PseudoVLSEG6E16FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG6E16_V_M1
|
|
0U, // PseudoVLSEG6E16_V_M1_MASK
|
|
0U, // PseudoVLSEG6E16_V_MF2
|
|
0U, // PseudoVLSEG6E16_V_MF2_MASK
|
|
0U, // PseudoVLSEG6E16_V_MF4
|
|
0U, // PseudoVLSEG6E16_V_MF4_MASK
|
|
0U, // PseudoVLSEG6E32FF_V_M1
|
|
0U, // PseudoVLSEG6E32FF_V_M1_MASK
|
|
0U, // PseudoVLSEG6E32FF_V_MF2
|
|
0U, // PseudoVLSEG6E32FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG6E32_V_M1
|
|
0U, // PseudoVLSEG6E32_V_M1_MASK
|
|
0U, // PseudoVLSEG6E32_V_MF2
|
|
0U, // PseudoVLSEG6E32_V_MF2_MASK
|
|
0U, // PseudoVLSEG6E64FF_V_M1
|
|
0U, // PseudoVLSEG6E64FF_V_M1_MASK
|
|
0U, // PseudoVLSEG6E64_V_M1
|
|
0U, // PseudoVLSEG6E64_V_M1_MASK
|
|
0U, // PseudoVLSEG6E8FF_V_M1
|
|
0U, // PseudoVLSEG6E8FF_V_M1_MASK
|
|
0U, // PseudoVLSEG6E8FF_V_MF2
|
|
0U, // PseudoVLSEG6E8FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG6E8FF_V_MF4
|
|
0U, // PseudoVLSEG6E8FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG6E8FF_V_MF8
|
|
0U, // PseudoVLSEG6E8FF_V_MF8_MASK
|
|
0U, // PseudoVLSEG6E8_V_M1
|
|
0U, // PseudoVLSEG6E8_V_M1_MASK
|
|
0U, // PseudoVLSEG6E8_V_MF2
|
|
0U, // PseudoVLSEG6E8_V_MF2_MASK
|
|
0U, // PseudoVLSEG6E8_V_MF4
|
|
0U, // PseudoVLSEG6E8_V_MF4_MASK
|
|
0U, // PseudoVLSEG6E8_V_MF8
|
|
0U, // PseudoVLSEG6E8_V_MF8_MASK
|
|
0U, // PseudoVLSEG7E16FF_V_M1
|
|
0U, // PseudoVLSEG7E16FF_V_M1_MASK
|
|
0U, // PseudoVLSEG7E16FF_V_MF2
|
|
0U, // PseudoVLSEG7E16FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG7E16FF_V_MF4
|
|
0U, // PseudoVLSEG7E16FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG7E16_V_M1
|
|
0U, // PseudoVLSEG7E16_V_M1_MASK
|
|
0U, // PseudoVLSEG7E16_V_MF2
|
|
0U, // PseudoVLSEG7E16_V_MF2_MASK
|
|
0U, // PseudoVLSEG7E16_V_MF4
|
|
0U, // PseudoVLSEG7E16_V_MF4_MASK
|
|
0U, // PseudoVLSEG7E32FF_V_M1
|
|
0U, // PseudoVLSEG7E32FF_V_M1_MASK
|
|
0U, // PseudoVLSEG7E32FF_V_MF2
|
|
0U, // PseudoVLSEG7E32FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG7E32_V_M1
|
|
0U, // PseudoVLSEG7E32_V_M1_MASK
|
|
0U, // PseudoVLSEG7E32_V_MF2
|
|
0U, // PseudoVLSEG7E32_V_MF2_MASK
|
|
0U, // PseudoVLSEG7E64FF_V_M1
|
|
0U, // PseudoVLSEG7E64FF_V_M1_MASK
|
|
0U, // PseudoVLSEG7E64_V_M1
|
|
0U, // PseudoVLSEG7E64_V_M1_MASK
|
|
0U, // PseudoVLSEG7E8FF_V_M1
|
|
0U, // PseudoVLSEG7E8FF_V_M1_MASK
|
|
0U, // PseudoVLSEG7E8FF_V_MF2
|
|
0U, // PseudoVLSEG7E8FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG7E8FF_V_MF4
|
|
0U, // PseudoVLSEG7E8FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG7E8FF_V_MF8
|
|
0U, // PseudoVLSEG7E8FF_V_MF8_MASK
|
|
0U, // PseudoVLSEG7E8_V_M1
|
|
0U, // PseudoVLSEG7E8_V_M1_MASK
|
|
0U, // PseudoVLSEG7E8_V_MF2
|
|
0U, // PseudoVLSEG7E8_V_MF2_MASK
|
|
0U, // PseudoVLSEG7E8_V_MF4
|
|
0U, // PseudoVLSEG7E8_V_MF4_MASK
|
|
0U, // PseudoVLSEG7E8_V_MF8
|
|
0U, // PseudoVLSEG7E8_V_MF8_MASK
|
|
0U, // PseudoVLSEG8E16FF_V_M1
|
|
0U, // PseudoVLSEG8E16FF_V_M1_MASK
|
|
0U, // PseudoVLSEG8E16FF_V_MF2
|
|
0U, // PseudoVLSEG8E16FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG8E16FF_V_MF4
|
|
0U, // PseudoVLSEG8E16FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG8E16_V_M1
|
|
0U, // PseudoVLSEG8E16_V_M1_MASK
|
|
0U, // PseudoVLSEG8E16_V_MF2
|
|
0U, // PseudoVLSEG8E16_V_MF2_MASK
|
|
0U, // PseudoVLSEG8E16_V_MF4
|
|
0U, // PseudoVLSEG8E16_V_MF4_MASK
|
|
0U, // PseudoVLSEG8E32FF_V_M1
|
|
0U, // PseudoVLSEG8E32FF_V_M1_MASK
|
|
0U, // PseudoVLSEG8E32FF_V_MF2
|
|
0U, // PseudoVLSEG8E32FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG8E32_V_M1
|
|
0U, // PseudoVLSEG8E32_V_M1_MASK
|
|
0U, // PseudoVLSEG8E32_V_MF2
|
|
0U, // PseudoVLSEG8E32_V_MF2_MASK
|
|
0U, // PseudoVLSEG8E64FF_V_M1
|
|
0U, // PseudoVLSEG8E64FF_V_M1_MASK
|
|
0U, // PseudoVLSEG8E64_V_M1
|
|
0U, // PseudoVLSEG8E64_V_M1_MASK
|
|
0U, // PseudoVLSEG8E8FF_V_M1
|
|
0U, // PseudoVLSEG8E8FF_V_M1_MASK
|
|
0U, // PseudoVLSEG8E8FF_V_MF2
|
|
0U, // PseudoVLSEG8E8FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG8E8FF_V_MF4
|
|
0U, // PseudoVLSEG8E8FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG8E8FF_V_MF8
|
|
0U, // PseudoVLSEG8E8FF_V_MF8_MASK
|
|
0U, // PseudoVLSEG8E8_V_M1
|
|
0U, // PseudoVLSEG8E8_V_M1_MASK
|
|
0U, // PseudoVLSEG8E8_V_MF2
|
|
0U, // PseudoVLSEG8E8_V_MF2_MASK
|
|
0U, // PseudoVLSEG8E8_V_MF4
|
|
0U, // PseudoVLSEG8E8_V_MF4_MASK
|
|
0U, // PseudoVLSEG8E8_V_MF8
|
|
0U, // PseudoVLSEG8E8_V_MF8_MASK
|
|
0U, // PseudoVLSSEG2E16_V_M1
|
|
0U, // PseudoVLSSEG2E16_V_M1_MASK
|
|
0U, // PseudoVLSSEG2E16_V_M2
|
|
0U, // PseudoVLSSEG2E16_V_M2_MASK
|
|
0U, // PseudoVLSSEG2E16_V_M4
|
|
0U, // PseudoVLSSEG2E16_V_M4_MASK
|
|
0U, // PseudoVLSSEG2E16_V_MF2
|
|
0U, // PseudoVLSSEG2E16_V_MF2_MASK
|
|
0U, // PseudoVLSSEG2E16_V_MF4
|
|
0U, // PseudoVLSSEG2E16_V_MF4_MASK
|
|
0U, // PseudoVLSSEG2E32_V_M1
|
|
0U, // PseudoVLSSEG2E32_V_M1_MASK
|
|
0U, // PseudoVLSSEG2E32_V_M2
|
|
0U, // PseudoVLSSEG2E32_V_M2_MASK
|
|
0U, // PseudoVLSSEG2E32_V_M4
|
|
0U, // PseudoVLSSEG2E32_V_M4_MASK
|
|
0U, // PseudoVLSSEG2E32_V_MF2
|
|
0U, // PseudoVLSSEG2E32_V_MF2_MASK
|
|
0U, // PseudoVLSSEG2E64_V_M1
|
|
0U, // PseudoVLSSEG2E64_V_M1_MASK
|
|
0U, // PseudoVLSSEG2E64_V_M2
|
|
0U, // PseudoVLSSEG2E64_V_M2_MASK
|
|
0U, // PseudoVLSSEG2E64_V_M4
|
|
0U, // PseudoVLSSEG2E64_V_M4_MASK
|
|
0U, // PseudoVLSSEG2E8_V_M1
|
|
0U, // PseudoVLSSEG2E8_V_M1_MASK
|
|
0U, // PseudoVLSSEG2E8_V_M2
|
|
0U, // PseudoVLSSEG2E8_V_M2_MASK
|
|
0U, // PseudoVLSSEG2E8_V_M4
|
|
0U, // PseudoVLSSEG2E8_V_M4_MASK
|
|
0U, // PseudoVLSSEG2E8_V_MF2
|
|
0U, // PseudoVLSSEG2E8_V_MF2_MASK
|
|
0U, // PseudoVLSSEG2E8_V_MF4
|
|
0U, // PseudoVLSSEG2E8_V_MF4_MASK
|
|
0U, // PseudoVLSSEG2E8_V_MF8
|
|
0U, // PseudoVLSSEG2E8_V_MF8_MASK
|
|
0U, // PseudoVLSSEG3E16_V_M1
|
|
0U, // PseudoVLSSEG3E16_V_M1_MASK
|
|
0U, // PseudoVLSSEG3E16_V_M2
|
|
0U, // PseudoVLSSEG3E16_V_M2_MASK
|
|
0U, // PseudoVLSSEG3E16_V_MF2
|
|
0U, // PseudoVLSSEG3E16_V_MF2_MASK
|
|
0U, // PseudoVLSSEG3E16_V_MF4
|
|
0U, // PseudoVLSSEG3E16_V_MF4_MASK
|
|
0U, // PseudoVLSSEG3E32_V_M1
|
|
0U, // PseudoVLSSEG3E32_V_M1_MASK
|
|
0U, // PseudoVLSSEG3E32_V_M2
|
|
0U, // PseudoVLSSEG3E32_V_M2_MASK
|
|
0U, // PseudoVLSSEG3E32_V_MF2
|
|
0U, // PseudoVLSSEG3E32_V_MF2_MASK
|
|
0U, // PseudoVLSSEG3E64_V_M1
|
|
0U, // PseudoVLSSEG3E64_V_M1_MASK
|
|
0U, // PseudoVLSSEG3E64_V_M2
|
|
0U, // PseudoVLSSEG3E64_V_M2_MASK
|
|
0U, // PseudoVLSSEG3E8_V_M1
|
|
0U, // PseudoVLSSEG3E8_V_M1_MASK
|
|
0U, // PseudoVLSSEG3E8_V_M2
|
|
0U, // PseudoVLSSEG3E8_V_M2_MASK
|
|
0U, // PseudoVLSSEG3E8_V_MF2
|
|
0U, // PseudoVLSSEG3E8_V_MF2_MASK
|
|
0U, // PseudoVLSSEG3E8_V_MF4
|
|
0U, // PseudoVLSSEG3E8_V_MF4_MASK
|
|
0U, // PseudoVLSSEG3E8_V_MF8
|
|
0U, // PseudoVLSSEG3E8_V_MF8_MASK
|
|
0U, // PseudoVLSSEG4E16_V_M1
|
|
0U, // PseudoVLSSEG4E16_V_M1_MASK
|
|
0U, // PseudoVLSSEG4E16_V_M2
|
|
0U, // PseudoVLSSEG4E16_V_M2_MASK
|
|
0U, // PseudoVLSSEG4E16_V_MF2
|
|
0U, // PseudoVLSSEG4E16_V_MF2_MASK
|
|
0U, // PseudoVLSSEG4E16_V_MF4
|
|
0U, // PseudoVLSSEG4E16_V_MF4_MASK
|
|
0U, // PseudoVLSSEG4E32_V_M1
|
|
0U, // PseudoVLSSEG4E32_V_M1_MASK
|
|
0U, // PseudoVLSSEG4E32_V_M2
|
|
0U, // PseudoVLSSEG4E32_V_M2_MASK
|
|
0U, // PseudoVLSSEG4E32_V_MF2
|
|
0U, // PseudoVLSSEG4E32_V_MF2_MASK
|
|
0U, // PseudoVLSSEG4E64_V_M1
|
|
0U, // PseudoVLSSEG4E64_V_M1_MASK
|
|
0U, // PseudoVLSSEG4E64_V_M2
|
|
0U, // PseudoVLSSEG4E64_V_M2_MASK
|
|
0U, // PseudoVLSSEG4E8_V_M1
|
|
0U, // PseudoVLSSEG4E8_V_M1_MASK
|
|
0U, // PseudoVLSSEG4E8_V_M2
|
|
0U, // PseudoVLSSEG4E8_V_M2_MASK
|
|
0U, // PseudoVLSSEG4E8_V_MF2
|
|
0U, // PseudoVLSSEG4E8_V_MF2_MASK
|
|
0U, // PseudoVLSSEG4E8_V_MF4
|
|
0U, // PseudoVLSSEG4E8_V_MF4_MASK
|
|
0U, // PseudoVLSSEG4E8_V_MF8
|
|
0U, // PseudoVLSSEG4E8_V_MF8_MASK
|
|
0U, // PseudoVLSSEG5E16_V_M1
|
|
0U, // PseudoVLSSEG5E16_V_M1_MASK
|
|
0U, // PseudoVLSSEG5E16_V_MF2
|
|
0U, // PseudoVLSSEG5E16_V_MF2_MASK
|
|
0U, // PseudoVLSSEG5E16_V_MF4
|
|
0U, // PseudoVLSSEG5E16_V_MF4_MASK
|
|
0U, // PseudoVLSSEG5E32_V_M1
|
|
0U, // PseudoVLSSEG5E32_V_M1_MASK
|
|
0U, // PseudoVLSSEG5E32_V_MF2
|
|
0U, // PseudoVLSSEG5E32_V_MF2_MASK
|
|
0U, // PseudoVLSSEG5E64_V_M1
|
|
0U, // PseudoVLSSEG5E64_V_M1_MASK
|
|
0U, // PseudoVLSSEG5E8_V_M1
|
|
0U, // PseudoVLSSEG5E8_V_M1_MASK
|
|
0U, // PseudoVLSSEG5E8_V_MF2
|
|
0U, // PseudoVLSSEG5E8_V_MF2_MASK
|
|
0U, // PseudoVLSSEG5E8_V_MF4
|
|
0U, // PseudoVLSSEG5E8_V_MF4_MASK
|
|
0U, // PseudoVLSSEG5E8_V_MF8
|
|
0U, // PseudoVLSSEG5E8_V_MF8_MASK
|
|
0U, // PseudoVLSSEG6E16_V_M1
|
|
0U, // PseudoVLSSEG6E16_V_M1_MASK
|
|
0U, // PseudoVLSSEG6E16_V_MF2
|
|
0U, // PseudoVLSSEG6E16_V_MF2_MASK
|
|
0U, // PseudoVLSSEG6E16_V_MF4
|
|
0U, // PseudoVLSSEG6E16_V_MF4_MASK
|
|
0U, // PseudoVLSSEG6E32_V_M1
|
|
0U, // PseudoVLSSEG6E32_V_M1_MASK
|
|
0U, // PseudoVLSSEG6E32_V_MF2
|
|
0U, // PseudoVLSSEG6E32_V_MF2_MASK
|
|
0U, // PseudoVLSSEG6E64_V_M1
|
|
0U, // PseudoVLSSEG6E64_V_M1_MASK
|
|
0U, // PseudoVLSSEG6E8_V_M1
|
|
0U, // PseudoVLSSEG6E8_V_M1_MASK
|
|
0U, // PseudoVLSSEG6E8_V_MF2
|
|
0U, // PseudoVLSSEG6E8_V_MF2_MASK
|
|
0U, // PseudoVLSSEG6E8_V_MF4
|
|
0U, // PseudoVLSSEG6E8_V_MF4_MASK
|
|
0U, // PseudoVLSSEG6E8_V_MF8
|
|
0U, // PseudoVLSSEG6E8_V_MF8_MASK
|
|
0U, // PseudoVLSSEG7E16_V_M1
|
|
0U, // PseudoVLSSEG7E16_V_M1_MASK
|
|
0U, // PseudoVLSSEG7E16_V_MF2
|
|
0U, // PseudoVLSSEG7E16_V_MF2_MASK
|
|
0U, // PseudoVLSSEG7E16_V_MF4
|
|
0U, // PseudoVLSSEG7E16_V_MF4_MASK
|
|
0U, // PseudoVLSSEG7E32_V_M1
|
|
0U, // PseudoVLSSEG7E32_V_M1_MASK
|
|
0U, // PseudoVLSSEG7E32_V_MF2
|
|
0U, // PseudoVLSSEG7E32_V_MF2_MASK
|
|
0U, // PseudoVLSSEG7E64_V_M1
|
|
0U, // PseudoVLSSEG7E64_V_M1_MASK
|
|
0U, // PseudoVLSSEG7E8_V_M1
|
|
0U, // PseudoVLSSEG7E8_V_M1_MASK
|
|
0U, // PseudoVLSSEG7E8_V_MF2
|
|
0U, // PseudoVLSSEG7E8_V_MF2_MASK
|
|
0U, // PseudoVLSSEG7E8_V_MF4
|
|
0U, // PseudoVLSSEG7E8_V_MF4_MASK
|
|
0U, // PseudoVLSSEG7E8_V_MF8
|
|
0U, // PseudoVLSSEG7E8_V_MF8_MASK
|
|
0U, // PseudoVLSSEG8E16_V_M1
|
|
0U, // PseudoVLSSEG8E16_V_M1_MASK
|
|
0U, // PseudoVLSSEG8E16_V_MF2
|
|
0U, // PseudoVLSSEG8E16_V_MF2_MASK
|
|
0U, // PseudoVLSSEG8E16_V_MF4
|
|
0U, // PseudoVLSSEG8E16_V_MF4_MASK
|
|
0U, // PseudoVLSSEG8E32_V_M1
|
|
0U, // PseudoVLSSEG8E32_V_M1_MASK
|
|
0U, // PseudoVLSSEG8E32_V_MF2
|
|
0U, // PseudoVLSSEG8E32_V_MF2_MASK
|
|
0U, // PseudoVLSSEG8E64_V_M1
|
|
0U, // PseudoVLSSEG8E64_V_M1_MASK
|
|
0U, // PseudoVLSSEG8E8_V_M1
|
|
0U, // PseudoVLSSEG8E8_V_M1_MASK
|
|
0U, // PseudoVLSSEG8E8_V_MF2
|
|
0U, // PseudoVLSSEG8E8_V_MF2_MASK
|
|
0U, // PseudoVLSSEG8E8_V_MF4
|
|
0U, // PseudoVLSSEG8E8_V_MF4_MASK
|
|
0U, // PseudoVLSSEG8E8_V_MF8
|
|
0U, // PseudoVLSSEG8E8_V_MF8_MASK
|
|
0U, // PseudoVLUXEI16_V_M1_M1
|
|
0U, // PseudoVLUXEI16_V_M1_M1_MASK
|
|
0U, // PseudoVLUXEI16_V_M1_M2
|
|
0U, // PseudoVLUXEI16_V_M1_M2_MASK
|
|
0U, // PseudoVLUXEI16_V_M1_M4
|
|
0U, // PseudoVLUXEI16_V_M1_M4_MASK
|
|
0U, // PseudoVLUXEI16_V_M1_MF2
|
|
0U, // PseudoVLUXEI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXEI16_V_M2_M1
|
|
0U, // PseudoVLUXEI16_V_M2_M1_MASK
|
|
0U, // PseudoVLUXEI16_V_M2_M2
|
|
0U, // PseudoVLUXEI16_V_M2_M2_MASK
|
|
0U, // PseudoVLUXEI16_V_M2_M4
|
|
0U, // PseudoVLUXEI16_V_M2_M4_MASK
|
|
0U, // PseudoVLUXEI16_V_M2_M8
|
|
0U, // PseudoVLUXEI16_V_M2_M8_MASK
|
|
0U, // PseudoVLUXEI16_V_M4_M2
|
|
0U, // PseudoVLUXEI16_V_M4_M2_MASK
|
|
0U, // PseudoVLUXEI16_V_M4_M4
|
|
0U, // PseudoVLUXEI16_V_M4_M4_MASK
|
|
0U, // PseudoVLUXEI16_V_M4_M8
|
|
0U, // PseudoVLUXEI16_V_M4_M8_MASK
|
|
0U, // PseudoVLUXEI16_V_M8_M4
|
|
0U, // PseudoVLUXEI16_V_M8_M4_MASK
|
|
0U, // PseudoVLUXEI16_V_M8_M8
|
|
0U, // PseudoVLUXEI16_V_M8_M8_MASK
|
|
0U, // PseudoVLUXEI16_V_MF2_M1
|
|
0U, // PseudoVLUXEI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXEI16_V_MF2_M2
|
|
0U, // PseudoVLUXEI16_V_MF2_M2_MASK
|
|
0U, // PseudoVLUXEI16_V_MF2_MF2
|
|
0U, // PseudoVLUXEI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXEI16_V_MF2_MF4
|
|
0U, // PseudoVLUXEI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXEI16_V_MF4_M1
|
|
0U, // PseudoVLUXEI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXEI16_V_MF4_MF2
|
|
0U, // PseudoVLUXEI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXEI16_V_MF4_MF4
|
|
0U, // PseudoVLUXEI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXEI16_V_MF4_MF8
|
|
0U, // PseudoVLUXEI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLUXEI32_V_M1_M1
|
|
0U, // PseudoVLUXEI32_V_M1_M1_MASK
|
|
0U, // PseudoVLUXEI32_V_M1_M2
|
|
0U, // PseudoVLUXEI32_V_M1_M2_MASK
|
|
0U, // PseudoVLUXEI32_V_M1_MF2
|
|
0U, // PseudoVLUXEI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXEI32_V_M1_MF4
|
|
0U, // PseudoVLUXEI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXEI32_V_M2_M1
|
|
0U, // PseudoVLUXEI32_V_M2_M1_MASK
|
|
0U, // PseudoVLUXEI32_V_M2_M2
|
|
0U, // PseudoVLUXEI32_V_M2_M2_MASK
|
|
0U, // PseudoVLUXEI32_V_M2_M4
|
|
0U, // PseudoVLUXEI32_V_M2_M4_MASK
|
|
0U, // PseudoVLUXEI32_V_M2_MF2
|
|
0U, // PseudoVLUXEI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXEI32_V_M4_M1
|
|
0U, // PseudoVLUXEI32_V_M4_M1_MASK
|
|
0U, // PseudoVLUXEI32_V_M4_M2
|
|
0U, // PseudoVLUXEI32_V_M4_M2_MASK
|
|
0U, // PseudoVLUXEI32_V_M4_M4
|
|
0U, // PseudoVLUXEI32_V_M4_M4_MASK
|
|
0U, // PseudoVLUXEI32_V_M4_M8
|
|
0U, // PseudoVLUXEI32_V_M4_M8_MASK
|
|
0U, // PseudoVLUXEI32_V_M8_M2
|
|
0U, // PseudoVLUXEI32_V_M8_M2_MASK
|
|
0U, // PseudoVLUXEI32_V_M8_M4
|
|
0U, // PseudoVLUXEI32_V_M8_M4_MASK
|
|
0U, // PseudoVLUXEI32_V_M8_M8
|
|
0U, // PseudoVLUXEI32_V_M8_M8_MASK
|
|
0U, // PseudoVLUXEI32_V_MF2_M1
|
|
0U, // PseudoVLUXEI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXEI32_V_MF2_MF2
|
|
0U, // PseudoVLUXEI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXEI32_V_MF2_MF4
|
|
0U, // PseudoVLUXEI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXEI32_V_MF2_MF8
|
|
0U, // PseudoVLUXEI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLUXEI64_V_M1_M1
|
|
0U, // PseudoVLUXEI64_V_M1_M1_MASK
|
|
0U, // PseudoVLUXEI64_V_M1_MF2
|
|
0U, // PseudoVLUXEI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXEI64_V_M1_MF4
|
|
0U, // PseudoVLUXEI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXEI64_V_M1_MF8
|
|
0U, // PseudoVLUXEI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLUXEI64_V_M2_M1
|
|
0U, // PseudoVLUXEI64_V_M2_M1_MASK
|
|
0U, // PseudoVLUXEI64_V_M2_M2
|
|
0U, // PseudoVLUXEI64_V_M2_M2_MASK
|
|
0U, // PseudoVLUXEI64_V_M2_MF2
|
|
0U, // PseudoVLUXEI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXEI64_V_M2_MF4
|
|
0U, // PseudoVLUXEI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLUXEI64_V_M4_M1
|
|
0U, // PseudoVLUXEI64_V_M4_M1_MASK
|
|
0U, // PseudoVLUXEI64_V_M4_M2
|
|
0U, // PseudoVLUXEI64_V_M4_M2_MASK
|
|
0U, // PseudoVLUXEI64_V_M4_M4
|
|
0U, // PseudoVLUXEI64_V_M4_M4_MASK
|
|
0U, // PseudoVLUXEI64_V_M4_MF2
|
|
0U, // PseudoVLUXEI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLUXEI64_V_M8_M1
|
|
0U, // PseudoVLUXEI64_V_M8_M1_MASK
|
|
0U, // PseudoVLUXEI64_V_M8_M2
|
|
0U, // PseudoVLUXEI64_V_M8_M2_MASK
|
|
0U, // PseudoVLUXEI64_V_M8_M4
|
|
0U, // PseudoVLUXEI64_V_M8_M4_MASK
|
|
0U, // PseudoVLUXEI64_V_M8_M8
|
|
0U, // PseudoVLUXEI64_V_M8_M8_MASK
|
|
0U, // PseudoVLUXEI8_V_M1_M1
|
|
0U, // PseudoVLUXEI8_V_M1_M1_MASK
|
|
0U, // PseudoVLUXEI8_V_M1_M2
|
|
0U, // PseudoVLUXEI8_V_M1_M2_MASK
|
|
0U, // PseudoVLUXEI8_V_M1_M4
|
|
0U, // PseudoVLUXEI8_V_M1_M4_MASK
|
|
0U, // PseudoVLUXEI8_V_M1_M8
|
|
0U, // PseudoVLUXEI8_V_M1_M8_MASK
|
|
0U, // PseudoVLUXEI8_V_M2_M2
|
|
0U, // PseudoVLUXEI8_V_M2_M2_MASK
|
|
0U, // PseudoVLUXEI8_V_M2_M4
|
|
0U, // PseudoVLUXEI8_V_M2_M4_MASK
|
|
0U, // PseudoVLUXEI8_V_M2_M8
|
|
0U, // PseudoVLUXEI8_V_M2_M8_MASK
|
|
0U, // PseudoVLUXEI8_V_M4_M4
|
|
0U, // PseudoVLUXEI8_V_M4_M4_MASK
|
|
0U, // PseudoVLUXEI8_V_M4_M8
|
|
0U, // PseudoVLUXEI8_V_M4_M8_MASK
|
|
0U, // PseudoVLUXEI8_V_M8_M8
|
|
0U, // PseudoVLUXEI8_V_M8_M8_MASK
|
|
0U, // PseudoVLUXEI8_V_MF2_M1
|
|
0U, // PseudoVLUXEI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXEI8_V_MF2_M2
|
|
0U, // PseudoVLUXEI8_V_MF2_M2_MASK
|
|
0U, // PseudoVLUXEI8_V_MF2_M4
|
|
0U, // PseudoVLUXEI8_V_MF2_M4_MASK
|
|
0U, // PseudoVLUXEI8_V_MF2_MF2
|
|
0U, // PseudoVLUXEI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXEI8_V_MF4_M1
|
|
0U, // PseudoVLUXEI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXEI8_V_MF4_M2
|
|
0U, // PseudoVLUXEI8_V_MF4_M2_MASK
|
|
0U, // PseudoVLUXEI8_V_MF4_MF2
|
|
0U, // PseudoVLUXEI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXEI8_V_MF4_MF4
|
|
0U, // PseudoVLUXEI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXEI8_V_MF8_M1
|
|
0U, // PseudoVLUXEI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLUXEI8_V_MF8_MF2
|
|
0U, // PseudoVLUXEI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLUXEI8_V_MF8_MF4
|
|
0U, // PseudoVLUXEI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLUXEI8_V_MF8_MF8
|
|
0U, // PseudoVLUXEI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M1_M1
|
|
0U, // PseudoVLUXSEG2EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M1_M2
|
|
0U, // PseudoVLUXSEG2EI16_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M1_M4
|
|
0U, // PseudoVLUXSEG2EI16_V_M1_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M1_MF2
|
|
0U, // PseudoVLUXSEG2EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M2_M1
|
|
0U, // PseudoVLUXSEG2EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M2_M2
|
|
0U, // PseudoVLUXSEG2EI16_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M2_M4
|
|
0U, // PseudoVLUXSEG2EI16_V_M2_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M4_M2
|
|
0U, // PseudoVLUXSEG2EI16_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M4_M4
|
|
0U, // PseudoVLUXSEG2EI16_V_M4_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M8_M4
|
|
0U, // PseudoVLUXSEG2EI16_V_M8_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_MF2_M1
|
|
0U, // PseudoVLUXSEG2EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_MF2_M2
|
|
0U, // PseudoVLUXSEG2EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG2EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG2EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_MF4_M1
|
|
0U, // PseudoVLUXSEG2EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG2EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG2EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_MF4_MF8
|
|
0U, // PseudoVLUXSEG2EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M1_M1
|
|
0U, // PseudoVLUXSEG2EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M1_M2
|
|
0U, // PseudoVLUXSEG2EI32_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M1_MF2
|
|
0U, // PseudoVLUXSEG2EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M1_MF4
|
|
0U, // PseudoVLUXSEG2EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M2_M1
|
|
0U, // PseudoVLUXSEG2EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M2_M2
|
|
0U, // PseudoVLUXSEG2EI32_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M2_M4
|
|
0U, // PseudoVLUXSEG2EI32_V_M2_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M2_MF2
|
|
0U, // PseudoVLUXSEG2EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M4_M1
|
|
0U, // PseudoVLUXSEG2EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M4_M2
|
|
0U, // PseudoVLUXSEG2EI32_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M4_M4
|
|
0U, // PseudoVLUXSEG2EI32_V_M4_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M8_M2
|
|
0U, // PseudoVLUXSEG2EI32_V_M8_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M8_M4
|
|
0U, // PseudoVLUXSEG2EI32_V_M8_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_MF2_M1
|
|
0U, // PseudoVLUXSEG2EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG2EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG2EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_MF2_MF8
|
|
0U, // PseudoVLUXSEG2EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M1_M1
|
|
0U, // PseudoVLUXSEG2EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M1_MF2
|
|
0U, // PseudoVLUXSEG2EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M1_MF4
|
|
0U, // PseudoVLUXSEG2EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M1_MF8
|
|
0U, // PseudoVLUXSEG2EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M2_M1
|
|
0U, // PseudoVLUXSEG2EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M2_M2
|
|
0U, // PseudoVLUXSEG2EI64_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M2_MF2
|
|
0U, // PseudoVLUXSEG2EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M2_MF4
|
|
0U, // PseudoVLUXSEG2EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M4_M1
|
|
0U, // PseudoVLUXSEG2EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M4_M2
|
|
0U, // PseudoVLUXSEG2EI64_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M4_M4
|
|
0U, // PseudoVLUXSEG2EI64_V_M4_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M4_MF2
|
|
0U, // PseudoVLUXSEG2EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M8_M1
|
|
0U, // PseudoVLUXSEG2EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M8_M2
|
|
0U, // PseudoVLUXSEG2EI64_V_M8_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M8_M4
|
|
0U, // PseudoVLUXSEG2EI64_V_M8_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_M1_M1
|
|
0U, // PseudoVLUXSEG2EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_M1_M2
|
|
0U, // PseudoVLUXSEG2EI8_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_M1_M4
|
|
0U, // PseudoVLUXSEG2EI8_V_M1_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_M2_M2
|
|
0U, // PseudoVLUXSEG2EI8_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_M2_M4
|
|
0U, // PseudoVLUXSEG2EI8_V_M2_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_M4_M4
|
|
0U, // PseudoVLUXSEG2EI8_V_M4_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF2_M1
|
|
0U, // PseudoVLUXSEG2EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF2_M2
|
|
0U, // PseudoVLUXSEG2EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF2_M4
|
|
0U, // PseudoVLUXSEG2EI8_V_MF2_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG2EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF4_M1
|
|
0U, // PseudoVLUXSEG2EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF4_M2
|
|
0U, // PseudoVLUXSEG2EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG2EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG2EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF8_M1
|
|
0U, // PseudoVLUXSEG2EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF8_MF2
|
|
0U, // PseudoVLUXSEG2EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF8_MF4
|
|
0U, // PseudoVLUXSEG2EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF8_MF8
|
|
0U, // PseudoVLUXSEG2EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_M1_M1
|
|
0U, // PseudoVLUXSEG3EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_M1_M2
|
|
0U, // PseudoVLUXSEG3EI16_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_M1_MF2
|
|
0U, // PseudoVLUXSEG3EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_M2_M1
|
|
0U, // PseudoVLUXSEG3EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_M2_M2
|
|
0U, // PseudoVLUXSEG3EI16_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_M4_M2
|
|
0U, // PseudoVLUXSEG3EI16_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_MF2_M1
|
|
0U, // PseudoVLUXSEG3EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_MF2_M2
|
|
0U, // PseudoVLUXSEG3EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG3EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG3EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_MF4_M1
|
|
0U, // PseudoVLUXSEG3EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG3EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG3EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_MF4_MF8
|
|
0U, // PseudoVLUXSEG3EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M1_M1
|
|
0U, // PseudoVLUXSEG3EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M1_M2
|
|
0U, // PseudoVLUXSEG3EI32_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M1_MF2
|
|
0U, // PseudoVLUXSEG3EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M1_MF4
|
|
0U, // PseudoVLUXSEG3EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M2_M1
|
|
0U, // PseudoVLUXSEG3EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M2_M2
|
|
0U, // PseudoVLUXSEG3EI32_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M2_MF2
|
|
0U, // PseudoVLUXSEG3EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M4_M1
|
|
0U, // PseudoVLUXSEG3EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M4_M2
|
|
0U, // PseudoVLUXSEG3EI32_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M8_M2
|
|
0U, // PseudoVLUXSEG3EI32_V_M8_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_MF2_M1
|
|
0U, // PseudoVLUXSEG3EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG3EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG3EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_MF2_MF8
|
|
0U, // PseudoVLUXSEG3EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M1_M1
|
|
0U, // PseudoVLUXSEG3EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M1_MF2
|
|
0U, // PseudoVLUXSEG3EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M1_MF4
|
|
0U, // PseudoVLUXSEG3EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M1_MF8
|
|
0U, // PseudoVLUXSEG3EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M2_M1
|
|
0U, // PseudoVLUXSEG3EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M2_M2
|
|
0U, // PseudoVLUXSEG3EI64_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M2_MF2
|
|
0U, // PseudoVLUXSEG3EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M2_MF4
|
|
0U, // PseudoVLUXSEG3EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M4_M1
|
|
0U, // PseudoVLUXSEG3EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M4_M2
|
|
0U, // PseudoVLUXSEG3EI64_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M4_MF2
|
|
0U, // PseudoVLUXSEG3EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M8_M1
|
|
0U, // PseudoVLUXSEG3EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M8_M2
|
|
0U, // PseudoVLUXSEG3EI64_V_M8_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_M1_M1
|
|
0U, // PseudoVLUXSEG3EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_M1_M2
|
|
0U, // PseudoVLUXSEG3EI8_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_M2_M2
|
|
0U, // PseudoVLUXSEG3EI8_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF2_M1
|
|
0U, // PseudoVLUXSEG3EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF2_M2
|
|
0U, // PseudoVLUXSEG3EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG3EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF4_M1
|
|
0U, // PseudoVLUXSEG3EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF4_M2
|
|
0U, // PseudoVLUXSEG3EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG3EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG3EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF8_M1
|
|
0U, // PseudoVLUXSEG3EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF8_MF2
|
|
0U, // PseudoVLUXSEG3EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF8_MF4
|
|
0U, // PseudoVLUXSEG3EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF8_MF8
|
|
0U, // PseudoVLUXSEG3EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_M1_M1
|
|
0U, // PseudoVLUXSEG4EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_M1_M2
|
|
0U, // PseudoVLUXSEG4EI16_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_M1_MF2
|
|
0U, // PseudoVLUXSEG4EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_M2_M1
|
|
0U, // PseudoVLUXSEG4EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_M2_M2
|
|
0U, // PseudoVLUXSEG4EI16_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_M4_M2
|
|
0U, // PseudoVLUXSEG4EI16_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_MF2_M1
|
|
0U, // PseudoVLUXSEG4EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_MF2_M2
|
|
0U, // PseudoVLUXSEG4EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG4EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG4EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_MF4_M1
|
|
0U, // PseudoVLUXSEG4EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG4EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG4EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_MF4_MF8
|
|
0U, // PseudoVLUXSEG4EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M1_M1
|
|
0U, // PseudoVLUXSEG4EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M1_M2
|
|
0U, // PseudoVLUXSEG4EI32_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M1_MF2
|
|
0U, // PseudoVLUXSEG4EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M1_MF4
|
|
0U, // PseudoVLUXSEG4EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M2_M1
|
|
0U, // PseudoVLUXSEG4EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M2_M2
|
|
0U, // PseudoVLUXSEG4EI32_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M2_MF2
|
|
0U, // PseudoVLUXSEG4EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M4_M1
|
|
0U, // PseudoVLUXSEG4EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M4_M2
|
|
0U, // PseudoVLUXSEG4EI32_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M8_M2
|
|
0U, // PseudoVLUXSEG4EI32_V_M8_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_MF2_M1
|
|
0U, // PseudoVLUXSEG4EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG4EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG4EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_MF2_MF8
|
|
0U, // PseudoVLUXSEG4EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M1_M1
|
|
0U, // PseudoVLUXSEG4EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M1_MF2
|
|
0U, // PseudoVLUXSEG4EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M1_MF4
|
|
0U, // PseudoVLUXSEG4EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M1_MF8
|
|
0U, // PseudoVLUXSEG4EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M2_M1
|
|
0U, // PseudoVLUXSEG4EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M2_M2
|
|
0U, // PseudoVLUXSEG4EI64_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M2_MF2
|
|
0U, // PseudoVLUXSEG4EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M2_MF4
|
|
0U, // PseudoVLUXSEG4EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M4_M1
|
|
0U, // PseudoVLUXSEG4EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M4_M2
|
|
0U, // PseudoVLUXSEG4EI64_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M4_MF2
|
|
0U, // PseudoVLUXSEG4EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M8_M1
|
|
0U, // PseudoVLUXSEG4EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M8_M2
|
|
0U, // PseudoVLUXSEG4EI64_V_M8_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_M1_M1
|
|
0U, // PseudoVLUXSEG4EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_M1_M2
|
|
0U, // PseudoVLUXSEG4EI8_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_M2_M2
|
|
0U, // PseudoVLUXSEG4EI8_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF2_M1
|
|
0U, // PseudoVLUXSEG4EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF2_M2
|
|
0U, // PseudoVLUXSEG4EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG4EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF4_M1
|
|
0U, // PseudoVLUXSEG4EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF4_M2
|
|
0U, // PseudoVLUXSEG4EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG4EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG4EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF8_M1
|
|
0U, // PseudoVLUXSEG4EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF8_MF2
|
|
0U, // PseudoVLUXSEG4EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF8_MF4
|
|
0U, // PseudoVLUXSEG4EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF8_MF8
|
|
0U, // PseudoVLUXSEG4EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_M1_M1
|
|
0U, // PseudoVLUXSEG5EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_M1_MF2
|
|
0U, // PseudoVLUXSEG5EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_M2_M1
|
|
0U, // PseudoVLUXSEG5EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_MF2_M1
|
|
0U, // PseudoVLUXSEG5EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG5EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG5EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_MF4_M1
|
|
0U, // PseudoVLUXSEG5EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG5EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG5EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_MF4_MF8
|
|
0U, // PseudoVLUXSEG5EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_M1_M1
|
|
0U, // PseudoVLUXSEG5EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_M1_MF2
|
|
0U, // PseudoVLUXSEG5EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_M1_MF4
|
|
0U, // PseudoVLUXSEG5EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_M2_M1
|
|
0U, // PseudoVLUXSEG5EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_M2_MF2
|
|
0U, // PseudoVLUXSEG5EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_M4_M1
|
|
0U, // PseudoVLUXSEG5EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_MF2_M1
|
|
0U, // PseudoVLUXSEG5EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG5EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG5EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_MF2_MF8
|
|
0U, // PseudoVLUXSEG5EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M1_M1
|
|
0U, // PseudoVLUXSEG5EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M1_MF2
|
|
0U, // PseudoVLUXSEG5EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M1_MF4
|
|
0U, // PseudoVLUXSEG5EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M1_MF8
|
|
0U, // PseudoVLUXSEG5EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M2_M1
|
|
0U, // PseudoVLUXSEG5EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M2_MF2
|
|
0U, // PseudoVLUXSEG5EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M2_MF4
|
|
0U, // PseudoVLUXSEG5EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M4_M1
|
|
0U, // PseudoVLUXSEG5EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M4_MF2
|
|
0U, // PseudoVLUXSEG5EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M8_M1
|
|
0U, // PseudoVLUXSEG5EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_M1_M1
|
|
0U, // PseudoVLUXSEG5EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF2_M1
|
|
0U, // PseudoVLUXSEG5EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG5EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF4_M1
|
|
0U, // PseudoVLUXSEG5EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG5EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG5EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF8_M1
|
|
0U, // PseudoVLUXSEG5EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF8_MF2
|
|
0U, // PseudoVLUXSEG5EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF8_MF4
|
|
0U, // PseudoVLUXSEG5EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF8_MF8
|
|
0U, // PseudoVLUXSEG5EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_M1_M1
|
|
0U, // PseudoVLUXSEG6EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_M1_MF2
|
|
0U, // PseudoVLUXSEG6EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_M2_M1
|
|
0U, // PseudoVLUXSEG6EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_MF2_M1
|
|
0U, // PseudoVLUXSEG6EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG6EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG6EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_MF4_M1
|
|
0U, // PseudoVLUXSEG6EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG6EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG6EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_MF4_MF8
|
|
0U, // PseudoVLUXSEG6EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_M1_M1
|
|
0U, // PseudoVLUXSEG6EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_M1_MF2
|
|
0U, // PseudoVLUXSEG6EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_M1_MF4
|
|
0U, // PseudoVLUXSEG6EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_M2_M1
|
|
0U, // PseudoVLUXSEG6EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_M2_MF2
|
|
0U, // PseudoVLUXSEG6EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_M4_M1
|
|
0U, // PseudoVLUXSEG6EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_MF2_M1
|
|
0U, // PseudoVLUXSEG6EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG6EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG6EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_MF2_MF8
|
|
0U, // PseudoVLUXSEG6EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M1_M1
|
|
0U, // PseudoVLUXSEG6EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M1_MF2
|
|
0U, // PseudoVLUXSEG6EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M1_MF4
|
|
0U, // PseudoVLUXSEG6EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M1_MF8
|
|
0U, // PseudoVLUXSEG6EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M2_M1
|
|
0U, // PseudoVLUXSEG6EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M2_MF2
|
|
0U, // PseudoVLUXSEG6EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M2_MF4
|
|
0U, // PseudoVLUXSEG6EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M4_M1
|
|
0U, // PseudoVLUXSEG6EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M4_MF2
|
|
0U, // PseudoVLUXSEG6EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M8_M1
|
|
0U, // PseudoVLUXSEG6EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_M1_M1
|
|
0U, // PseudoVLUXSEG6EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF2_M1
|
|
0U, // PseudoVLUXSEG6EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG6EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF4_M1
|
|
0U, // PseudoVLUXSEG6EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG6EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG6EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF8_M1
|
|
0U, // PseudoVLUXSEG6EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF8_MF2
|
|
0U, // PseudoVLUXSEG6EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF8_MF4
|
|
0U, // PseudoVLUXSEG6EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF8_MF8
|
|
0U, // PseudoVLUXSEG6EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_M1_M1
|
|
0U, // PseudoVLUXSEG7EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_M1_MF2
|
|
0U, // PseudoVLUXSEG7EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_M2_M1
|
|
0U, // PseudoVLUXSEG7EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_MF2_M1
|
|
0U, // PseudoVLUXSEG7EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG7EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG7EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_MF4_M1
|
|
0U, // PseudoVLUXSEG7EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG7EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG7EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_MF4_MF8
|
|
0U, // PseudoVLUXSEG7EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_M1_M1
|
|
0U, // PseudoVLUXSEG7EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_M1_MF2
|
|
0U, // PseudoVLUXSEG7EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_M1_MF4
|
|
0U, // PseudoVLUXSEG7EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_M2_M1
|
|
0U, // PseudoVLUXSEG7EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_M2_MF2
|
|
0U, // PseudoVLUXSEG7EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_M4_M1
|
|
0U, // PseudoVLUXSEG7EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_MF2_M1
|
|
0U, // PseudoVLUXSEG7EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG7EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG7EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_MF2_MF8
|
|
0U, // PseudoVLUXSEG7EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M1_M1
|
|
0U, // PseudoVLUXSEG7EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M1_MF2
|
|
0U, // PseudoVLUXSEG7EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M1_MF4
|
|
0U, // PseudoVLUXSEG7EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M1_MF8
|
|
0U, // PseudoVLUXSEG7EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M2_M1
|
|
0U, // PseudoVLUXSEG7EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M2_MF2
|
|
0U, // PseudoVLUXSEG7EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M2_MF4
|
|
0U, // PseudoVLUXSEG7EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M4_M1
|
|
0U, // PseudoVLUXSEG7EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M4_MF2
|
|
0U, // PseudoVLUXSEG7EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M8_M1
|
|
0U, // PseudoVLUXSEG7EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_M1_M1
|
|
0U, // PseudoVLUXSEG7EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF2_M1
|
|
0U, // PseudoVLUXSEG7EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG7EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF4_M1
|
|
0U, // PseudoVLUXSEG7EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG7EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG7EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF8_M1
|
|
0U, // PseudoVLUXSEG7EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF8_MF2
|
|
0U, // PseudoVLUXSEG7EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF8_MF4
|
|
0U, // PseudoVLUXSEG7EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF8_MF8
|
|
0U, // PseudoVLUXSEG7EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_M1_M1
|
|
0U, // PseudoVLUXSEG8EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_M1_MF2
|
|
0U, // PseudoVLUXSEG8EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_M2_M1
|
|
0U, // PseudoVLUXSEG8EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_MF2_M1
|
|
0U, // PseudoVLUXSEG8EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG8EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG8EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_MF4_M1
|
|
0U, // PseudoVLUXSEG8EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG8EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG8EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_MF4_MF8
|
|
0U, // PseudoVLUXSEG8EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_M1_M1
|
|
0U, // PseudoVLUXSEG8EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_M1_MF2
|
|
0U, // PseudoVLUXSEG8EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_M1_MF4
|
|
0U, // PseudoVLUXSEG8EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_M2_M1
|
|
0U, // PseudoVLUXSEG8EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_M2_MF2
|
|
0U, // PseudoVLUXSEG8EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_M4_M1
|
|
0U, // PseudoVLUXSEG8EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_MF2_M1
|
|
0U, // PseudoVLUXSEG8EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG8EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG8EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_MF2_MF8
|
|
0U, // PseudoVLUXSEG8EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M1_M1
|
|
0U, // PseudoVLUXSEG8EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M1_MF2
|
|
0U, // PseudoVLUXSEG8EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M1_MF4
|
|
0U, // PseudoVLUXSEG8EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M1_MF8
|
|
0U, // PseudoVLUXSEG8EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M2_M1
|
|
0U, // PseudoVLUXSEG8EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M2_MF2
|
|
0U, // PseudoVLUXSEG8EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M2_MF4
|
|
0U, // PseudoVLUXSEG8EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M4_M1
|
|
0U, // PseudoVLUXSEG8EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M4_MF2
|
|
0U, // PseudoVLUXSEG8EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M8_M1
|
|
0U, // PseudoVLUXSEG8EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_M1_M1
|
|
0U, // PseudoVLUXSEG8EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF2_M1
|
|
0U, // PseudoVLUXSEG8EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG8EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF4_M1
|
|
0U, // PseudoVLUXSEG8EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG8EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG8EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF8_M1
|
|
0U, // PseudoVLUXSEG8EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF8_MF2
|
|
0U, // PseudoVLUXSEG8EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF8_MF4
|
|
0U, // PseudoVLUXSEG8EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF8_MF8
|
|
0U, // PseudoVLUXSEG8EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVMACC_VV_M1
|
|
0U, // PseudoVMACC_VV_M1_MASK
|
|
0U, // PseudoVMACC_VV_M2
|
|
0U, // PseudoVMACC_VV_M2_MASK
|
|
0U, // PseudoVMACC_VV_M4
|
|
0U, // PseudoVMACC_VV_M4_MASK
|
|
0U, // PseudoVMACC_VV_M8
|
|
0U, // PseudoVMACC_VV_M8_MASK
|
|
0U, // PseudoVMACC_VV_MF2
|
|
0U, // PseudoVMACC_VV_MF2_MASK
|
|
0U, // PseudoVMACC_VV_MF4
|
|
0U, // PseudoVMACC_VV_MF4_MASK
|
|
0U, // PseudoVMACC_VV_MF8
|
|
0U, // PseudoVMACC_VV_MF8_MASK
|
|
0U, // PseudoVMACC_VX_M1
|
|
0U, // PseudoVMACC_VX_M1_MASK
|
|
0U, // PseudoVMACC_VX_M2
|
|
0U, // PseudoVMACC_VX_M2_MASK
|
|
0U, // PseudoVMACC_VX_M4
|
|
0U, // PseudoVMACC_VX_M4_MASK
|
|
0U, // PseudoVMACC_VX_M8
|
|
0U, // PseudoVMACC_VX_M8_MASK
|
|
0U, // PseudoVMACC_VX_MF2
|
|
0U, // PseudoVMACC_VX_MF2_MASK
|
|
0U, // PseudoVMACC_VX_MF4
|
|
0U, // PseudoVMACC_VX_MF4_MASK
|
|
0U, // PseudoVMACC_VX_MF8
|
|
0U, // PseudoVMACC_VX_MF8_MASK
|
|
0U, // PseudoVMADC_VIM_M1
|
|
0U, // PseudoVMADC_VIM_M2
|
|
0U, // PseudoVMADC_VIM_M4
|
|
0U, // PseudoVMADC_VIM_M8
|
|
0U, // PseudoVMADC_VIM_MF2
|
|
0U, // PseudoVMADC_VIM_MF4
|
|
0U, // PseudoVMADC_VIM_MF8
|
|
0U, // PseudoVMADC_VI_M1
|
|
0U, // PseudoVMADC_VI_M2
|
|
0U, // PseudoVMADC_VI_M4
|
|
0U, // PseudoVMADC_VI_M8
|
|
0U, // PseudoVMADC_VI_MF2
|
|
0U, // PseudoVMADC_VI_MF4
|
|
0U, // PseudoVMADC_VI_MF8
|
|
0U, // PseudoVMADC_VVM_M1
|
|
0U, // PseudoVMADC_VVM_M2
|
|
0U, // PseudoVMADC_VVM_M4
|
|
0U, // PseudoVMADC_VVM_M8
|
|
0U, // PseudoVMADC_VVM_MF2
|
|
0U, // PseudoVMADC_VVM_MF4
|
|
0U, // PseudoVMADC_VVM_MF8
|
|
0U, // PseudoVMADC_VV_M1
|
|
0U, // PseudoVMADC_VV_M2
|
|
0U, // PseudoVMADC_VV_M4
|
|
0U, // PseudoVMADC_VV_M8
|
|
0U, // PseudoVMADC_VV_MF2
|
|
0U, // PseudoVMADC_VV_MF4
|
|
0U, // PseudoVMADC_VV_MF8
|
|
0U, // PseudoVMADC_VXM_M1
|
|
0U, // PseudoVMADC_VXM_M2
|
|
0U, // PseudoVMADC_VXM_M4
|
|
0U, // PseudoVMADC_VXM_M8
|
|
0U, // PseudoVMADC_VXM_MF2
|
|
0U, // PseudoVMADC_VXM_MF4
|
|
0U, // PseudoVMADC_VXM_MF8
|
|
0U, // PseudoVMADC_VX_M1
|
|
0U, // PseudoVMADC_VX_M2
|
|
0U, // PseudoVMADC_VX_M4
|
|
0U, // PseudoVMADC_VX_M8
|
|
0U, // PseudoVMADC_VX_MF2
|
|
0U, // PseudoVMADC_VX_MF4
|
|
0U, // PseudoVMADC_VX_MF8
|
|
0U, // PseudoVMADD_VV_M1
|
|
0U, // PseudoVMADD_VV_M1_MASK
|
|
0U, // PseudoVMADD_VV_M2
|
|
0U, // PseudoVMADD_VV_M2_MASK
|
|
0U, // PseudoVMADD_VV_M4
|
|
0U, // PseudoVMADD_VV_M4_MASK
|
|
0U, // PseudoVMADD_VV_M8
|
|
0U, // PseudoVMADD_VV_M8_MASK
|
|
0U, // PseudoVMADD_VV_MF2
|
|
0U, // PseudoVMADD_VV_MF2_MASK
|
|
0U, // PseudoVMADD_VV_MF4
|
|
0U, // PseudoVMADD_VV_MF4_MASK
|
|
0U, // PseudoVMADD_VV_MF8
|
|
0U, // PseudoVMADD_VV_MF8_MASK
|
|
0U, // PseudoVMADD_VX_M1
|
|
0U, // PseudoVMADD_VX_M1_MASK
|
|
0U, // PseudoVMADD_VX_M2
|
|
0U, // PseudoVMADD_VX_M2_MASK
|
|
0U, // PseudoVMADD_VX_M4
|
|
0U, // PseudoVMADD_VX_M4_MASK
|
|
0U, // PseudoVMADD_VX_M8
|
|
0U, // PseudoVMADD_VX_M8_MASK
|
|
0U, // PseudoVMADD_VX_MF2
|
|
0U, // PseudoVMADD_VX_MF2_MASK
|
|
0U, // PseudoVMADD_VX_MF4
|
|
0U, // PseudoVMADD_VX_MF4_MASK
|
|
0U, // PseudoVMADD_VX_MF8
|
|
0U, // PseudoVMADD_VX_MF8_MASK
|
|
0U, // PseudoVMANDN_MM_M1
|
|
0U, // PseudoVMANDN_MM_M2
|
|
0U, // PseudoVMANDN_MM_M4
|
|
0U, // PseudoVMANDN_MM_M8
|
|
0U, // PseudoVMANDN_MM_MF2
|
|
0U, // PseudoVMANDN_MM_MF4
|
|
0U, // PseudoVMANDN_MM_MF8
|
|
0U, // PseudoVMAND_MM_M1
|
|
0U, // PseudoVMAND_MM_M2
|
|
0U, // PseudoVMAND_MM_M4
|
|
0U, // PseudoVMAND_MM_M8
|
|
0U, // PseudoVMAND_MM_MF2
|
|
0U, // PseudoVMAND_MM_MF4
|
|
0U, // PseudoVMAND_MM_MF8
|
|
0U, // PseudoVMAXU_VV_M1
|
|
0U, // PseudoVMAXU_VV_M1_MASK
|
|
0U, // PseudoVMAXU_VV_M2
|
|
0U, // PseudoVMAXU_VV_M2_MASK
|
|
0U, // PseudoVMAXU_VV_M4
|
|
0U, // PseudoVMAXU_VV_M4_MASK
|
|
0U, // PseudoVMAXU_VV_M8
|
|
0U, // PseudoVMAXU_VV_M8_MASK
|
|
0U, // PseudoVMAXU_VV_MF2
|
|
0U, // PseudoVMAXU_VV_MF2_MASK
|
|
0U, // PseudoVMAXU_VV_MF4
|
|
0U, // PseudoVMAXU_VV_MF4_MASK
|
|
0U, // PseudoVMAXU_VV_MF8
|
|
0U, // PseudoVMAXU_VV_MF8_MASK
|
|
0U, // PseudoVMAXU_VX_M1
|
|
0U, // PseudoVMAXU_VX_M1_MASK
|
|
0U, // PseudoVMAXU_VX_M2
|
|
0U, // PseudoVMAXU_VX_M2_MASK
|
|
0U, // PseudoVMAXU_VX_M4
|
|
0U, // PseudoVMAXU_VX_M4_MASK
|
|
0U, // PseudoVMAXU_VX_M8
|
|
0U, // PseudoVMAXU_VX_M8_MASK
|
|
0U, // PseudoVMAXU_VX_MF2
|
|
0U, // PseudoVMAXU_VX_MF2_MASK
|
|
0U, // PseudoVMAXU_VX_MF4
|
|
0U, // PseudoVMAXU_VX_MF4_MASK
|
|
0U, // PseudoVMAXU_VX_MF8
|
|
0U, // PseudoVMAXU_VX_MF8_MASK
|
|
0U, // PseudoVMAX_VV_M1
|
|
0U, // PseudoVMAX_VV_M1_MASK
|
|
0U, // PseudoVMAX_VV_M2
|
|
0U, // PseudoVMAX_VV_M2_MASK
|
|
0U, // PseudoVMAX_VV_M4
|
|
0U, // PseudoVMAX_VV_M4_MASK
|
|
0U, // PseudoVMAX_VV_M8
|
|
0U, // PseudoVMAX_VV_M8_MASK
|
|
0U, // PseudoVMAX_VV_MF2
|
|
0U, // PseudoVMAX_VV_MF2_MASK
|
|
0U, // PseudoVMAX_VV_MF4
|
|
0U, // PseudoVMAX_VV_MF4_MASK
|
|
0U, // PseudoVMAX_VV_MF8
|
|
0U, // PseudoVMAX_VV_MF8_MASK
|
|
0U, // PseudoVMAX_VX_M1
|
|
0U, // PseudoVMAX_VX_M1_MASK
|
|
0U, // PseudoVMAX_VX_M2
|
|
0U, // PseudoVMAX_VX_M2_MASK
|
|
0U, // PseudoVMAX_VX_M4
|
|
0U, // PseudoVMAX_VX_M4_MASK
|
|
0U, // PseudoVMAX_VX_M8
|
|
0U, // PseudoVMAX_VX_M8_MASK
|
|
0U, // PseudoVMAX_VX_MF2
|
|
0U, // PseudoVMAX_VX_MF2_MASK
|
|
0U, // PseudoVMAX_VX_MF4
|
|
0U, // PseudoVMAX_VX_MF4_MASK
|
|
0U, // PseudoVMAX_VX_MF8
|
|
0U, // PseudoVMAX_VX_MF8_MASK
|
|
0U, // PseudoVMCLR_M_B1
|
|
0U, // PseudoVMCLR_M_B16
|
|
0U, // PseudoVMCLR_M_B2
|
|
0U, // PseudoVMCLR_M_B32
|
|
0U, // PseudoVMCLR_M_B4
|
|
0U, // PseudoVMCLR_M_B64
|
|
0U, // PseudoVMCLR_M_B8
|
|
0U, // PseudoVMERGE_VIM_M1
|
|
0U, // PseudoVMERGE_VIM_M2
|
|
0U, // PseudoVMERGE_VIM_M4
|
|
0U, // PseudoVMERGE_VIM_M8
|
|
0U, // PseudoVMERGE_VIM_MF2
|
|
0U, // PseudoVMERGE_VIM_MF4
|
|
0U, // PseudoVMERGE_VIM_MF8
|
|
0U, // PseudoVMERGE_VVM_M1
|
|
0U, // PseudoVMERGE_VVM_M2
|
|
0U, // PseudoVMERGE_VVM_M4
|
|
0U, // PseudoVMERGE_VVM_M8
|
|
0U, // PseudoVMERGE_VVM_MF2
|
|
0U, // PseudoVMERGE_VVM_MF4
|
|
0U, // PseudoVMERGE_VVM_MF8
|
|
0U, // PseudoVMERGE_VXM_M1
|
|
0U, // PseudoVMERGE_VXM_M2
|
|
0U, // PseudoVMERGE_VXM_M4
|
|
0U, // PseudoVMERGE_VXM_M8
|
|
0U, // PseudoVMERGE_VXM_MF2
|
|
0U, // PseudoVMERGE_VXM_MF4
|
|
0U, // PseudoVMERGE_VXM_MF8
|
|
0U, // PseudoVMFEQ_VFPR16_M1
|
|
0U, // PseudoVMFEQ_VFPR16_M1_MASK
|
|
0U, // PseudoVMFEQ_VFPR16_M2
|
|
0U, // PseudoVMFEQ_VFPR16_M2_MASK
|
|
0U, // PseudoVMFEQ_VFPR16_M4
|
|
0U, // PseudoVMFEQ_VFPR16_M4_MASK
|
|
0U, // PseudoVMFEQ_VFPR16_M8
|
|
0U, // PseudoVMFEQ_VFPR16_M8_MASK
|
|
0U, // PseudoVMFEQ_VFPR16_MF2
|
|
0U, // PseudoVMFEQ_VFPR16_MF2_MASK
|
|
0U, // PseudoVMFEQ_VFPR16_MF4
|
|
0U, // PseudoVMFEQ_VFPR16_MF4_MASK
|
|
0U, // PseudoVMFEQ_VFPR32_M1
|
|
0U, // PseudoVMFEQ_VFPR32_M1_MASK
|
|
0U, // PseudoVMFEQ_VFPR32_M2
|
|
0U, // PseudoVMFEQ_VFPR32_M2_MASK
|
|
0U, // PseudoVMFEQ_VFPR32_M4
|
|
0U, // PseudoVMFEQ_VFPR32_M4_MASK
|
|
0U, // PseudoVMFEQ_VFPR32_M8
|
|
0U, // PseudoVMFEQ_VFPR32_M8_MASK
|
|
0U, // PseudoVMFEQ_VFPR32_MF2
|
|
0U, // PseudoVMFEQ_VFPR32_MF2_MASK
|
|
0U, // PseudoVMFEQ_VFPR64_M1
|
|
0U, // PseudoVMFEQ_VFPR64_M1_MASK
|
|
0U, // PseudoVMFEQ_VFPR64_M2
|
|
0U, // PseudoVMFEQ_VFPR64_M2_MASK
|
|
0U, // PseudoVMFEQ_VFPR64_M4
|
|
0U, // PseudoVMFEQ_VFPR64_M4_MASK
|
|
0U, // PseudoVMFEQ_VFPR64_M8
|
|
0U, // PseudoVMFEQ_VFPR64_M8_MASK
|
|
0U, // PseudoVMFEQ_VV_M1
|
|
0U, // PseudoVMFEQ_VV_M1_MASK
|
|
0U, // PseudoVMFEQ_VV_M2
|
|
0U, // PseudoVMFEQ_VV_M2_MASK
|
|
0U, // PseudoVMFEQ_VV_M4
|
|
0U, // PseudoVMFEQ_VV_M4_MASK
|
|
0U, // PseudoVMFEQ_VV_M8
|
|
0U, // PseudoVMFEQ_VV_M8_MASK
|
|
0U, // PseudoVMFEQ_VV_MF2
|
|
0U, // PseudoVMFEQ_VV_MF2_MASK
|
|
0U, // PseudoVMFEQ_VV_MF4
|
|
0U, // PseudoVMFEQ_VV_MF4_MASK
|
|
0U, // PseudoVMFGE_VFPR16_M1
|
|
0U, // PseudoVMFGE_VFPR16_M1_MASK
|
|
0U, // PseudoVMFGE_VFPR16_M2
|
|
0U, // PseudoVMFGE_VFPR16_M2_MASK
|
|
0U, // PseudoVMFGE_VFPR16_M4
|
|
0U, // PseudoVMFGE_VFPR16_M4_MASK
|
|
0U, // PseudoVMFGE_VFPR16_M8
|
|
0U, // PseudoVMFGE_VFPR16_M8_MASK
|
|
0U, // PseudoVMFGE_VFPR16_MF2
|
|
0U, // PseudoVMFGE_VFPR16_MF2_MASK
|
|
0U, // PseudoVMFGE_VFPR16_MF4
|
|
0U, // PseudoVMFGE_VFPR16_MF4_MASK
|
|
0U, // PseudoVMFGE_VFPR32_M1
|
|
0U, // PseudoVMFGE_VFPR32_M1_MASK
|
|
0U, // PseudoVMFGE_VFPR32_M2
|
|
0U, // PseudoVMFGE_VFPR32_M2_MASK
|
|
0U, // PseudoVMFGE_VFPR32_M4
|
|
0U, // PseudoVMFGE_VFPR32_M4_MASK
|
|
0U, // PseudoVMFGE_VFPR32_M8
|
|
0U, // PseudoVMFGE_VFPR32_M8_MASK
|
|
0U, // PseudoVMFGE_VFPR32_MF2
|
|
0U, // PseudoVMFGE_VFPR32_MF2_MASK
|
|
0U, // PseudoVMFGE_VFPR64_M1
|
|
0U, // PseudoVMFGE_VFPR64_M1_MASK
|
|
0U, // PseudoVMFGE_VFPR64_M2
|
|
0U, // PseudoVMFGE_VFPR64_M2_MASK
|
|
0U, // PseudoVMFGE_VFPR64_M4
|
|
0U, // PseudoVMFGE_VFPR64_M4_MASK
|
|
0U, // PseudoVMFGE_VFPR64_M8
|
|
0U, // PseudoVMFGE_VFPR64_M8_MASK
|
|
0U, // PseudoVMFGT_VFPR16_M1
|
|
0U, // PseudoVMFGT_VFPR16_M1_MASK
|
|
0U, // PseudoVMFGT_VFPR16_M2
|
|
0U, // PseudoVMFGT_VFPR16_M2_MASK
|
|
0U, // PseudoVMFGT_VFPR16_M4
|
|
0U, // PseudoVMFGT_VFPR16_M4_MASK
|
|
0U, // PseudoVMFGT_VFPR16_M8
|
|
0U, // PseudoVMFGT_VFPR16_M8_MASK
|
|
0U, // PseudoVMFGT_VFPR16_MF2
|
|
0U, // PseudoVMFGT_VFPR16_MF2_MASK
|
|
0U, // PseudoVMFGT_VFPR16_MF4
|
|
0U, // PseudoVMFGT_VFPR16_MF4_MASK
|
|
0U, // PseudoVMFGT_VFPR32_M1
|
|
0U, // PseudoVMFGT_VFPR32_M1_MASK
|
|
0U, // PseudoVMFGT_VFPR32_M2
|
|
0U, // PseudoVMFGT_VFPR32_M2_MASK
|
|
0U, // PseudoVMFGT_VFPR32_M4
|
|
0U, // PseudoVMFGT_VFPR32_M4_MASK
|
|
0U, // PseudoVMFGT_VFPR32_M8
|
|
0U, // PseudoVMFGT_VFPR32_M8_MASK
|
|
0U, // PseudoVMFGT_VFPR32_MF2
|
|
0U, // PseudoVMFGT_VFPR32_MF2_MASK
|
|
0U, // PseudoVMFGT_VFPR64_M1
|
|
0U, // PseudoVMFGT_VFPR64_M1_MASK
|
|
0U, // PseudoVMFGT_VFPR64_M2
|
|
0U, // PseudoVMFGT_VFPR64_M2_MASK
|
|
0U, // PseudoVMFGT_VFPR64_M4
|
|
0U, // PseudoVMFGT_VFPR64_M4_MASK
|
|
0U, // PseudoVMFGT_VFPR64_M8
|
|
0U, // PseudoVMFGT_VFPR64_M8_MASK
|
|
0U, // PseudoVMFLE_VFPR16_M1
|
|
0U, // PseudoVMFLE_VFPR16_M1_MASK
|
|
0U, // PseudoVMFLE_VFPR16_M2
|
|
0U, // PseudoVMFLE_VFPR16_M2_MASK
|
|
0U, // PseudoVMFLE_VFPR16_M4
|
|
0U, // PseudoVMFLE_VFPR16_M4_MASK
|
|
0U, // PseudoVMFLE_VFPR16_M8
|
|
0U, // PseudoVMFLE_VFPR16_M8_MASK
|
|
0U, // PseudoVMFLE_VFPR16_MF2
|
|
0U, // PseudoVMFLE_VFPR16_MF2_MASK
|
|
0U, // PseudoVMFLE_VFPR16_MF4
|
|
0U, // PseudoVMFLE_VFPR16_MF4_MASK
|
|
0U, // PseudoVMFLE_VFPR32_M1
|
|
0U, // PseudoVMFLE_VFPR32_M1_MASK
|
|
0U, // PseudoVMFLE_VFPR32_M2
|
|
0U, // PseudoVMFLE_VFPR32_M2_MASK
|
|
0U, // PseudoVMFLE_VFPR32_M4
|
|
0U, // PseudoVMFLE_VFPR32_M4_MASK
|
|
0U, // PseudoVMFLE_VFPR32_M8
|
|
0U, // PseudoVMFLE_VFPR32_M8_MASK
|
|
0U, // PseudoVMFLE_VFPR32_MF2
|
|
0U, // PseudoVMFLE_VFPR32_MF2_MASK
|
|
0U, // PseudoVMFLE_VFPR64_M1
|
|
0U, // PseudoVMFLE_VFPR64_M1_MASK
|
|
0U, // PseudoVMFLE_VFPR64_M2
|
|
0U, // PseudoVMFLE_VFPR64_M2_MASK
|
|
0U, // PseudoVMFLE_VFPR64_M4
|
|
0U, // PseudoVMFLE_VFPR64_M4_MASK
|
|
0U, // PseudoVMFLE_VFPR64_M8
|
|
0U, // PseudoVMFLE_VFPR64_M8_MASK
|
|
0U, // PseudoVMFLE_VV_M1
|
|
0U, // PseudoVMFLE_VV_M1_MASK
|
|
0U, // PseudoVMFLE_VV_M2
|
|
0U, // PseudoVMFLE_VV_M2_MASK
|
|
0U, // PseudoVMFLE_VV_M4
|
|
0U, // PseudoVMFLE_VV_M4_MASK
|
|
0U, // PseudoVMFLE_VV_M8
|
|
0U, // PseudoVMFLE_VV_M8_MASK
|
|
0U, // PseudoVMFLE_VV_MF2
|
|
0U, // PseudoVMFLE_VV_MF2_MASK
|
|
0U, // PseudoVMFLE_VV_MF4
|
|
0U, // PseudoVMFLE_VV_MF4_MASK
|
|
0U, // PseudoVMFLT_VFPR16_M1
|
|
0U, // PseudoVMFLT_VFPR16_M1_MASK
|
|
0U, // PseudoVMFLT_VFPR16_M2
|
|
0U, // PseudoVMFLT_VFPR16_M2_MASK
|
|
0U, // PseudoVMFLT_VFPR16_M4
|
|
0U, // PseudoVMFLT_VFPR16_M4_MASK
|
|
0U, // PseudoVMFLT_VFPR16_M8
|
|
0U, // PseudoVMFLT_VFPR16_M8_MASK
|
|
0U, // PseudoVMFLT_VFPR16_MF2
|
|
0U, // PseudoVMFLT_VFPR16_MF2_MASK
|
|
0U, // PseudoVMFLT_VFPR16_MF4
|
|
0U, // PseudoVMFLT_VFPR16_MF4_MASK
|
|
0U, // PseudoVMFLT_VFPR32_M1
|
|
0U, // PseudoVMFLT_VFPR32_M1_MASK
|
|
0U, // PseudoVMFLT_VFPR32_M2
|
|
0U, // PseudoVMFLT_VFPR32_M2_MASK
|
|
0U, // PseudoVMFLT_VFPR32_M4
|
|
0U, // PseudoVMFLT_VFPR32_M4_MASK
|
|
0U, // PseudoVMFLT_VFPR32_M8
|
|
0U, // PseudoVMFLT_VFPR32_M8_MASK
|
|
0U, // PseudoVMFLT_VFPR32_MF2
|
|
0U, // PseudoVMFLT_VFPR32_MF2_MASK
|
|
0U, // PseudoVMFLT_VFPR64_M1
|
|
0U, // PseudoVMFLT_VFPR64_M1_MASK
|
|
0U, // PseudoVMFLT_VFPR64_M2
|
|
0U, // PseudoVMFLT_VFPR64_M2_MASK
|
|
0U, // PseudoVMFLT_VFPR64_M4
|
|
0U, // PseudoVMFLT_VFPR64_M4_MASK
|
|
0U, // PseudoVMFLT_VFPR64_M8
|
|
0U, // PseudoVMFLT_VFPR64_M8_MASK
|
|
0U, // PseudoVMFLT_VV_M1
|
|
0U, // PseudoVMFLT_VV_M1_MASK
|
|
0U, // PseudoVMFLT_VV_M2
|
|
0U, // PseudoVMFLT_VV_M2_MASK
|
|
0U, // PseudoVMFLT_VV_M4
|
|
0U, // PseudoVMFLT_VV_M4_MASK
|
|
0U, // PseudoVMFLT_VV_M8
|
|
0U, // PseudoVMFLT_VV_M8_MASK
|
|
0U, // PseudoVMFLT_VV_MF2
|
|
0U, // PseudoVMFLT_VV_MF2_MASK
|
|
0U, // PseudoVMFLT_VV_MF4
|
|
0U, // PseudoVMFLT_VV_MF4_MASK
|
|
0U, // PseudoVMFNE_VFPR16_M1
|
|
0U, // PseudoVMFNE_VFPR16_M1_MASK
|
|
0U, // PseudoVMFNE_VFPR16_M2
|
|
0U, // PseudoVMFNE_VFPR16_M2_MASK
|
|
0U, // PseudoVMFNE_VFPR16_M4
|
|
0U, // PseudoVMFNE_VFPR16_M4_MASK
|
|
0U, // PseudoVMFNE_VFPR16_M8
|
|
0U, // PseudoVMFNE_VFPR16_M8_MASK
|
|
0U, // PseudoVMFNE_VFPR16_MF2
|
|
0U, // PseudoVMFNE_VFPR16_MF2_MASK
|
|
0U, // PseudoVMFNE_VFPR16_MF4
|
|
0U, // PseudoVMFNE_VFPR16_MF4_MASK
|
|
0U, // PseudoVMFNE_VFPR32_M1
|
|
0U, // PseudoVMFNE_VFPR32_M1_MASK
|
|
0U, // PseudoVMFNE_VFPR32_M2
|
|
0U, // PseudoVMFNE_VFPR32_M2_MASK
|
|
0U, // PseudoVMFNE_VFPR32_M4
|
|
0U, // PseudoVMFNE_VFPR32_M4_MASK
|
|
0U, // PseudoVMFNE_VFPR32_M8
|
|
0U, // PseudoVMFNE_VFPR32_M8_MASK
|
|
0U, // PseudoVMFNE_VFPR32_MF2
|
|
0U, // PseudoVMFNE_VFPR32_MF2_MASK
|
|
0U, // PseudoVMFNE_VFPR64_M1
|
|
0U, // PseudoVMFNE_VFPR64_M1_MASK
|
|
0U, // PseudoVMFNE_VFPR64_M2
|
|
0U, // PseudoVMFNE_VFPR64_M2_MASK
|
|
0U, // PseudoVMFNE_VFPR64_M4
|
|
0U, // PseudoVMFNE_VFPR64_M4_MASK
|
|
0U, // PseudoVMFNE_VFPR64_M8
|
|
0U, // PseudoVMFNE_VFPR64_M8_MASK
|
|
0U, // PseudoVMFNE_VV_M1
|
|
0U, // PseudoVMFNE_VV_M1_MASK
|
|
0U, // PseudoVMFNE_VV_M2
|
|
0U, // PseudoVMFNE_VV_M2_MASK
|
|
0U, // PseudoVMFNE_VV_M4
|
|
0U, // PseudoVMFNE_VV_M4_MASK
|
|
0U, // PseudoVMFNE_VV_M8
|
|
0U, // PseudoVMFNE_VV_M8_MASK
|
|
0U, // PseudoVMFNE_VV_MF2
|
|
0U, // PseudoVMFNE_VV_MF2_MASK
|
|
0U, // PseudoVMFNE_VV_MF4
|
|
0U, // PseudoVMFNE_VV_MF4_MASK
|
|
0U, // PseudoVMINU_VV_M1
|
|
0U, // PseudoVMINU_VV_M1_MASK
|
|
0U, // PseudoVMINU_VV_M2
|
|
0U, // PseudoVMINU_VV_M2_MASK
|
|
0U, // PseudoVMINU_VV_M4
|
|
0U, // PseudoVMINU_VV_M4_MASK
|
|
0U, // PseudoVMINU_VV_M8
|
|
0U, // PseudoVMINU_VV_M8_MASK
|
|
0U, // PseudoVMINU_VV_MF2
|
|
0U, // PseudoVMINU_VV_MF2_MASK
|
|
0U, // PseudoVMINU_VV_MF4
|
|
0U, // PseudoVMINU_VV_MF4_MASK
|
|
0U, // PseudoVMINU_VV_MF8
|
|
0U, // PseudoVMINU_VV_MF8_MASK
|
|
0U, // PseudoVMINU_VX_M1
|
|
0U, // PseudoVMINU_VX_M1_MASK
|
|
0U, // PseudoVMINU_VX_M2
|
|
0U, // PseudoVMINU_VX_M2_MASK
|
|
0U, // PseudoVMINU_VX_M4
|
|
0U, // PseudoVMINU_VX_M4_MASK
|
|
0U, // PseudoVMINU_VX_M8
|
|
0U, // PseudoVMINU_VX_M8_MASK
|
|
0U, // PseudoVMINU_VX_MF2
|
|
0U, // PseudoVMINU_VX_MF2_MASK
|
|
0U, // PseudoVMINU_VX_MF4
|
|
0U, // PseudoVMINU_VX_MF4_MASK
|
|
0U, // PseudoVMINU_VX_MF8
|
|
0U, // PseudoVMINU_VX_MF8_MASK
|
|
0U, // PseudoVMIN_VV_M1
|
|
0U, // PseudoVMIN_VV_M1_MASK
|
|
0U, // PseudoVMIN_VV_M2
|
|
0U, // PseudoVMIN_VV_M2_MASK
|
|
0U, // PseudoVMIN_VV_M4
|
|
0U, // PseudoVMIN_VV_M4_MASK
|
|
0U, // PseudoVMIN_VV_M8
|
|
0U, // PseudoVMIN_VV_M8_MASK
|
|
0U, // PseudoVMIN_VV_MF2
|
|
0U, // PseudoVMIN_VV_MF2_MASK
|
|
0U, // PseudoVMIN_VV_MF4
|
|
0U, // PseudoVMIN_VV_MF4_MASK
|
|
0U, // PseudoVMIN_VV_MF8
|
|
0U, // PseudoVMIN_VV_MF8_MASK
|
|
0U, // PseudoVMIN_VX_M1
|
|
0U, // PseudoVMIN_VX_M1_MASK
|
|
0U, // PseudoVMIN_VX_M2
|
|
0U, // PseudoVMIN_VX_M2_MASK
|
|
0U, // PseudoVMIN_VX_M4
|
|
0U, // PseudoVMIN_VX_M4_MASK
|
|
0U, // PseudoVMIN_VX_M8
|
|
0U, // PseudoVMIN_VX_M8_MASK
|
|
0U, // PseudoVMIN_VX_MF2
|
|
0U, // PseudoVMIN_VX_MF2_MASK
|
|
0U, // PseudoVMIN_VX_MF4
|
|
0U, // PseudoVMIN_VX_MF4_MASK
|
|
0U, // PseudoVMIN_VX_MF8
|
|
0U, // PseudoVMIN_VX_MF8_MASK
|
|
0U, // PseudoVMNAND_MM_M1
|
|
0U, // PseudoVMNAND_MM_M2
|
|
0U, // PseudoVMNAND_MM_M4
|
|
0U, // PseudoVMNAND_MM_M8
|
|
0U, // PseudoVMNAND_MM_MF2
|
|
0U, // PseudoVMNAND_MM_MF4
|
|
0U, // PseudoVMNAND_MM_MF8
|
|
0U, // PseudoVMNOR_MM_M1
|
|
0U, // PseudoVMNOR_MM_M2
|
|
0U, // PseudoVMNOR_MM_M4
|
|
0U, // PseudoVMNOR_MM_M8
|
|
0U, // PseudoVMNOR_MM_MF2
|
|
0U, // PseudoVMNOR_MM_MF4
|
|
0U, // PseudoVMNOR_MM_MF8
|
|
0U, // PseudoVMORN_MM_M1
|
|
0U, // PseudoVMORN_MM_M2
|
|
0U, // PseudoVMORN_MM_M4
|
|
0U, // PseudoVMORN_MM_M8
|
|
0U, // PseudoVMORN_MM_MF2
|
|
0U, // PseudoVMORN_MM_MF4
|
|
0U, // PseudoVMORN_MM_MF8
|
|
0U, // PseudoVMOR_MM_M1
|
|
0U, // PseudoVMOR_MM_M2
|
|
0U, // PseudoVMOR_MM_M4
|
|
0U, // PseudoVMOR_MM_M8
|
|
0U, // PseudoVMOR_MM_MF2
|
|
0U, // PseudoVMOR_MM_MF4
|
|
0U, // PseudoVMOR_MM_MF8
|
|
0U, // PseudoVMSBC_VVM_M1
|
|
0U, // PseudoVMSBC_VVM_M2
|
|
0U, // PseudoVMSBC_VVM_M4
|
|
0U, // PseudoVMSBC_VVM_M8
|
|
0U, // PseudoVMSBC_VVM_MF2
|
|
0U, // PseudoVMSBC_VVM_MF4
|
|
0U, // PseudoVMSBC_VVM_MF8
|
|
0U, // PseudoVMSBC_VV_M1
|
|
0U, // PseudoVMSBC_VV_M2
|
|
0U, // PseudoVMSBC_VV_M4
|
|
0U, // PseudoVMSBC_VV_M8
|
|
0U, // PseudoVMSBC_VV_MF2
|
|
0U, // PseudoVMSBC_VV_MF4
|
|
0U, // PseudoVMSBC_VV_MF8
|
|
0U, // PseudoVMSBC_VXM_M1
|
|
0U, // PseudoVMSBC_VXM_M2
|
|
0U, // PseudoVMSBC_VXM_M4
|
|
0U, // PseudoVMSBC_VXM_M8
|
|
0U, // PseudoVMSBC_VXM_MF2
|
|
0U, // PseudoVMSBC_VXM_MF4
|
|
0U, // PseudoVMSBC_VXM_MF8
|
|
0U, // PseudoVMSBC_VX_M1
|
|
0U, // PseudoVMSBC_VX_M2
|
|
0U, // PseudoVMSBC_VX_M4
|
|
0U, // PseudoVMSBC_VX_M8
|
|
0U, // PseudoVMSBC_VX_MF2
|
|
0U, // PseudoVMSBC_VX_MF4
|
|
0U, // PseudoVMSBC_VX_MF8
|
|
0U, // PseudoVMSBF_M_B1
|
|
0U, // PseudoVMSBF_M_B16
|
|
0U, // PseudoVMSBF_M_B16_MASK
|
|
0U, // PseudoVMSBF_M_B1_MASK
|
|
0U, // PseudoVMSBF_M_B2
|
|
0U, // PseudoVMSBF_M_B2_MASK
|
|
0U, // PseudoVMSBF_M_B32
|
|
0U, // PseudoVMSBF_M_B32_MASK
|
|
0U, // PseudoVMSBF_M_B4
|
|
0U, // PseudoVMSBF_M_B4_MASK
|
|
0U, // PseudoVMSBF_M_B64
|
|
0U, // PseudoVMSBF_M_B64_MASK
|
|
0U, // PseudoVMSBF_M_B8
|
|
0U, // PseudoVMSBF_M_B8_MASK
|
|
0U, // PseudoVMSEQ_VI_M1
|
|
0U, // PseudoVMSEQ_VI_M1_MASK
|
|
0U, // PseudoVMSEQ_VI_M2
|
|
0U, // PseudoVMSEQ_VI_M2_MASK
|
|
0U, // PseudoVMSEQ_VI_M4
|
|
0U, // PseudoVMSEQ_VI_M4_MASK
|
|
0U, // PseudoVMSEQ_VI_M8
|
|
0U, // PseudoVMSEQ_VI_M8_MASK
|
|
0U, // PseudoVMSEQ_VI_MF2
|
|
0U, // PseudoVMSEQ_VI_MF2_MASK
|
|
0U, // PseudoVMSEQ_VI_MF4
|
|
0U, // PseudoVMSEQ_VI_MF4_MASK
|
|
0U, // PseudoVMSEQ_VI_MF8
|
|
0U, // PseudoVMSEQ_VI_MF8_MASK
|
|
0U, // PseudoVMSEQ_VV_M1
|
|
0U, // PseudoVMSEQ_VV_M1_MASK
|
|
0U, // PseudoVMSEQ_VV_M2
|
|
0U, // PseudoVMSEQ_VV_M2_MASK
|
|
0U, // PseudoVMSEQ_VV_M4
|
|
0U, // PseudoVMSEQ_VV_M4_MASK
|
|
0U, // PseudoVMSEQ_VV_M8
|
|
0U, // PseudoVMSEQ_VV_M8_MASK
|
|
0U, // PseudoVMSEQ_VV_MF2
|
|
0U, // PseudoVMSEQ_VV_MF2_MASK
|
|
0U, // PseudoVMSEQ_VV_MF4
|
|
0U, // PseudoVMSEQ_VV_MF4_MASK
|
|
0U, // PseudoVMSEQ_VV_MF8
|
|
0U, // PseudoVMSEQ_VV_MF8_MASK
|
|
0U, // PseudoVMSEQ_VX_M1
|
|
0U, // PseudoVMSEQ_VX_M1_MASK
|
|
0U, // PseudoVMSEQ_VX_M2
|
|
0U, // PseudoVMSEQ_VX_M2_MASK
|
|
0U, // PseudoVMSEQ_VX_M4
|
|
0U, // PseudoVMSEQ_VX_M4_MASK
|
|
0U, // PseudoVMSEQ_VX_M8
|
|
0U, // PseudoVMSEQ_VX_M8_MASK
|
|
0U, // PseudoVMSEQ_VX_MF2
|
|
0U, // PseudoVMSEQ_VX_MF2_MASK
|
|
0U, // PseudoVMSEQ_VX_MF4
|
|
0U, // PseudoVMSEQ_VX_MF4_MASK
|
|
0U, // PseudoVMSEQ_VX_MF8
|
|
0U, // PseudoVMSEQ_VX_MF8_MASK
|
|
0U, // PseudoVMSET_M_B1
|
|
0U, // PseudoVMSET_M_B16
|
|
0U, // PseudoVMSET_M_B2
|
|
0U, // PseudoVMSET_M_B32
|
|
0U, // PseudoVMSET_M_B4
|
|
0U, // PseudoVMSET_M_B64
|
|
0U, // PseudoVMSET_M_B8
|
|
39409U, // PseudoVMSGEU_VI
|
|
2147534164U, // PseudoVMSGEU_VX
|
|
50516U, // PseudoVMSGEU_VX_M
|
|
2954937684U, // PseudoVMSGEU_VX_M_T
|
|
39223U, // PseudoVMSGE_VI
|
|
2147533750U, // PseudoVMSGE_VX
|
|
50102U, // PseudoVMSGE_VX_M
|
|
2954937270U, // PseudoVMSGE_VX_M_T
|
|
0U, // PseudoVMSGTU_VI_M1
|
|
0U, // PseudoVMSGTU_VI_M1_MASK
|
|
0U, // PseudoVMSGTU_VI_M2
|
|
0U, // PseudoVMSGTU_VI_M2_MASK
|
|
0U, // PseudoVMSGTU_VI_M4
|
|
0U, // PseudoVMSGTU_VI_M4_MASK
|
|
0U, // PseudoVMSGTU_VI_M8
|
|
0U, // PseudoVMSGTU_VI_M8_MASK
|
|
0U, // PseudoVMSGTU_VI_MF2
|
|
0U, // PseudoVMSGTU_VI_MF2_MASK
|
|
0U, // PseudoVMSGTU_VI_MF4
|
|
0U, // PseudoVMSGTU_VI_MF4_MASK
|
|
0U, // PseudoVMSGTU_VI_MF8
|
|
0U, // PseudoVMSGTU_VI_MF8_MASK
|
|
0U, // PseudoVMSGTU_VX_M1
|
|
0U, // PseudoVMSGTU_VX_M1_MASK
|
|
0U, // PseudoVMSGTU_VX_M2
|
|
0U, // PseudoVMSGTU_VX_M2_MASK
|
|
0U, // PseudoVMSGTU_VX_M4
|
|
0U, // PseudoVMSGTU_VX_M4_MASK
|
|
0U, // PseudoVMSGTU_VX_M8
|
|
0U, // PseudoVMSGTU_VX_M8_MASK
|
|
0U, // PseudoVMSGTU_VX_MF2
|
|
0U, // PseudoVMSGTU_VX_MF2_MASK
|
|
0U, // PseudoVMSGTU_VX_MF4
|
|
0U, // PseudoVMSGTU_VX_MF4_MASK
|
|
0U, // PseudoVMSGTU_VX_MF8
|
|
0U, // PseudoVMSGTU_VX_MF8_MASK
|
|
0U, // PseudoVMSGT_VI_M1
|
|
0U, // PseudoVMSGT_VI_M1_MASK
|
|
0U, // PseudoVMSGT_VI_M2
|
|
0U, // PseudoVMSGT_VI_M2_MASK
|
|
0U, // PseudoVMSGT_VI_M4
|
|
0U, // PseudoVMSGT_VI_M4_MASK
|
|
0U, // PseudoVMSGT_VI_M8
|
|
0U, // PseudoVMSGT_VI_M8_MASK
|
|
0U, // PseudoVMSGT_VI_MF2
|
|
0U, // PseudoVMSGT_VI_MF2_MASK
|
|
0U, // PseudoVMSGT_VI_MF4
|
|
0U, // PseudoVMSGT_VI_MF4_MASK
|
|
0U, // PseudoVMSGT_VI_MF8
|
|
0U, // PseudoVMSGT_VI_MF8_MASK
|
|
0U, // PseudoVMSGT_VX_M1
|
|
0U, // PseudoVMSGT_VX_M1_MASK
|
|
0U, // PseudoVMSGT_VX_M2
|
|
0U, // PseudoVMSGT_VX_M2_MASK
|
|
0U, // PseudoVMSGT_VX_M4
|
|
0U, // PseudoVMSGT_VX_M4_MASK
|
|
0U, // PseudoVMSGT_VX_M8
|
|
0U, // PseudoVMSGT_VX_M8_MASK
|
|
0U, // PseudoVMSGT_VX_MF2
|
|
0U, // PseudoVMSGT_VX_MF2_MASK
|
|
0U, // PseudoVMSGT_VX_MF4
|
|
0U, // PseudoVMSGT_VX_MF4_MASK
|
|
0U, // PseudoVMSGT_VX_MF8
|
|
0U, // PseudoVMSGT_VX_MF8_MASK
|
|
0U, // PseudoVMSIF_M_B1
|
|
0U, // PseudoVMSIF_M_B16
|
|
0U, // PseudoVMSIF_M_B16_MASK
|
|
0U, // PseudoVMSIF_M_B1_MASK
|
|
0U, // PseudoVMSIF_M_B2
|
|
0U, // PseudoVMSIF_M_B2_MASK
|
|
0U, // PseudoVMSIF_M_B32
|
|
0U, // PseudoVMSIF_M_B32_MASK
|
|
0U, // PseudoVMSIF_M_B4
|
|
0U, // PseudoVMSIF_M_B4_MASK
|
|
0U, // PseudoVMSIF_M_B64
|
|
0U, // PseudoVMSIF_M_B64_MASK
|
|
0U, // PseudoVMSIF_M_B8
|
|
0U, // PseudoVMSIF_M_B8_MASK
|
|
0U, // PseudoVMSLEU_VI_M1
|
|
0U, // PseudoVMSLEU_VI_M1_MASK
|
|
0U, // PseudoVMSLEU_VI_M2
|
|
0U, // PseudoVMSLEU_VI_M2_MASK
|
|
0U, // PseudoVMSLEU_VI_M4
|
|
0U, // PseudoVMSLEU_VI_M4_MASK
|
|
0U, // PseudoVMSLEU_VI_M8
|
|
0U, // PseudoVMSLEU_VI_M8_MASK
|
|
0U, // PseudoVMSLEU_VI_MF2
|
|
0U, // PseudoVMSLEU_VI_MF2_MASK
|
|
0U, // PseudoVMSLEU_VI_MF4
|
|
0U, // PseudoVMSLEU_VI_MF4_MASK
|
|
0U, // PseudoVMSLEU_VI_MF8
|
|
0U, // PseudoVMSLEU_VI_MF8_MASK
|
|
0U, // PseudoVMSLEU_VV_M1
|
|
0U, // PseudoVMSLEU_VV_M1_MASK
|
|
0U, // PseudoVMSLEU_VV_M2
|
|
0U, // PseudoVMSLEU_VV_M2_MASK
|
|
0U, // PseudoVMSLEU_VV_M4
|
|
0U, // PseudoVMSLEU_VV_M4_MASK
|
|
0U, // PseudoVMSLEU_VV_M8
|
|
0U, // PseudoVMSLEU_VV_M8_MASK
|
|
0U, // PseudoVMSLEU_VV_MF2
|
|
0U, // PseudoVMSLEU_VV_MF2_MASK
|
|
0U, // PseudoVMSLEU_VV_MF4
|
|
0U, // PseudoVMSLEU_VV_MF4_MASK
|
|
0U, // PseudoVMSLEU_VV_MF8
|
|
0U, // PseudoVMSLEU_VV_MF8_MASK
|
|
0U, // PseudoVMSLEU_VX_M1
|
|
0U, // PseudoVMSLEU_VX_M1_MASK
|
|
0U, // PseudoVMSLEU_VX_M2
|
|
0U, // PseudoVMSLEU_VX_M2_MASK
|
|
0U, // PseudoVMSLEU_VX_M4
|
|
0U, // PseudoVMSLEU_VX_M4_MASK
|
|
0U, // PseudoVMSLEU_VX_M8
|
|
0U, // PseudoVMSLEU_VX_M8_MASK
|
|
0U, // PseudoVMSLEU_VX_MF2
|
|
0U, // PseudoVMSLEU_VX_MF2_MASK
|
|
0U, // PseudoVMSLEU_VX_MF4
|
|
0U, // PseudoVMSLEU_VX_MF4_MASK
|
|
0U, // PseudoVMSLEU_VX_MF8
|
|
0U, // PseudoVMSLEU_VX_MF8_MASK
|
|
0U, // PseudoVMSLE_VI_M1
|
|
0U, // PseudoVMSLE_VI_M1_MASK
|
|
0U, // PseudoVMSLE_VI_M2
|
|
0U, // PseudoVMSLE_VI_M2_MASK
|
|
0U, // PseudoVMSLE_VI_M4
|
|
0U, // PseudoVMSLE_VI_M4_MASK
|
|
0U, // PseudoVMSLE_VI_M8
|
|
0U, // PseudoVMSLE_VI_M8_MASK
|
|
0U, // PseudoVMSLE_VI_MF2
|
|
0U, // PseudoVMSLE_VI_MF2_MASK
|
|
0U, // PseudoVMSLE_VI_MF4
|
|
0U, // PseudoVMSLE_VI_MF4_MASK
|
|
0U, // PseudoVMSLE_VI_MF8
|
|
0U, // PseudoVMSLE_VI_MF8_MASK
|
|
0U, // PseudoVMSLE_VV_M1
|
|
0U, // PseudoVMSLE_VV_M1_MASK
|
|
0U, // PseudoVMSLE_VV_M2
|
|
0U, // PseudoVMSLE_VV_M2_MASK
|
|
0U, // PseudoVMSLE_VV_M4
|
|
0U, // PseudoVMSLE_VV_M4_MASK
|
|
0U, // PseudoVMSLE_VV_M8
|
|
0U, // PseudoVMSLE_VV_M8_MASK
|
|
0U, // PseudoVMSLE_VV_MF2
|
|
0U, // PseudoVMSLE_VV_MF2_MASK
|
|
0U, // PseudoVMSLE_VV_MF4
|
|
0U, // PseudoVMSLE_VV_MF4_MASK
|
|
0U, // PseudoVMSLE_VV_MF8
|
|
0U, // PseudoVMSLE_VV_MF8_MASK
|
|
0U, // PseudoVMSLE_VX_M1
|
|
0U, // PseudoVMSLE_VX_M1_MASK
|
|
0U, // PseudoVMSLE_VX_M2
|
|
0U, // PseudoVMSLE_VX_M2_MASK
|
|
0U, // PseudoVMSLE_VX_M4
|
|
0U, // PseudoVMSLE_VX_M4_MASK
|
|
0U, // PseudoVMSLE_VX_M8
|
|
0U, // PseudoVMSLE_VX_M8_MASK
|
|
0U, // PseudoVMSLE_VX_MF2
|
|
0U, // PseudoVMSLE_VX_MF2_MASK
|
|
0U, // PseudoVMSLE_VX_MF4
|
|
0U, // PseudoVMSLE_VX_MF4_MASK
|
|
0U, // PseudoVMSLE_VX_MF8
|
|
0U, // PseudoVMSLE_VX_MF8_MASK
|
|
39442U, // PseudoVMSLTU_VI
|
|
0U, // PseudoVMSLTU_VV_M1
|
|
0U, // PseudoVMSLTU_VV_M1_MASK
|
|
0U, // PseudoVMSLTU_VV_M2
|
|
0U, // PseudoVMSLTU_VV_M2_MASK
|
|
0U, // PseudoVMSLTU_VV_M4
|
|
0U, // PseudoVMSLTU_VV_M4_MASK
|
|
0U, // PseudoVMSLTU_VV_M8
|
|
0U, // PseudoVMSLTU_VV_M8_MASK
|
|
0U, // PseudoVMSLTU_VV_MF2
|
|
0U, // PseudoVMSLTU_VV_MF2_MASK
|
|
0U, // PseudoVMSLTU_VV_MF4
|
|
0U, // PseudoVMSLTU_VV_MF4_MASK
|
|
0U, // PseudoVMSLTU_VV_MF8
|
|
0U, // PseudoVMSLTU_VV_MF8_MASK
|
|
0U, // PseudoVMSLTU_VX_M1
|
|
0U, // PseudoVMSLTU_VX_M1_MASK
|
|
0U, // PseudoVMSLTU_VX_M2
|
|
0U, // PseudoVMSLTU_VX_M2_MASK
|
|
0U, // PseudoVMSLTU_VX_M4
|
|
0U, // PseudoVMSLTU_VX_M4_MASK
|
|
0U, // PseudoVMSLTU_VX_M8
|
|
0U, // PseudoVMSLTU_VX_M8_MASK
|
|
0U, // PseudoVMSLTU_VX_MF2
|
|
0U, // PseudoVMSLTU_VX_MF2_MASK
|
|
0U, // PseudoVMSLTU_VX_MF4
|
|
0U, // PseudoVMSLTU_VX_MF4_MASK
|
|
0U, // PseudoVMSLTU_VX_MF8
|
|
0U, // PseudoVMSLTU_VX_MF8_MASK
|
|
39388U, // PseudoVMSLT_VI
|
|
0U, // PseudoVMSLT_VV_M1
|
|
0U, // PseudoVMSLT_VV_M1_MASK
|
|
0U, // PseudoVMSLT_VV_M2
|
|
0U, // PseudoVMSLT_VV_M2_MASK
|
|
0U, // PseudoVMSLT_VV_M4
|
|
0U, // PseudoVMSLT_VV_M4_MASK
|
|
0U, // PseudoVMSLT_VV_M8
|
|
0U, // PseudoVMSLT_VV_M8_MASK
|
|
0U, // PseudoVMSLT_VV_MF2
|
|
0U, // PseudoVMSLT_VV_MF2_MASK
|
|
0U, // PseudoVMSLT_VV_MF4
|
|
0U, // PseudoVMSLT_VV_MF4_MASK
|
|
0U, // PseudoVMSLT_VV_MF8
|
|
0U, // PseudoVMSLT_VV_MF8_MASK
|
|
0U, // PseudoVMSLT_VX_M1
|
|
0U, // PseudoVMSLT_VX_M1_MASK
|
|
0U, // PseudoVMSLT_VX_M2
|
|
0U, // PseudoVMSLT_VX_M2_MASK
|
|
0U, // PseudoVMSLT_VX_M4
|
|
0U, // PseudoVMSLT_VX_M4_MASK
|
|
0U, // PseudoVMSLT_VX_M8
|
|
0U, // PseudoVMSLT_VX_M8_MASK
|
|
0U, // PseudoVMSLT_VX_MF2
|
|
0U, // PseudoVMSLT_VX_MF2_MASK
|
|
0U, // PseudoVMSLT_VX_MF4
|
|
0U, // PseudoVMSLT_VX_MF4_MASK
|
|
0U, // PseudoVMSLT_VX_MF8
|
|
0U, // PseudoVMSLT_VX_MF8_MASK
|
|
0U, // PseudoVMSNE_VI_M1
|
|
0U, // PseudoVMSNE_VI_M1_MASK
|
|
0U, // PseudoVMSNE_VI_M2
|
|
0U, // PseudoVMSNE_VI_M2_MASK
|
|
0U, // PseudoVMSNE_VI_M4
|
|
0U, // PseudoVMSNE_VI_M4_MASK
|
|
0U, // PseudoVMSNE_VI_M8
|
|
0U, // PseudoVMSNE_VI_M8_MASK
|
|
0U, // PseudoVMSNE_VI_MF2
|
|
0U, // PseudoVMSNE_VI_MF2_MASK
|
|
0U, // PseudoVMSNE_VI_MF4
|
|
0U, // PseudoVMSNE_VI_MF4_MASK
|
|
0U, // PseudoVMSNE_VI_MF8
|
|
0U, // PseudoVMSNE_VI_MF8_MASK
|
|
0U, // PseudoVMSNE_VV_M1
|
|
0U, // PseudoVMSNE_VV_M1_MASK
|
|
0U, // PseudoVMSNE_VV_M2
|
|
0U, // PseudoVMSNE_VV_M2_MASK
|
|
0U, // PseudoVMSNE_VV_M4
|
|
0U, // PseudoVMSNE_VV_M4_MASK
|
|
0U, // PseudoVMSNE_VV_M8
|
|
0U, // PseudoVMSNE_VV_M8_MASK
|
|
0U, // PseudoVMSNE_VV_MF2
|
|
0U, // PseudoVMSNE_VV_MF2_MASK
|
|
0U, // PseudoVMSNE_VV_MF4
|
|
0U, // PseudoVMSNE_VV_MF4_MASK
|
|
0U, // PseudoVMSNE_VV_MF8
|
|
0U, // PseudoVMSNE_VV_MF8_MASK
|
|
0U, // PseudoVMSNE_VX_M1
|
|
0U, // PseudoVMSNE_VX_M1_MASK
|
|
0U, // PseudoVMSNE_VX_M2
|
|
0U, // PseudoVMSNE_VX_M2_MASK
|
|
0U, // PseudoVMSNE_VX_M4
|
|
0U, // PseudoVMSNE_VX_M4_MASK
|
|
0U, // PseudoVMSNE_VX_M8
|
|
0U, // PseudoVMSNE_VX_M8_MASK
|
|
0U, // PseudoVMSNE_VX_MF2
|
|
0U, // PseudoVMSNE_VX_MF2_MASK
|
|
0U, // PseudoVMSNE_VX_MF4
|
|
0U, // PseudoVMSNE_VX_MF4_MASK
|
|
0U, // PseudoVMSNE_VX_MF8
|
|
0U, // PseudoVMSNE_VX_MF8_MASK
|
|
0U, // PseudoVMSOF_M_B1
|
|
0U, // PseudoVMSOF_M_B16
|
|
0U, // PseudoVMSOF_M_B16_MASK
|
|
0U, // PseudoVMSOF_M_B1_MASK
|
|
0U, // PseudoVMSOF_M_B2
|
|
0U, // PseudoVMSOF_M_B2_MASK
|
|
0U, // PseudoVMSOF_M_B32
|
|
0U, // PseudoVMSOF_M_B32_MASK
|
|
0U, // PseudoVMSOF_M_B4
|
|
0U, // PseudoVMSOF_M_B4_MASK
|
|
0U, // PseudoVMSOF_M_B64
|
|
0U, // PseudoVMSOF_M_B64_MASK
|
|
0U, // PseudoVMSOF_M_B8
|
|
0U, // PseudoVMSOF_M_B8_MASK
|
|
0U, // PseudoVMULHSU_VV_M1
|
|
0U, // PseudoVMULHSU_VV_M1_MASK
|
|
0U, // PseudoVMULHSU_VV_M2
|
|
0U, // PseudoVMULHSU_VV_M2_MASK
|
|
0U, // PseudoVMULHSU_VV_M4
|
|
0U, // PseudoVMULHSU_VV_M4_MASK
|
|
0U, // PseudoVMULHSU_VV_M8
|
|
0U, // PseudoVMULHSU_VV_M8_MASK
|
|
0U, // PseudoVMULHSU_VV_MF2
|
|
0U, // PseudoVMULHSU_VV_MF2_MASK
|
|
0U, // PseudoVMULHSU_VV_MF4
|
|
0U, // PseudoVMULHSU_VV_MF4_MASK
|
|
0U, // PseudoVMULHSU_VV_MF8
|
|
0U, // PseudoVMULHSU_VV_MF8_MASK
|
|
0U, // PseudoVMULHSU_VX_M1
|
|
0U, // PseudoVMULHSU_VX_M1_MASK
|
|
0U, // PseudoVMULHSU_VX_M2
|
|
0U, // PseudoVMULHSU_VX_M2_MASK
|
|
0U, // PseudoVMULHSU_VX_M4
|
|
0U, // PseudoVMULHSU_VX_M4_MASK
|
|
0U, // PseudoVMULHSU_VX_M8
|
|
0U, // PseudoVMULHSU_VX_M8_MASK
|
|
0U, // PseudoVMULHSU_VX_MF2
|
|
0U, // PseudoVMULHSU_VX_MF2_MASK
|
|
0U, // PseudoVMULHSU_VX_MF4
|
|
0U, // PseudoVMULHSU_VX_MF4_MASK
|
|
0U, // PseudoVMULHSU_VX_MF8
|
|
0U, // PseudoVMULHSU_VX_MF8_MASK
|
|
0U, // PseudoVMULHU_VV_M1
|
|
0U, // PseudoVMULHU_VV_M1_MASK
|
|
0U, // PseudoVMULHU_VV_M2
|
|
0U, // PseudoVMULHU_VV_M2_MASK
|
|
0U, // PseudoVMULHU_VV_M4
|
|
0U, // PseudoVMULHU_VV_M4_MASK
|
|
0U, // PseudoVMULHU_VV_M8
|
|
0U, // PseudoVMULHU_VV_M8_MASK
|
|
0U, // PseudoVMULHU_VV_MF2
|
|
0U, // PseudoVMULHU_VV_MF2_MASK
|
|
0U, // PseudoVMULHU_VV_MF4
|
|
0U, // PseudoVMULHU_VV_MF4_MASK
|
|
0U, // PseudoVMULHU_VV_MF8
|
|
0U, // PseudoVMULHU_VV_MF8_MASK
|
|
0U, // PseudoVMULHU_VX_M1
|
|
0U, // PseudoVMULHU_VX_M1_MASK
|
|
0U, // PseudoVMULHU_VX_M2
|
|
0U, // PseudoVMULHU_VX_M2_MASK
|
|
0U, // PseudoVMULHU_VX_M4
|
|
0U, // PseudoVMULHU_VX_M4_MASK
|
|
0U, // PseudoVMULHU_VX_M8
|
|
0U, // PseudoVMULHU_VX_M8_MASK
|
|
0U, // PseudoVMULHU_VX_MF2
|
|
0U, // PseudoVMULHU_VX_MF2_MASK
|
|
0U, // PseudoVMULHU_VX_MF4
|
|
0U, // PseudoVMULHU_VX_MF4_MASK
|
|
0U, // PseudoVMULHU_VX_MF8
|
|
0U, // PseudoVMULHU_VX_MF8_MASK
|
|
0U, // PseudoVMULH_VV_M1
|
|
0U, // PseudoVMULH_VV_M1_MASK
|
|
0U, // PseudoVMULH_VV_M2
|
|
0U, // PseudoVMULH_VV_M2_MASK
|
|
0U, // PseudoVMULH_VV_M4
|
|
0U, // PseudoVMULH_VV_M4_MASK
|
|
0U, // PseudoVMULH_VV_M8
|
|
0U, // PseudoVMULH_VV_M8_MASK
|
|
0U, // PseudoVMULH_VV_MF2
|
|
0U, // PseudoVMULH_VV_MF2_MASK
|
|
0U, // PseudoVMULH_VV_MF4
|
|
0U, // PseudoVMULH_VV_MF4_MASK
|
|
0U, // PseudoVMULH_VV_MF8
|
|
0U, // PseudoVMULH_VV_MF8_MASK
|
|
0U, // PseudoVMULH_VX_M1
|
|
0U, // PseudoVMULH_VX_M1_MASK
|
|
0U, // PseudoVMULH_VX_M2
|
|
0U, // PseudoVMULH_VX_M2_MASK
|
|
0U, // PseudoVMULH_VX_M4
|
|
0U, // PseudoVMULH_VX_M4_MASK
|
|
0U, // PseudoVMULH_VX_M8
|
|
0U, // PseudoVMULH_VX_M8_MASK
|
|
0U, // PseudoVMULH_VX_MF2
|
|
0U, // PseudoVMULH_VX_MF2_MASK
|
|
0U, // PseudoVMULH_VX_MF4
|
|
0U, // PseudoVMULH_VX_MF4_MASK
|
|
0U, // PseudoVMULH_VX_MF8
|
|
0U, // PseudoVMULH_VX_MF8_MASK
|
|
0U, // PseudoVMUL_VV_M1
|
|
0U, // PseudoVMUL_VV_M1_MASK
|
|
0U, // PseudoVMUL_VV_M2
|
|
0U, // PseudoVMUL_VV_M2_MASK
|
|
0U, // PseudoVMUL_VV_M4
|
|
0U, // PseudoVMUL_VV_M4_MASK
|
|
0U, // PseudoVMUL_VV_M8
|
|
0U, // PseudoVMUL_VV_M8_MASK
|
|
0U, // PseudoVMUL_VV_MF2
|
|
0U, // PseudoVMUL_VV_MF2_MASK
|
|
0U, // PseudoVMUL_VV_MF4
|
|
0U, // PseudoVMUL_VV_MF4_MASK
|
|
0U, // PseudoVMUL_VV_MF8
|
|
0U, // PseudoVMUL_VV_MF8_MASK
|
|
0U, // PseudoVMUL_VX_M1
|
|
0U, // PseudoVMUL_VX_M1_MASK
|
|
0U, // PseudoVMUL_VX_M2
|
|
0U, // PseudoVMUL_VX_M2_MASK
|
|
0U, // PseudoVMUL_VX_M4
|
|
0U, // PseudoVMUL_VX_M4_MASK
|
|
0U, // PseudoVMUL_VX_M8
|
|
0U, // PseudoVMUL_VX_M8_MASK
|
|
0U, // PseudoVMUL_VX_MF2
|
|
0U, // PseudoVMUL_VX_MF2_MASK
|
|
0U, // PseudoVMUL_VX_MF4
|
|
0U, // PseudoVMUL_VX_MF4_MASK
|
|
0U, // PseudoVMUL_VX_MF8
|
|
0U, // PseudoVMUL_VX_MF8_MASK
|
|
0U, // PseudoVMV_S_X
|
|
0U, // PseudoVMV_V_I_M1
|
|
0U, // PseudoVMV_V_I_M2
|
|
0U, // PseudoVMV_V_I_M4
|
|
0U, // PseudoVMV_V_I_M8
|
|
0U, // PseudoVMV_V_I_MF2
|
|
0U, // PseudoVMV_V_I_MF4
|
|
0U, // PseudoVMV_V_I_MF8
|
|
0U, // PseudoVMV_V_V_M1
|
|
0U, // PseudoVMV_V_V_M2
|
|
0U, // PseudoVMV_V_V_M4
|
|
0U, // PseudoVMV_V_V_M8
|
|
0U, // PseudoVMV_V_V_MF2
|
|
0U, // PseudoVMV_V_V_MF4
|
|
0U, // PseudoVMV_V_V_MF8
|
|
0U, // PseudoVMV_V_X_M1
|
|
0U, // PseudoVMV_V_X_M2
|
|
0U, // PseudoVMV_V_X_M4
|
|
0U, // PseudoVMV_V_X_M8
|
|
0U, // PseudoVMV_V_X_MF2
|
|
0U, // PseudoVMV_V_X_MF4
|
|
0U, // PseudoVMV_V_X_MF8
|
|
0U, // PseudoVMV_X_S
|
|
0U, // PseudoVMXNOR_MM_M1
|
|
0U, // PseudoVMXNOR_MM_M2
|
|
0U, // PseudoVMXNOR_MM_M4
|
|
0U, // PseudoVMXNOR_MM_M8
|
|
0U, // PseudoVMXNOR_MM_MF2
|
|
0U, // PseudoVMXNOR_MM_MF4
|
|
0U, // PseudoVMXNOR_MM_MF8
|
|
0U, // PseudoVMXOR_MM_M1
|
|
0U, // PseudoVMXOR_MM_M2
|
|
0U, // PseudoVMXOR_MM_M4
|
|
0U, // PseudoVMXOR_MM_M8
|
|
0U, // PseudoVMXOR_MM_MF2
|
|
0U, // PseudoVMXOR_MM_MF4
|
|
0U, // PseudoVMXOR_MM_MF8
|
|
0U, // PseudoVNCLIPU_WI_M1
|
|
0U, // PseudoVNCLIPU_WI_M1_MASK
|
|
0U, // PseudoVNCLIPU_WI_M2
|
|
0U, // PseudoVNCLIPU_WI_M2_MASK
|
|
0U, // PseudoVNCLIPU_WI_M4
|
|
0U, // PseudoVNCLIPU_WI_M4_MASK
|
|
0U, // PseudoVNCLIPU_WI_MF2
|
|
0U, // PseudoVNCLIPU_WI_MF2_MASK
|
|
0U, // PseudoVNCLIPU_WI_MF4
|
|
0U, // PseudoVNCLIPU_WI_MF4_MASK
|
|
0U, // PseudoVNCLIPU_WI_MF8
|
|
0U, // PseudoVNCLIPU_WI_MF8_MASK
|
|
0U, // PseudoVNCLIPU_WV_M1
|
|
0U, // PseudoVNCLIPU_WV_M1_MASK
|
|
0U, // PseudoVNCLIPU_WV_M2
|
|
0U, // PseudoVNCLIPU_WV_M2_MASK
|
|
0U, // PseudoVNCLIPU_WV_M4
|
|
0U, // PseudoVNCLIPU_WV_M4_MASK
|
|
0U, // PseudoVNCLIPU_WV_MF2
|
|
0U, // PseudoVNCLIPU_WV_MF2_MASK
|
|
0U, // PseudoVNCLIPU_WV_MF4
|
|
0U, // PseudoVNCLIPU_WV_MF4_MASK
|
|
0U, // PseudoVNCLIPU_WV_MF8
|
|
0U, // PseudoVNCLIPU_WV_MF8_MASK
|
|
0U, // PseudoVNCLIPU_WX_M1
|
|
0U, // PseudoVNCLIPU_WX_M1_MASK
|
|
0U, // PseudoVNCLIPU_WX_M2
|
|
0U, // PseudoVNCLIPU_WX_M2_MASK
|
|
0U, // PseudoVNCLIPU_WX_M4
|
|
0U, // PseudoVNCLIPU_WX_M4_MASK
|
|
0U, // PseudoVNCLIPU_WX_MF2
|
|
0U, // PseudoVNCLIPU_WX_MF2_MASK
|
|
0U, // PseudoVNCLIPU_WX_MF4
|
|
0U, // PseudoVNCLIPU_WX_MF4_MASK
|
|
0U, // PseudoVNCLIPU_WX_MF8
|
|
0U, // PseudoVNCLIPU_WX_MF8_MASK
|
|
0U, // PseudoVNCLIP_WI_M1
|
|
0U, // PseudoVNCLIP_WI_M1_MASK
|
|
0U, // PseudoVNCLIP_WI_M2
|
|
0U, // PseudoVNCLIP_WI_M2_MASK
|
|
0U, // PseudoVNCLIP_WI_M4
|
|
0U, // PseudoVNCLIP_WI_M4_MASK
|
|
0U, // PseudoVNCLIP_WI_MF2
|
|
0U, // PseudoVNCLIP_WI_MF2_MASK
|
|
0U, // PseudoVNCLIP_WI_MF4
|
|
0U, // PseudoVNCLIP_WI_MF4_MASK
|
|
0U, // PseudoVNCLIP_WI_MF8
|
|
0U, // PseudoVNCLIP_WI_MF8_MASK
|
|
0U, // PseudoVNCLIP_WV_M1
|
|
0U, // PseudoVNCLIP_WV_M1_MASK
|
|
0U, // PseudoVNCLIP_WV_M2
|
|
0U, // PseudoVNCLIP_WV_M2_MASK
|
|
0U, // PseudoVNCLIP_WV_M4
|
|
0U, // PseudoVNCLIP_WV_M4_MASK
|
|
0U, // PseudoVNCLIP_WV_MF2
|
|
0U, // PseudoVNCLIP_WV_MF2_MASK
|
|
0U, // PseudoVNCLIP_WV_MF4
|
|
0U, // PseudoVNCLIP_WV_MF4_MASK
|
|
0U, // PseudoVNCLIP_WV_MF8
|
|
0U, // PseudoVNCLIP_WV_MF8_MASK
|
|
0U, // PseudoVNCLIP_WX_M1
|
|
0U, // PseudoVNCLIP_WX_M1_MASK
|
|
0U, // PseudoVNCLIP_WX_M2
|
|
0U, // PseudoVNCLIP_WX_M2_MASK
|
|
0U, // PseudoVNCLIP_WX_M4
|
|
0U, // PseudoVNCLIP_WX_M4_MASK
|
|
0U, // PseudoVNCLIP_WX_MF2
|
|
0U, // PseudoVNCLIP_WX_MF2_MASK
|
|
0U, // PseudoVNCLIP_WX_MF4
|
|
0U, // PseudoVNCLIP_WX_MF4_MASK
|
|
0U, // PseudoVNCLIP_WX_MF8
|
|
0U, // PseudoVNCLIP_WX_MF8_MASK
|
|
0U, // PseudoVNMSAC_VV_M1
|
|
0U, // PseudoVNMSAC_VV_M1_MASK
|
|
0U, // PseudoVNMSAC_VV_M2
|
|
0U, // PseudoVNMSAC_VV_M2_MASK
|
|
0U, // PseudoVNMSAC_VV_M4
|
|
0U, // PseudoVNMSAC_VV_M4_MASK
|
|
0U, // PseudoVNMSAC_VV_M8
|
|
0U, // PseudoVNMSAC_VV_M8_MASK
|
|
0U, // PseudoVNMSAC_VV_MF2
|
|
0U, // PseudoVNMSAC_VV_MF2_MASK
|
|
0U, // PseudoVNMSAC_VV_MF4
|
|
0U, // PseudoVNMSAC_VV_MF4_MASK
|
|
0U, // PseudoVNMSAC_VV_MF8
|
|
0U, // PseudoVNMSAC_VV_MF8_MASK
|
|
0U, // PseudoVNMSAC_VX_M1
|
|
0U, // PseudoVNMSAC_VX_M1_MASK
|
|
0U, // PseudoVNMSAC_VX_M2
|
|
0U, // PseudoVNMSAC_VX_M2_MASK
|
|
0U, // PseudoVNMSAC_VX_M4
|
|
0U, // PseudoVNMSAC_VX_M4_MASK
|
|
0U, // PseudoVNMSAC_VX_M8
|
|
0U, // PseudoVNMSAC_VX_M8_MASK
|
|
0U, // PseudoVNMSAC_VX_MF2
|
|
0U, // PseudoVNMSAC_VX_MF2_MASK
|
|
0U, // PseudoVNMSAC_VX_MF4
|
|
0U, // PseudoVNMSAC_VX_MF4_MASK
|
|
0U, // PseudoVNMSAC_VX_MF8
|
|
0U, // PseudoVNMSAC_VX_MF8_MASK
|
|
0U, // PseudoVNMSUB_VV_M1
|
|
0U, // PseudoVNMSUB_VV_M1_MASK
|
|
0U, // PseudoVNMSUB_VV_M2
|
|
0U, // PseudoVNMSUB_VV_M2_MASK
|
|
0U, // PseudoVNMSUB_VV_M4
|
|
0U, // PseudoVNMSUB_VV_M4_MASK
|
|
0U, // PseudoVNMSUB_VV_M8
|
|
0U, // PseudoVNMSUB_VV_M8_MASK
|
|
0U, // PseudoVNMSUB_VV_MF2
|
|
0U, // PseudoVNMSUB_VV_MF2_MASK
|
|
0U, // PseudoVNMSUB_VV_MF4
|
|
0U, // PseudoVNMSUB_VV_MF4_MASK
|
|
0U, // PseudoVNMSUB_VV_MF8
|
|
0U, // PseudoVNMSUB_VV_MF8_MASK
|
|
0U, // PseudoVNMSUB_VX_M1
|
|
0U, // PseudoVNMSUB_VX_M1_MASK
|
|
0U, // PseudoVNMSUB_VX_M2
|
|
0U, // PseudoVNMSUB_VX_M2_MASK
|
|
0U, // PseudoVNMSUB_VX_M4
|
|
0U, // PseudoVNMSUB_VX_M4_MASK
|
|
0U, // PseudoVNMSUB_VX_M8
|
|
0U, // PseudoVNMSUB_VX_M8_MASK
|
|
0U, // PseudoVNMSUB_VX_MF2
|
|
0U, // PseudoVNMSUB_VX_MF2_MASK
|
|
0U, // PseudoVNMSUB_VX_MF4
|
|
0U, // PseudoVNMSUB_VX_MF4_MASK
|
|
0U, // PseudoVNMSUB_VX_MF8
|
|
0U, // PseudoVNMSUB_VX_MF8_MASK
|
|
0U, // PseudoVNSRA_WI_M1
|
|
0U, // PseudoVNSRA_WI_M1_MASK
|
|
0U, // PseudoVNSRA_WI_M2
|
|
0U, // PseudoVNSRA_WI_M2_MASK
|
|
0U, // PseudoVNSRA_WI_M4
|
|
0U, // PseudoVNSRA_WI_M4_MASK
|
|
0U, // PseudoVNSRA_WI_MF2
|
|
0U, // PseudoVNSRA_WI_MF2_MASK
|
|
0U, // PseudoVNSRA_WI_MF4
|
|
0U, // PseudoVNSRA_WI_MF4_MASK
|
|
0U, // PseudoVNSRA_WI_MF8
|
|
0U, // PseudoVNSRA_WI_MF8_MASK
|
|
0U, // PseudoVNSRA_WV_M1
|
|
0U, // PseudoVNSRA_WV_M1_MASK
|
|
0U, // PseudoVNSRA_WV_M2
|
|
0U, // PseudoVNSRA_WV_M2_MASK
|
|
0U, // PseudoVNSRA_WV_M4
|
|
0U, // PseudoVNSRA_WV_M4_MASK
|
|
0U, // PseudoVNSRA_WV_MF2
|
|
0U, // PseudoVNSRA_WV_MF2_MASK
|
|
0U, // PseudoVNSRA_WV_MF4
|
|
0U, // PseudoVNSRA_WV_MF4_MASK
|
|
0U, // PseudoVNSRA_WV_MF8
|
|
0U, // PseudoVNSRA_WV_MF8_MASK
|
|
0U, // PseudoVNSRA_WX_M1
|
|
0U, // PseudoVNSRA_WX_M1_MASK
|
|
0U, // PseudoVNSRA_WX_M2
|
|
0U, // PseudoVNSRA_WX_M2_MASK
|
|
0U, // PseudoVNSRA_WX_M4
|
|
0U, // PseudoVNSRA_WX_M4_MASK
|
|
0U, // PseudoVNSRA_WX_MF2
|
|
0U, // PseudoVNSRA_WX_MF2_MASK
|
|
0U, // PseudoVNSRA_WX_MF4
|
|
0U, // PseudoVNSRA_WX_MF4_MASK
|
|
0U, // PseudoVNSRA_WX_MF8
|
|
0U, // PseudoVNSRA_WX_MF8_MASK
|
|
0U, // PseudoVNSRL_WI_M1
|
|
0U, // PseudoVNSRL_WI_M1_MASK
|
|
0U, // PseudoVNSRL_WI_M2
|
|
0U, // PseudoVNSRL_WI_M2_MASK
|
|
0U, // PseudoVNSRL_WI_M4
|
|
0U, // PseudoVNSRL_WI_M4_MASK
|
|
0U, // PseudoVNSRL_WI_MF2
|
|
0U, // PseudoVNSRL_WI_MF2_MASK
|
|
0U, // PseudoVNSRL_WI_MF4
|
|
0U, // PseudoVNSRL_WI_MF4_MASK
|
|
0U, // PseudoVNSRL_WI_MF8
|
|
0U, // PseudoVNSRL_WI_MF8_MASK
|
|
0U, // PseudoVNSRL_WV_M1
|
|
0U, // PseudoVNSRL_WV_M1_MASK
|
|
0U, // PseudoVNSRL_WV_M2
|
|
0U, // PseudoVNSRL_WV_M2_MASK
|
|
0U, // PseudoVNSRL_WV_M4
|
|
0U, // PseudoVNSRL_WV_M4_MASK
|
|
0U, // PseudoVNSRL_WV_MF2
|
|
0U, // PseudoVNSRL_WV_MF2_MASK
|
|
0U, // PseudoVNSRL_WV_MF4
|
|
0U, // PseudoVNSRL_WV_MF4_MASK
|
|
0U, // PseudoVNSRL_WV_MF8
|
|
0U, // PseudoVNSRL_WV_MF8_MASK
|
|
0U, // PseudoVNSRL_WX_M1
|
|
0U, // PseudoVNSRL_WX_M1_MASK
|
|
0U, // PseudoVNSRL_WX_M2
|
|
0U, // PseudoVNSRL_WX_M2_MASK
|
|
0U, // PseudoVNSRL_WX_M4
|
|
0U, // PseudoVNSRL_WX_M4_MASK
|
|
0U, // PseudoVNSRL_WX_MF2
|
|
0U, // PseudoVNSRL_WX_MF2_MASK
|
|
0U, // PseudoVNSRL_WX_MF4
|
|
0U, // PseudoVNSRL_WX_MF4_MASK
|
|
0U, // PseudoVNSRL_WX_MF8
|
|
0U, // PseudoVNSRL_WX_MF8_MASK
|
|
0U, // PseudoVOR_VI_M1
|
|
0U, // PseudoVOR_VI_M1_MASK
|
|
0U, // PseudoVOR_VI_M2
|
|
0U, // PseudoVOR_VI_M2_MASK
|
|
0U, // PseudoVOR_VI_M4
|
|
0U, // PseudoVOR_VI_M4_MASK
|
|
0U, // PseudoVOR_VI_M8
|
|
0U, // PseudoVOR_VI_M8_MASK
|
|
0U, // PseudoVOR_VI_MF2
|
|
0U, // PseudoVOR_VI_MF2_MASK
|
|
0U, // PseudoVOR_VI_MF4
|
|
0U, // PseudoVOR_VI_MF4_MASK
|
|
0U, // PseudoVOR_VI_MF8
|
|
0U, // PseudoVOR_VI_MF8_MASK
|
|
0U, // PseudoVOR_VV_M1
|
|
0U, // PseudoVOR_VV_M1_MASK
|
|
0U, // PseudoVOR_VV_M2
|
|
0U, // PseudoVOR_VV_M2_MASK
|
|
0U, // PseudoVOR_VV_M4
|
|
0U, // PseudoVOR_VV_M4_MASK
|
|
0U, // PseudoVOR_VV_M8
|
|
0U, // PseudoVOR_VV_M8_MASK
|
|
0U, // PseudoVOR_VV_MF2
|
|
0U, // PseudoVOR_VV_MF2_MASK
|
|
0U, // PseudoVOR_VV_MF4
|
|
0U, // PseudoVOR_VV_MF4_MASK
|
|
0U, // PseudoVOR_VV_MF8
|
|
0U, // PseudoVOR_VV_MF8_MASK
|
|
0U, // PseudoVOR_VX_M1
|
|
0U, // PseudoVOR_VX_M1_MASK
|
|
0U, // PseudoVOR_VX_M2
|
|
0U, // PseudoVOR_VX_M2_MASK
|
|
0U, // PseudoVOR_VX_M4
|
|
0U, // PseudoVOR_VX_M4_MASK
|
|
0U, // PseudoVOR_VX_M8
|
|
0U, // PseudoVOR_VX_M8_MASK
|
|
0U, // PseudoVOR_VX_MF2
|
|
0U, // PseudoVOR_VX_MF2_MASK
|
|
0U, // PseudoVOR_VX_MF4
|
|
0U, // PseudoVOR_VX_MF4_MASK
|
|
0U, // PseudoVOR_VX_MF8
|
|
0U, // PseudoVOR_VX_MF8_MASK
|
|
0U, // PseudoVQMACCSU_2x8x2_M1
|
|
0U, // PseudoVQMACCSU_2x8x2_M2
|
|
0U, // PseudoVQMACCSU_2x8x2_M4
|
|
0U, // PseudoVQMACCSU_2x8x2_M8
|
|
0U, // PseudoVQMACCSU_4x8x4_M1
|
|
0U, // PseudoVQMACCSU_4x8x4_M2
|
|
0U, // PseudoVQMACCSU_4x8x4_M4
|
|
0U, // PseudoVQMACCSU_4x8x4_MF2
|
|
0U, // PseudoVQMACCUS_2x8x2_M1
|
|
0U, // PseudoVQMACCUS_2x8x2_M2
|
|
0U, // PseudoVQMACCUS_2x8x2_M4
|
|
0U, // PseudoVQMACCUS_2x8x2_M8
|
|
0U, // PseudoVQMACCUS_4x8x4_M1
|
|
0U, // PseudoVQMACCUS_4x8x4_M2
|
|
0U, // PseudoVQMACCUS_4x8x4_M4
|
|
0U, // PseudoVQMACCUS_4x8x4_MF2
|
|
0U, // PseudoVQMACCU_2x8x2_M1
|
|
0U, // PseudoVQMACCU_2x8x2_M2
|
|
0U, // PseudoVQMACCU_2x8x2_M4
|
|
0U, // PseudoVQMACCU_2x8x2_M8
|
|
0U, // PseudoVQMACCU_4x8x4_M1
|
|
0U, // PseudoVQMACCU_4x8x4_M2
|
|
0U, // PseudoVQMACCU_4x8x4_M4
|
|
0U, // PseudoVQMACCU_4x8x4_MF2
|
|
0U, // PseudoVQMACC_2x8x2_M1
|
|
0U, // PseudoVQMACC_2x8x2_M2
|
|
0U, // PseudoVQMACC_2x8x2_M4
|
|
0U, // PseudoVQMACC_2x8x2_M8
|
|
0U, // PseudoVQMACC_4x8x4_M1
|
|
0U, // PseudoVQMACC_4x8x4_M2
|
|
0U, // PseudoVQMACC_4x8x4_M4
|
|
0U, // PseudoVQMACC_4x8x4_MF2
|
|
0U, // PseudoVREDAND_VS_M1_E16
|
|
0U, // PseudoVREDAND_VS_M1_E16_MASK
|
|
0U, // PseudoVREDAND_VS_M1_E32
|
|
0U, // PseudoVREDAND_VS_M1_E32_MASK
|
|
0U, // PseudoVREDAND_VS_M1_E64
|
|
0U, // PseudoVREDAND_VS_M1_E64_MASK
|
|
0U, // PseudoVREDAND_VS_M1_E8
|
|
0U, // PseudoVREDAND_VS_M1_E8_MASK
|
|
0U, // PseudoVREDAND_VS_M2_E16
|
|
0U, // PseudoVREDAND_VS_M2_E16_MASK
|
|
0U, // PseudoVREDAND_VS_M2_E32
|
|
0U, // PseudoVREDAND_VS_M2_E32_MASK
|
|
0U, // PseudoVREDAND_VS_M2_E64
|
|
0U, // PseudoVREDAND_VS_M2_E64_MASK
|
|
0U, // PseudoVREDAND_VS_M2_E8
|
|
0U, // PseudoVREDAND_VS_M2_E8_MASK
|
|
0U, // PseudoVREDAND_VS_M4_E16
|
|
0U, // PseudoVREDAND_VS_M4_E16_MASK
|
|
0U, // PseudoVREDAND_VS_M4_E32
|
|
0U, // PseudoVREDAND_VS_M4_E32_MASK
|
|
0U, // PseudoVREDAND_VS_M4_E64
|
|
0U, // PseudoVREDAND_VS_M4_E64_MASK
|
|
0U, // PseudoVREDAND_VS_M4_E8
|
|
0U, // PseudoVREDAND_VS_M4_E8_MASK
|
|
0U, // PseudoVREDAND_VS_M8_E16
|
|
0U, // PseudoVREDAND_VS_M8_E16_MASK
|
|
0U, // PseudoVREDAND_VS_M8_E32
|
|
0U, // PseudoVREDAND_VS_M8_E32_MASK
|
|
0U, // PseudoVREDAND_VS_M8_E64
|
|
0U, // PseudoVREDAND_VS_M8_E64_MASK
|
|
0U, // PseudoVREDAND_VS_M8_E8
|
|
0U, // PseudoVREDAND_VS_M8_E8_MASK
|
|
0U, // PseudoVREDAND_VS_MF2_E16
|
|
0U, // PseudoVREDAND_VS_MF2_E16_MASK
|
|
0U, // PseudoVREDAND_VS_MF2_E32
|
|
0U, // PseudoVREDAND_VS_MF2_E32_MASK
|
|
0U, // PseudoVREDAND_VS_MF2_E8
|
|
0U, // PseudoVREDAND_VS_MF2_E8_MASK
|
|
0U, // PseudoVREDAND_VS_MF4_E16
|
|
0U, // PseudoVREDAND_VS_MF4_E16_MASK
|
|
0U, // PseudoVREDAND_VS_MF4_E8
|
|
0U, // PseudoVREDAND_VS_MF4_E8_MASK
|
|
0U, // PseudoVREDAND_VS_MF8_E8
|
|
0U, // PseudoVREDAND_VS_MF8_E8_MASK
|
|
0U, // PseudoVREDMAXU_VS_M1_E16
|
|
0U, // PseudoVREDMAXU_VS_M1_E16_MASK
|
|
0U, // PseudoVREDMAXU_VS_M1_E32
|
|
0U, // PseudoVREDMAXU_VS_M1_E32_MASK
|
|
0U, // PseudoVREDMAXU_VS_M1_E64
|
|
0U, // PseudoVREDMAXU_VS_M1_E64_MASK
|
|
0U, // PseudoVREDMAXU_VS_M1_E8
|
|
0U, // PseudoVREDMAXU_VS_M1_E8_MASK
|
|
0U, // PseudoVREDMAXU_VS_M2_E16
|
|
0U, // PseudoVREDMAXU_VS_M2_E16_MASK
|
|
0U, // PseudoVREDMAXU_VS_M2_E32
|
|
0U, // PseudoVREDMAXU_VS_M2_E32_MASK
|
|
0U, // PseudoVREDMAXU_VS_M2_E64
|
|
0U, // PseudoVREDMAXU_VS_M2_E64_MASK
|
|
0U, // PseudoVREDMAXU_VS_M2_E8
|
|
0U, // PseudoVREDMAXU_VS_M2_E8_MASK
|
|
0U, // PseudoVREDMAXU_VS_M4_E16
|
|
0U, // PseudoVREDMAXU_VS_M4_E16_MASK
|
|
0U, // PseudoVREDMAXU_VS_M4_E32
|
|
0U, // PseudoVREDMAXU_VS_M4_E32_MASK
|
|
0U, // PseudoVREDMAXU_VS_M4_E64
|
|
0U, // PseudoVREDMAXU_VS_M4_E64_MASK
|
|
0U, // PseudoVREDMAXU_VS_M4_E8
|
|
0U, // PseudoVREDMAXU_VS_M4_E8_MASK
|
|
0U, // PseudoVREDMAXU_VS_M8_E16
|
|
0U, // PseudoVREDMAXU_VS_M8_E16_MASK
|
|
0U, // PseudoVREDMAXU_VS_M8_E32
|
|
0U, // PseudoVREDMAXU_VS_M8_E32_MASK
|
|
0U, // PseudoVREDMAXU_VS_M8_E64
|
|
0U, // PseudoVREDMAXU_VS_M8_E64_MASK
|
|
0U, // PseudoVREDMAXU_VS_M8_E8
|
|
0U, // PseudoVREDMAXU_VS_M8_E8_MASK
|
|
0U, // PseudoVREDMAXU_VS_MF2_E16
|
|
0U, // PseudoVREDMAXU_VS_MF2_E16_MASK
|
|
0U, // PseudoVREDMAXU_VS_MF2_E32
|
|
0U, // PseudoVREDMAXU_VS_MF2_E32_MASK
|
|
0U, // PseudoVREDMAXU_VS_MF2_E8
|
|
0U, // PseudoVREDMAXU_VS_MF2_E8_MASK
|
|
0U, // PseudoVREDMAXU_VS_MF4_E16
|
|
0U, // PseudoVREDMAXU_VS_MF4_E16_MASK
|
|
0U, // PseudoVREDMAXU_VS_MF4_E8
|
|
0U, // PseudoVREDMAXU_VS_MF4_E8_MASK
|
|
0U, // PseudoVREDMAXU_VS_MF8_E8
|
|
0U, // PseudoVREDMAXU_VS_MF8_E8_MASK
|
|
0U, // PseudoVREDMAX_VS_M1_E16
|
|
0U, // PseudoVREDMAX_VS_M1_E16_MASK
|
|
0U, // PseudoVREDMAX_VS_M1_E32
|
|
0U, // PseudoVREDMAX_VS_M1_E32_MASK
|
|
0U, // PseudoVREDMAX_VS_M1_E64
|
|
0U, // PseudoVREDMAX_VS_M1_E64_MASK
|
|
0U, // PseudoVREDMAX_VS_M1_E8
|
|
0U, // PseudoVREDMAX_VS_M1_E8_MASK
|
|
0U, // PseudoVREDMAX_VS_M2_E16
|
|
0U, // PseudoVREDMAX_VS_M2_E16_MASK
|
|
0U, // PseudoVREDMAX_VS_M2_E32
|
|
0U, // PseudoVREDMAX_VS_M2_E32_MASK
|
|
0U, // PseudoVREDMAX_VS_M2_E64
|
|
0U, // PseudoVREDMAX_VS_M2_E64_MASK
|
|
0U, // PseudoVREDMAX_VS_M2_E8
|
|
0U, // PseudoVREDMAX_VS_M2_E8_MASK
|
|
0U, // PseudoVREDMAX_VS_M4_E16
|
|
0U, // PseudoVREDMAX_VS_M4_E16_MASK
|
|
0U, // PseudoVREDMAX_VS_M4_E32
|
|
0U, // PseudoVREDMAX_VS_M4_E32_MASK
|
|
0U, // PseudoVREDMAX_VS_M4_E64
|
|
0U, // PseudoVREDMAX_VS_M4_E64_MASK
|
|
0U, // PseudoVREDMAX_VS_M4_E8
|
|
0U, // PseudoVREDMAX_VS_M4_E8_MASK
|
|
0U, // PseudoVREDMAX_VS_M8_E16
|
|
0U, // PseudoVREDMAX_VS_M8_E16_MASK
|
|
0U, // PseudoVREDMAX_VS_M8_E32
|
|
0U, // PseudoVREDMAX_VS_M8_E32_MASK
|
|
0U, // PseudoVREDMAX_VS_M8_E64
|
|
0U, // PseudoVREDMAX_VS_M8_E64_MASK
|
|
0U, // PseudoVREDMAX_VS_M8_E8
|
|
0U, // PseudoVREDMAX_VS_M8_E8_MASK
|
|
0U, // PseudoVREDMAX_VS_MF2_E16
|
|
0U, // PseudoVREDMAX_VS_MF2_E16_MASK
|
|
0U, // PseudoVREDMAX_VS_MF2_E32
|
|
0U, // PseudoVREDMAX_VS_MF2_E32_MASK
|
|
0U, // PseudoVREDMAX_VS_MF2_E8
|
|
0U, // PseudoVREDMAX_VS_MF2_E8_MASK
|
|
0U, // PseudoVREDMAX_VS_MF4_E16
|
|
0U, // PseudoVREDMAX_VS_MF4_E16_MASK
|
|
0U, // PseudoVREDMAX_VS_MF4_E8
|
|
0U, // PseudoVREDMAX_VS_MF4_E8_MASK
|
|
0U, // PseudoVREDMAX_VS_MF8_E8
|
|
0U, // PseudoVREDMAX_VS_MF8_E8_MASK
|
|
0U, // PseudoVREDMINU_VS_M1_E16
|
|
0U, // PseudoVREDMINU_VS_M1_E16_MASK
|
|
0U, // PseudoVREDMINU_VS_M1_E32
|
|
0U, // PseudoVREDMINU_VS_M1_E32_MASK
|
|
0U, // PseudoVREDMINU_VS_M1_E64
|
|
0U, // PseudoVREDMINU_VS_M1_E64_MASK
|
|
0U, // PseudoVREDMINU_VS_M1_E8
|
|
0U, // PseudoVREDMINU_VS_M1_E8_MASK
|
|
0U, // PseudoVREDMINU_VS_M2_E16
|
|
0U, // PseudoVREDMINU_VS_M2_E16_MASK
|
|
0U, // PseudoVREDMINU_VS_M2_E32
|
|
0U, // PseudoVREDMINU_VS_M2_E32_MASK
|
|
0U, // PseudoVREDMINU_VS_M2_E64
|
|
0U, // PseudoVREDMINU_VS_M2_E64_MASK
|
|
0U, // PseudoVREDMINU_VS_M2_E8
|
|
0U, // PseudoVREDMINU_VS_M2_E8_MASK
|
|
0U, // PseudoVREDMINU_VS_M4_E16
|
|
0U, // PseudoVREDMINU_VS_M4_E16_MASK
|
|
0U, // PseudoVREDMINU_VS_M4_E32
|
|
0U, // PseudoVREDMINU_VS_M4_E32_MASK
|
|
0U, // PseudoVREDMINU_VS_M4_E64
|
|
0U, // PseudoVREDMINU_VS_M4_E64_MASK
|
|
0U, // PseudoVREDMINU_VS_M4_E8
|
|
0U, // PseudoVREDMINU_VS_M4_E8_MASK
|
|
0U, // PseudoVREDMINU_VS_M8_E16
|
|
0U, // PseudoVREDMINU_VS_M8_E16_MASK
|
|
0U, // PseudoVREDMINU_VS_M8_E32
|
|
0U, // PseudoVREDMINU_VS_M8_E32_MASK
|
|
0U, // PseudoVREDMINU_VS_M8_E64
|
|
0U, // PseudoVREDMINU_VS_M8_E64_MASK
|
|
0U, // PseudoVREDMINU_VS_M8_E8
|
|
0U, // PseudoVREDMINU_VS_M8_E8_MASK
|
|
0U, // PseudoVREDMINU_VS_MF2_E16
|
|
0U, // PseudoVREDMINU_VS_MF2_E16_MASK
|
|
0U, // PseudoVREDMINU_VS_MF2_E32
|
|
0U, // PseudoVREDMINU_VS_MF2_E32_MASK
|
|
0U, // PseudoVREDMINU_VS_MF2_E8
|
|
0U, // PseudoVREDMINU_VS_MF2_E8_MASK
|
|
0U, // PseudoVREDMINU_VS_MF4_E16
|
|
0U, // PseudoVREDMINU_VS_MF4_E16_MASK
|
|
0U, // PseudoVREDMINU_VS_MF4_E8
|
|
0U, // PseudoVREDMINU_VS_MF4_E8_MASK
|
|
0U, // PseudoVREDMINU_VS_MF8_E8
|
|
0U, // PseudoVREDMINU_VS_MF8_E8_MASK
|
|
0U, // PseudoVREDMIN_VS_M1_E16
|
|
0U, // PseudoVREDMIN_VS_M1_E16_MASK
|
|
0U, // PseudoVREDMIN_VS_M1_E32
|
|
0U, // PseudoVREDMIN_VS_M1_E32_MASK
|
|
0U, // PseudoVREDMIN_VS_M1_E64
|
|
0U, // PseudoVREDMIN_VS_M1_E64_MASK
|
|
0U, // PseudoVREDMIN_VS_M1_E8
|
|
0U, // PseudoVREDMIN_VS_M1_E8_MASK
|
|
0U, // PseudoVREDMIN_VS_M2_E16
|
|
0U, // PseudoVREDMIN_VS_M2_E16_MASK
|
|
0U, // PseudoVREDMIN_VS_M2_E32
|
|
0U, // PseudoVREDMIN_VS_M2_E32_MASK
|
|
0U, // PseudoVREDMIN_VS_M2_E64
|
|
0U, // PseudoVREDMIN_VS_M2_E64_MASK
|
|
0U, // PseudoVREDMIN_VS_M2_E8
|
|
0U, // PseudoVREDMIN_VS_M2_E8_MASK
|
|
0U, // PseudoVREDMIN_VS_M4_E16
|
|
0U, // PseudoVREDMIN_VS_M4_E16_MASK
|
|
0U, // PseudoVREDMIN_VS_M4_E32
|
|
0U, // PseudoVREDMIN_VS_M4_E32_MASK
|
|
0U, // PseudoVREDMIN_VS_M4_E64
|
|
0U, // PseudoVREDMIN_VS_M4_E64_MASK
|
|
0U, // PseudoVREDMIN_VS_M4_E8
|
|
0U, // PseudoVREDMIN_VS_M4_E8_MASK
|
|
0U, // PseudoVREDMIN_VS_M8_E16
|
|
0U, // PseudoVREDMIN_VS_M8_E16_MASK
|
|
0U, // PseudoVREDMIN_VS_M8_E32
|
|
0U, // PseudoVREDMIN_VS_M8_E32_MASK
|
|
0U, // PseudoVREDMIN_VS_M8_E64
|
|
0U, // PseudoVREDMIN_VS_M8_E64_MASK
|
|
0U, // PseudoVREDMIN_VS_M8_E8
|
|
0U, // PseudoVREDMIN_VS_M8_E8_MASK
|
|
0U, // PseudoVREDMIN_VS_MF2_E16
|
|
0U, // PseudoVREDMIN_VS_MF2_E16_MASK
|
|
0U, // PseudoVREDMIN_VS_MF2_E32
|
|
0U, // PseudoVREDMIN_VS_MF2_E32_MASK
|
|
0U, // PseudoVREDMIN_VS_MF2_E8
|
|
0U, // PseudoVREDMIN_VS_MF2_E8_MASK
|
|
0U, // PseudoVREDMIN_VS_MF4_E16
|
|
0U, // PseudoVREDMIN_VS_MF4_E16_MASK
|
|
0U, // PseudoVREDMIN_VS_MF4_E8
|
|
0U, // PseudoVREDMIN_VS_MF4_E8_MASK
|
|
0U, // PseudoVREDMIN_VS_MF8_E8
|
|
0U, // PseudoVREDMIN_VS_MF8_E8_MASK
|
|
0U, // PseudoVREDOR_VS_M1_E16
|
|
0U, // PseudoVREDOR_VS_M1_E16_MASK
|
|
0U, // PseudoVREDOR_VS_M1_E32
|
|
0U, // PseudoVREDOR_VS_M1_E32_MASK
|
|
0U, // PseudoVREDOR_VS_M1_E64
|
|
0U, // PseudoVREDOR_VS_M1_E64_MASK
|
|
0U, // PseudoVREDOR_VS_M1_E8
|
|
0U, // PseudoVREDOR_VS_M1_E8_MASK
|
|
0U, // PseudoVREDOR_VS_M2_E16
|
|
0U, // PseudoVREDOR_VS_M2_E16_MASK
|
|
0U, // PseudoVREDOR_VS_M2_E32
|
|
0U, // PseudoVREDOR_VS_M2_E32_MASK
|
|
0U, // PseudoVREDOR_VS_M2_E64
|
|
0U, // PseudoVREDOR_VS_M2_E64_MASK
|
|
0U, // PseudoVREDOR_VS_M2_E8
|
|
0U, // PseudoVREDOR_VS_M2_E8_MASK
|
|
0U, // PseudoVREDOR_VS_M4_E16
|
|
0U, // PseudoVREDOR_VS_M4_E16_MASK
|
|
0U, // PseudoVREDOR_VS_M4_E32
|
|
0U, // PseudoVREDOR_VS_M4_E32_MASK
|
|
0U, // PseudoVREDOR_VS_M4_E64
|
|
0U, // PseudoVREDOR_VS_M4_E64_MASK
|
|
0U, // PseudoVREDOR_VS_M4_E8
|
|
0U, // PseudoVREDOR_VS_M4_E8_MASK
|
|
0U, // PseudoVREDOR_VS_M8_E16
|
|
0U, // PseudoVREDOR_VS_M8_E16_MASK
|
|
0U, // PseudoVREDOR_VS_M8_E32
|
|
0U, // PseudoVREDOR_VS_M8_E32_MASK
|
|
0U, // PseudoVREDOR_VS_M8_E64
|
|
0U, // PseudoVREDOR_VS_M8_E64_MASK
|
|
0U, // PseudoVREDOR_VS_M8_E8
|
|
0U, // PseudoVREDOR_VS_M8_E8_MASK
|
|
0U, // PseudoVREDOR_VS_MF2_E16
|
|
0U, // PseudoVREDOR_VS_MF2_E16_MASK
|
|
0U, // PseudoVREDOR_VS_MF2_E32
|
|
0U, // PseudoVREDOR_VS_MF2_E32_MASK
|
|
0U, // PseudoVREDOR_VS_MF2_E8
|
|
0U, // PseudoVREDOR_VS_MF2_E8_MASK
|
|
0U, // PseudoVREDOR_VS_MF4_E16
|
|
0U, // PseudoVREDOR_VS_MF4_E16_MASK
|
|
0U, // PseudoVREDOR_VS_MF4_E8
|
|
0U, // PseudoVREDOR_VS_MF4_E8_MASK
|
|
0U, // PseudoVREDOR_VS_MF8_E8
|
|
0U, // PseudoVREDOR_VS_MF8_E8_MASK
|
|
0U, // PseudoVREDSUM_VS_M1_E16
|
|
0U, // PseudoVREDSUM_VS_M1_E16_MASK
|
|
0U, // PseudoVREDSUM_VS_M1_E32
|
|
0U, // PseudoVREDSUM_VS_M1_E32_MASK
|
|
0U, // PseudoVREDSUM_VS_M1_E64
|
|
0U, // PseudoVREDSUM_VS_M1_E64_MASK
|
|
0U, // PseudoVREDSUM_VS_M1_E8
|
|
0U, // PseudoVREDSUM_VS_M1_E8_MASK
|
|
0U, // PseudoVREDSUM_VS_M2_E16
|
|
0U, // PseudoVREDSUM_VS_M2_E16_MASK
|
|
0U, // PseudoVREDSUM_VS_M2_E32
|
|
0U, // PseudoVREDSUM_VS_M2_E32_MASK
|
|
0U, // PseudoVREDSUM_VS_M2_E64
|
|
0U, // PseudoVREDSUM_VS_M2_E64_MASK
|
|
0U, // PseudoVREDSUM_VS_M2_E8
|
|
0U, // PseudoVREDSUM_VS_M2_E8_MASK
|
|
0U, // PseudoVREDSUM_VS_M4_E16
|
|
0U, // PseudoVREDSUM_VS_M4_E16_MASK
|
|
0U, // PseudoVREDSUM_VS_M4_E32
|
|
0U, // PseudoVREDSUM_VS_M4_E32_MASK
|
|
0U, // PseudoVREDSUM_VS_M4_E64
|
|
0U, // PseudoVREDSUM_VS_M4_E64_MASK
|
|
0U, // PseudoVREDSUM_VS_M4_E8
|
|
0U, // PseudoVREDSUM_VS_M4_E8_MASK
|
|
0U, // PseudoVREDSUM_VS_M8_E16
|
|
0U, // PseudoVREDSUM_VS_M8_E16_MASK
|
|
0U, // PseudoVREDSUM_VS_M8_E32
|
|
0U, // PseudoVREDSUM_VS_M8_E32_MASK
|
|
0U, // PseudoVREDSUM_VS_M8_E64
|
|
0U, // PseudoVREDSUM_VS_M8_E64_MASK
|
|
0U, // PseudoVREDSUM_VS_M8_E8
|
|
0U, // PseudoVREDSUM_VS_M8_E8_MASK
|
|
0U, // PseudoVREDSUM_VS_MF2_E16
|
|
0U, // PseudoVREDSUM_VS_MF2_E16_MASK
|
|
0U, // PseudoVREDSUM_VS_MF2_E32
|
|
0U, // PseudoVREDSUM_VS_MF2_E32_MASK
|
|
0U, // PseudoVREDSUM_VS_MF2_E8
|
|
0U, // PseudoVREDSUM_VS_MF2_E8_MASK
|
|
0U, // PseudoVREDSUM_VS_MF4_E16
|
|
0U, // PseudoVREDSUM_VS_MF4_E16_MASK
|
|
0U, // PseudoVREDSUM_VS_MF4_E8
|
|
0U, // PseudoVREDSUM_VS_MF4_E8_MASK
|
|
0U, // PseudoVREDSUM_VS_MF8_E8
|
|
0U, // PseudoVREDSUM_VS_MF8_E8_MASK
|
|
0U, // PseudoVREDXOR_VS_M1_E16
|
|
0U, // PseudoVREDXOR_VS_M1_E16_MASK
|
|
0U, // PseudoVREDXOR_VS_M1_E32
|
|
0U, // PseudoVREDXOR_VS_M1_E32_MASK
|
|
0U, // PseudoVREDXOR_VS_M1_E64
|
|
0U, // PseudoVREDXOR_VS_M1_E64_MASK
|
|
0U, // PseudoVREDXOR_VS_M1_E8
|
|
0U, // PseudoVREDXOR_VS_M1_E8_MASK
|
|
0U, // PseudoVREDXOR_VS_M2_E16
|
|
0U, // PseudoVREDXOR_VS_M2_E16_MASK
|
|
0U, // PseudoVREDXOR_VS_M2_E32
|
|
0U, // PseudoVREDXOR_VS_M2_E32_MASK
|
|
0U, // PseudoVREDXOR_VS_M2_E64
|
|
0U, // PseudoVREDXOR_VS_M2_E64_MASK
|
|
0U, // PseudoVREDXOR_VS_M2_E8
|
|
0U, // PseudoVREDXOR_VS_M2_E8_MASK
|
|
0U, // PseudoVREDXOR_VS_M4_E16
|
|
0U, // PseudoVREDXOR_VS_M4_E16_MASK
|
|
0U, // PseudoVREDXOR_VS_M4_E32
|
|
0U, // PseudoVREDXOR_VS_M4_E32_MASK
|
|
0U, // PseudoVREDXOR_VS_M4_E64
|
|
0U, // PseudoVREDXOR_VS_M4_E64_MASK
|
|
0U, // PseudoVREDXOR_VS_M4_E8
|
|
0U, // PseudoVREDXOR_VS_M4_E8_MASK
|
|
0U, // PseudoVREDXOR_VS_M8_E16
|
|
0U, // PseudoVREDXOR_VS_M8_E16_MASK
|
|
0U, // PseudoVREDXOR_VS_M8_E32
|
|
0U, // PseudoVREDXOR_VS_M8_E32_MASK
|
|
0U, // PseudoVREDXOR_VS_M8_E64
|
|
0U, // PseudoVREDXOR_VS_M8_E64_MASK
|
|
0U, // PseudoVREDXOR_VS_M8_E8
|
|
0U, // PseudoVREDXOR_VS_M8_E8_MASK
|
|
0U, // PseudoVREDXOR_VS_MF2_E16
|
|
0U, // PseudoVREDXOR_VS_MF2_E16_MASK
|
|
0U, // PseudoVREDXOR_VS_MF2_E32
|
|
0U, // PseudoVREDXOR_VS_MF2_E32_MASK
|
|
0U, // PseudoVREDXOR_VS_MF2_E8
|
|
0U, // PseudoVREDXOR_VS_MF2_E8_MASK
|
|
0U, // PseudoVREDXOR_VS_MF4_E16
|
|
0U, // PseudoVREDXOR_VS_MF4_E16_MASK
|
|
0U, // PseudoVREDXOR_VS_MF4_E8
|
|
0U, // PseudoVREDXOR_VS_MF4_E8_MASK
|
|
0U, // PseudoVREDXOR_VS_MF8_E8
|
|
0U, // PseudoVREDXOR_VS_MF8_E8_MASK
|
|
0U, // PseudoVRELOAD2_M1
|
|
0U, // PseudoVRELOAD2_M2
|
|
0U, // PseudoVRELOAD2_M4
|
|
0U, // PseudoVRELOAD2_MF2
|
|
0U, // PseudoVRELOAD2_MF4
|
|
0U, // PseudoVRELOAD2_MF8
|
|
0U, // PseudoVRELOAD3_M1
|
|
0U, // PseudoVRELOAD3_M2
|
|
0U, // PseudoVRELOAD3_MF2
|
|
0U, // PseudoVRELOAD3_MF4
|
|
0U, // PseudoVRELOAD3_MF8
|
|
0U, // PseudoVRELOAD4_M1
|
|
0U, // PseudoVRELOAD4_M2
|
|
0U, // PseudoVRELOAD4_MF2
|
|
0U, // PseudoVRELOAD4_MF4
|
|
0U, // PseudoVRELOAD4_MF8
|
|
0U, // PseudoVRELOAD5_M1
|
|
0U, // PseudoVRELOAD5_MF2
|
|
0U, // PseudoVRELOAD5_MF4
|
|
0U, // PseudoVRELOAD5_MF8
|
|
0U, // PseudoVRELOAD6_M1
|
|
0U, // PseudoVRELOAD6_MF2
|
|
0U, // PseudoVRELOAD6_MF4
|
|
0U, // PseudoVRELOAD6_MF8
|
|
0U, // PseudoVRELOAD7_M1
|
|
0U, // PseudoVRELOAD7_MF2
|
|
0U, // PseudoVRELOAD7_MF4
|
|
0U, // PseudoVRELOAD7_MF8
|
|
0U, // PseudoVRELOAD8_M1
|
|
0U, // PseudoVRELOAD8_MF2
|
|
0U, // PseudoVRELOAD8_MF4
|
|
0U, // PseudoVRELOAD8_MF8
|
|
0U, // PseudoVREMU_VV_M1_E16
|
|
0U, // PseudoVREMU_VV_M1_E16_MASK
|
|
0U, // PseudoVREMU_VV_M1_E32
|
|
0U, // PseudoVREMU_VV_M1_E32_MASK
|
|
0U, // PseudoVREMU_VV_M1_E64
|
|
0U, // PseudoVREMU_VV_M1_E64_MASK
|
|
0U, // PseudoVREMU_VV_M1_E8
|
|
0U, // PseudoVREMU_VV_M1_E8_MASK
|
|
0U, // PseudoVREMU_VV_M2_E16
|
|
0U, // PseudoVREMU_VV_M2_E16_MASK
|
|
0U, // PseudoVREMU_VV_M2_E32
|
|
0U, // PseudoVREMU_VV_M2_E32_MASK
|
|
0U, // PseudoVREMU_VV_M2_E64
|
|
0U, // PseudoVREMU_VV_M2_E64_MASK
|
|
0U, // PseudoVREMU_VV_M2_E8
|
|
0U, // PseudoVREMU_VV_M2_E8_MASK
|
|
0U, // PseudoVREMU_VV_M4_E16
|
|
0U, // PseudoVREMU_VV_M4_E16_MASK
|
|
0U, // PseudoVREMU_VV_M4_E32
|
|
0U, // PseudoVREMU_VV_M4_E32_MASK
|
|
0U, // PseudoVREMU_VV_M4_E64
|
|
0U, // PseudoVREMU_VV_M4_E64_MASK
|
|
0U, // PseudoVREMU_VV_M4_E8
|
|
0U, // PseudoVREMU_VV_M4_E8_MASK
|
|
0U, // PseudoVREMU_VV_M8_E16
|
|
0U, // PseudoVREMU_VV_M8_E16_MASK
|
|
0U, // PseudoVREMU_VV_M8_E32
|
|
0U, // PseudoVREMU_VV_M8_E32_MASK
|
|
0U, // PseudoVREMU_VV_M8_E64
|
|
0U, // PseudoVREMU_VV_M8_E64_MASK
|
|
0U, // PseudoVREMU_VV_M8_E8
|
|
0U, // PseudoVREMU_VV_M8_E8_MASK
|
|
0U, // PseudoVREMU_VV_MF2_E16
|
|
0U, // PseudoVREMU_VV_MF2_E16_MASK
|
|
0U, // PseudoVREMU_VV_MF2_E32
|
|
0U, // PseudoVREMU_VV_MF2_E32_MASK
|
|
0U, // PseudoVREMU_VV_MF2_E8
|
|
0U, // PseudoVREMU_VV_MF2_E8_MASK
|
|
0U, // PseudoVREMU_VV_MF4_E16
|
|
0U, // PseudoVREMU_VV_MF4_E16_MASK
|
|
0U, // PseudoVREMU_VV_MF4_E8
|
|
0U, // PseudoVREMU_VV_MF4_E8_MASK
|
|
0U, // PseudoVREMU_VV_MF8_E8
|
|
0U, // PseudoVREMU_VV_MF8_E8_MASK
|
|
0U, // PseudoVREMU_VX_M1_E16
|
|
0U, // PseudoVREMU_VX_M1_E16_MASK
|
|
0U, // PseudoVREMU_VX_M1_E32
|
|
0U, // PseudoVREMU_VX_M1_E32_MASK
|
|
0U, // PseudoVREMU_VX_M1_E64
|
|
0U, // PseudoVREMU_VX_M1_E64_MASK
|
|
0U, // PseudoVREMU_VX_M1_E8
|
|
0U, // PseudoVREMU_VX_M1_E8_MASK
|
|
0U, // PseudoVREMU_VX_M2_E16
|
|
0U, // PseudoVREMU_VX_M2_E16_MASK
|
|
0U, // PseudoVREMU_VX_M2_E32
|
|
0U, // PseudoVREMU_VX_M2_E32_MASK
|
|
0U, // PseudoVREMU_VX_M2_E64
|
|
0U, // PseudoVREMU_VX_M2_E64_MASK
|
|
0U, // PseudoVREMU_VX_M2_E8
|
|
0U, // PseudoVREMU_VX_M2_E8_MASK
|
|
0U, // PseudoVREMU_VX_M4_E16
|
|
0U, // PseudoVREMU_VX_M4_E16_MASK
|
|
0U, // PseudoVREMU_VX_M4_E32
|
|
0U, // PseudoVREMU_VX_M4_E32_MASK
|
|
0U, // PseudoVREMU_VX_M4_E64
|
|
0U, // PseudoVREMU_VX_M4_E64_MASK
|
|
0U, // PseudoVREMU_VX_M4_E8
|
|
0U, // PseudoVREMU_VX_M4_E8_MASK
|
|
0U, // PseudoVREMU_VX_M8_E16
|
|
0U, // PseudoVREMU_VX_M8_E16_MASK
|
|
0U, // PseudoVREMU_VX_M8_E32
|
|
0U, // PseudoVREMU_VX_M8_E32_MASK
|
|
0U, // PseudoVREMU_VX_M8_E64
|
|
0U, // PseudoVREMU_VX_M8_E64_MASK
|
|
0U, // PseudoVREMU_VX_M8_E8
|
|
0U, // PseudoVREMU_VX_M8_E8_MASK
|
|
0U, // PseudoVREMU_VX_MF2_E16
|
|
0U, // PseudoVREMU_VX_MF2_E16_MASK
|
|
0U, // PseudoVREMU_VX_MF2_E32
|
|
0U, // PseudoVREMU_VX_MF2_E32_MASK
|
|
0U, // PseudoVREMU_VX_MF2_E8
|
|
0U, // PseudoVREMU_VX_MF2_E8_MASK
|
|
0U, // PseudoVREMU_VX_MF4_E16
|
|
0U, // PseudoVREMU_VX_MF4_E16_MASK
|
|
0U, // PseudoVREMU_VX_MF4_E8
|
|
0U, // PseudoVREMU_VX_MF4_E8_MASK
|
|
0U, // PseudoVREMU_VX_MF8_E8
|
|
0U, // PseudoVREMU_VX_MF8_E8_MASK
|
|
0U, // PseudoVREM_VV_M1_E16
|
|
0U, // PseudoVREM_VV_M1_E16_MASK
|
|
0U, // PseudoVREM_VV_M1_E32
|
|
0U, // PseudoVREM_VV_M1_E32_MASK
|
|
0U, // PseudoVREM_VV_M1_E64
|
|
0U, // PseudoVREM_VV_M1_E64_MASK
|
|
0U, // PseudoVREM_VV_M1_E8
|
|
0U, // PseudoVREM_VV_M1_E8_MASK
|
|
0U, // PseudoVREM_VV_M2_E16
|
|
0U, // PseudoVREM_VV_M2_E16_MASK
|
|
0U, // PseudoVREM_VV_M2_E32
|
|
0U, // PseudoVREM_VV_M2_E32_MASK
|
|
0U, // PseudoVREM_VV_M2_E64
|
|
0U, // PseudoVREM_VV_M2_E64_MASK
|
|
0U, // PseudoVREM_VV_M2_E8
|
|
0U, // PseudoVREM_VV_M2_E8_MASK
|
|
0U, // PseudoVREM_VV_M4_E16
|
|
0U, // PseudoVREM_VV_M4_E16_MASK
|
|
0U, // PseudoVREM_VV_M4_E32
|
|
0U, // PseudoVREM_VV_M4_E32_MASK
|
|
0U, // PseudoVREM_VV_M4_E64
|
|
0U, // PseudoVREM_VV_M4_E64_MASK
|
|
0U, // PseudoVREM_VV_M4_E8
|
|
0U, // PseudoVREM_VV_M4_E8_MASK
|
|
0U, // PseudoVREM_VV_M8_E16
|
|
0U, // PseudoVREM_VV_M8_E16_MASK
|
|
0U, // PseudoVREM_VV_M8_E32
|
|
0U, // PseudoVREM_VV_M8_E32_MASK
|
|
0U, // PseudoVREM_VV_M8_E64
|
|
0U, // PseudoVREM_VV_M8_E64_MASK
|
|
0U, // PseudoVREM_VV_M8_E8
|
|
0U, // PseudoVREM_VV_M8_E8_MASK
|
|
0U, // PseudoVREM_VV_MF2_E16
|
|
0U, // PseudoVREM_VV_MF2_E16_MASK
|
|
0U, // PseudoVREM_VV_MF2_E32
|
|
0U, // PseudoVREM_VV_MF2_E32_MASK
|
|
0U, // PseudoVREM_VV_MF2_E8
|
|
0U, // PseudoVREM_VV_MF2_E8_MASK
|
|
0U, // PseudoVREM_VV_MF4_E16
|
|
0U, // PseudoVREM_VV_MF4_E16_MASK
|
|
0U, // PseudoVREM_VV_MF4_E8
|
|
0U, // PseudoVREM_VV_MF4_E8_MASK
|
|
0U, // PseudoVREM_VV_MF8_E8
|
|
0U, // PseudoVREM_VV_MF8_E8_MASK
|
|
0U, // PseudoVREM_VX_M1_E16
|
|
0U, // PseudoVREM_VX_M1_E16_MASK
|
|
0U, // PseudoVREM_VX_M1_E32
|
|
0U, // PseudoVREM_VX_M1_E32_MASK
|
|
0U, // PseudoVREM_VX_M1_E64
|
|
0U, // PseudoVREM_VX_M1_E64_MASK
|
|
0U, // PseudoVREM_VX_M1_E8
|
|
0U, // PseudoVREM_VX_M1_E8_MASK
|
|
0U, // PseudoVREM_VX_M2_E16
|
|
0U, // PseudoVREM_VX_M2_E16_MASK
|
|
0U, // PseudoVREM_VX_M2_E32
|
|
0U, // PseudoVREM_VX_M2_E32_MASK
|
|
0U, // PseudoVREM_VX_M2_E64
|
|
0U, // PseudoVREM_VX_M2_E64_MASK
|
|
0U, // PseudoVREM_VX_M2_E8
|
|
0U, // PseudoVREM_VX_M2_E8_MASK
|
|
0U, // PseudoVREM_VX_M4_E16
|
|
0U, // PseudoVREM_VX_M4_E16_MASK
|
|
0U, // PseudoVREM_VX_M4_E32
|
|
0U, // PseudoVREM_VX_M4_E32_MASK
|
|
0U, // PseudoVREM_VX_M4_E64
|
|
0U, // PseudoVREM_VX_M4_E64_MASK
|
|
0U, // PseudoVREM_VX_M4_E8
|
|
0U, // PseudoVREM_VX_M4_E8_MASK
|
|
0U, // PseudoVREM_VX_M8_E16
|
|
0U, // PseudoVREM_VX_M8_E16_MASK
|
|
0U, // PseudoVREM_VX_M8_E32
|
|
0U, // PseudoVREM_VX_M8_E32_MASK
|
|
0U, // PseudoVREM_VX_M8_E64
|
|
0U, // PseudoVREM_VX_M8_E64_MASK
|
|
0U, // PseudoVREM_VX_M8_E8
|
|
0U, // PseudoVREM_VX_M8_E8_MASK
|
|
0U, // PseudoVREM_VX_MF2_E16
|
|
0U, // PseudoVREM_VX_MF2_E16_MASK
|
|
0U, // PseudoVREM_VX_MF2_E32
|
|
0U, // PseudoVREM_VX_MF2_E32_MASK
|
|
0U, // PseudoVREM_VX_MF2_E8
|
|
0U, // PseudoVREM_VX_MF2_E8_MASK
|
|
0U, // PseudoVREM_VX_MF4_E16
|
|
0U, // PseudoVREM_VX_MF4_E16_MASK
|
|
0U, // PseudoVREM_VX_MF4_E8
|
|
0U, // PseudoVREM_VX_MF4_E8_MASK
|
|
0U, // PseudoVREM_VX_MF8_E8
|
|
0U, // PseudoVREM_VX_MF8_E8_MASK
|
|
0U, // PseudoVREV8_V_M1
|
|
0U, // PseudoVREV8_V_M1_MASK
|
|
0U, // PseudoVREV8_V_M2
|
|
0U, // PseudoVREV8_V_M2_MASK
|
|
0U, // PseudoVREV8_V_M4
|
|
0U, // PseudoVREV8_V_M4_MASK
|
|
0U, // PseudoVREV8_V_M8
|
|
0U, // PseudoVREV8_V_M8_MASK
|
|
0U, // PseudoVREV8_V_MF2
|
|
0U, // PseudoVREV8_V_MF2_MASK
|
|
0U, // PseudoVREV8_V_MF4
|
|
0U, // PseudoVREV8_V_MF4_MASK
|
|
0U, // PseudoVREV8_V_MF8
|
|
0U, // PseudoVREV8_V_MF8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E16_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E16_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E16_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E16_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E16_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E16_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E16_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E16_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E32_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E32_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E32_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E32_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E32_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E32_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E32_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E32_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E64_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E64_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E64_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E64_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E64_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E64_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E64_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E64_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E8_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E8_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E8_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E8_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E8_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E8_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E8_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E8_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E16_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E16_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E16_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E16_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E16_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E16_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E16_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E16_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E32_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E32_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E32_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E32_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E32_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E32_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E32_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E32_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E64_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E64_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E64_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E64_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E64_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E64_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E64_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E64_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E8_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E8_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E8_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E8_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E8_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E8_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E8_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E8_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E16_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E16_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E16_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E16_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E16_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E16_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E16_M8
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E16_M8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E32_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E32_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E32_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E32_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E32_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E32_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E32_M8
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E32_M8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E64_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E64_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E64_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E64_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E64_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E64_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E64_M8
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E64_M8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E8_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E8_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E8_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E8_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E8_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E8_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E8_M8
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E8_M8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E16_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E16_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E16_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E16_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E16_M8
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E16_M8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E32_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E32_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E32_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E32_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E32_M8
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E32_M8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E64_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E64_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E64_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E64_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E64_M8
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E64_M8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E8_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E8_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E8_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E8_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E8_M8
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E8_M8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E16_M1
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E16_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E16_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E16_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E16_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E16_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E16_MF8
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E16_MF8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E32_M1
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E32_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E32_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E32_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E32_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E32_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E32_MF8
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E32_MF8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E8_M1
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E8_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E8_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E8_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E8_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E8_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E8_MF8
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E8_MF8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E16_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E16_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E16_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E16_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E16_MF8
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E16_MF8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E8_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E8_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E8_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E8_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E8_MF8
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E8_MF8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF8_E8_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_MF8_E8_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF8_E8_MF8
|
|
0U, // PseudoVRGATHEREI16_VV_MF8_E8_MF8_MASK
|
|
0U, // PseudoVRGATHER_VI_M1
|
|
0U, // PseudoVRGATHER_VI_M1_MASK
|
|
0U, // PseudoVRGATHER_VI_M2
|
|
0U, // PseudoVRGATHER_VI_M2_MASK
|
|
0U, // PseudoVRGATHER_VI_M4
|
|
0U, // PseudoVRGATHER_VI_M4_MASK
|
|
0U, // PseudoVRGATHER_VI_M8
|
|
0U, // PseudoVRGATHER_VI_M8_MASK
|
|
0U, // PseudoVRGATHER_VI_MF2
|
|
0U, // PseudoVRGATHER_VI_MF2_MASK
|
|
0U, // PseudoVRGATHER_VI_MF4
|
|
0U, // PseudoVRGATHER_VI_MF4_MASK
|
|
0U, // PseudoVRGATHER_VI_MF8
|
|
0U, // PseudoVRGATHER_VI_MF8_MASK
|
|
0U, // PseudoVRGATHER_VV_M1_E16
|
|
0U, // PseudoVRGATHER_VV_M1_E16_MASK
|
|
0U, // PseudoVRGATHER_VV_M1_E32
|
|
0U, // PseudoVRGATHER_VV_M1_E32_MASK
|
|
0U, // PseudoVRGATHER_VV_M1_E64
|
|
0U, // PseudoVRGATHER_VV_M1_E64_MASK
|
|
0U, // PseudoVRGATHER_VV_M1_E8
|
|
0U, // PseudoVRGATHER_VV_M1_E8_MASK
|
|
0U, // PseudoVRGATHER_VV_M2_E16
|
|
0U, // PseudoVRGATHER_VV_M2_E16_MASK
|
|
0U, // PseudoVRGATHER_VV_M2_E32
|
|
0U, // PseudoVRGATHER_VV_M2_E32_MASK
|
|
0U, // PseudoVRGATHER_VV_M2_E64
|
|
0U, // PseudoVRGATHER_VV_M2_E64_MASK
|
|
0U, // PseudoVRGATHER_VV_M2_E8
|
|
0U, // PseudoVRGATHER_VV_M2_E8_MASK
|
|
0U, // PseudoVRGATHER_VV_M4_E16
|
|
0U, // PseudoVRGATHER_VV_M4_E16_MASK
|
|
0U, // PseudoVRGATHER_VV_M4_E32
|
|
0U, // PseudoVRGATHER_VV_M4_E32_MASK
|
|
0U, // PseudoVRGATHER_VV_M4_E64
|
|
0U, // PseudoVRGATHER_VV_M4_E64_MASK
|
|
0U, // PseudoVRGATHER_VV_M4_E8
|
|
0U, // PseudoVRGATHER_VV_M4_E8_MASK
|
|
0U, // PseudoVRGATHER_VV_M8_E16
|
|
0U, // PseudoVRGATHER_VV_M8_E16_MASK
|
|
0U, // PseudoVRGATHER_VV_M8_E32
|
|
0U, // PseudoVRGATHER_VV_M8_E32_MASK
|
|
0U, // PseudoVRGATHER_VV_M8_E64
|
|
0U, // PseudoVRGATHER_VV_M8_E64_MASK
|
|
0U, // PseudoVRGATHER_VV_M8_E8
|
|
0U, // PseudoVRGATHER_VV_M8_E8_MASK
|
|
0U, // PseudoVRGATHER_VV_MF2_E16
|
|
0U, // PseudoVRGATHER_VV_MF2_E16_MASK
|
|
0U, // PseudoVRGATHER_VV_MF2_E32
|
|
0U, // PseudoVRGATHER_VV_MF2_E32_MASK
|
|
0U, // PseudoVRGATHER_VV_MF2_E8
|
|
0U, // PseudoVRGATHER_VV_MF2_E8_MASK
|
|
0U, // PseudoVRGATHER_VV_MF4_E16
|
|
0U, // PseudoVRGATHER_VV_MF4_E16_MASK
|
|
0U, // PseudoVRGATHER_VV_MF4_E8
|
|
0U, // PseudoVRGATHER_VV_MF4_E8_MASK
|
|
0U, // PseudoVRGATHER_VV_MF8_E8
|
|
0U, // PseudoVRGATHER_VV_MF8_E8_MASK
|
|
0U, // PseudoVRGATHER_VX_M1
|
|
0U, // PseudoVRGATHER_VX_M1_MASK
|
|
0U, // PseudoVRGATHER_VX_M2
|
|
0U, // PseudoVRGATHER_VX_M2_MASK
|
|
0U, // PseudoVRGATHER_VX_M4
|
|
0U, // PseudoVRGATHER_VX_M4_MASK
|
|
0U, // PseudoVRGATHER_VX_M8
|
|
0U, // PseudoVRGATHER_VX_M8_MASK
|
|
0U, // PseudoVRGATHER_VX_MF2
|
|
0U, // PseudoVRGATHER_VX_MF2_MASK
|
|
0U, // PseudoVRGATHER_VX_MF4
|
|
0U, // PseudoVRGATHER_VX_MF4_MASK
|
|
0U, // PseudoVRGATHER_VX_MF8
|
|
0U, // PseudoVRGATHER_VX_MF8_MASK
|
|
0U, // PseudoVROL_VV_M1
|
|
0U, // PseudoVROL_VV_M1_MASK
|
|
0U, // PseudoVROL_VV_M2
|
|
0U, // PseudoVROL_VV_M2_MASK
|
|
0U, // PseudoVROL_VV_M4
|
|
0U, // PseudoVROL_VV_M4_MASK
|
|
0U, // PseudoVROL_VV_M8
|
|
0U, // PseudoVROL_VV_M8_MASK
|
|
0U, // PseudoVROL_VV_MF2
|
|
0U, // PseudoVROL_VV_MF2_MASK
|
|
0U, // PseudoVROL_VV_MF4
|
|
0U, // PseudoVROL_VV_MF4_MASK
|
|
0U, // PseudoVROL_VV_MF8
|
|
0U, // PseudoVROL_VV_MF8_MASK
|
|
0U, // PseudoVROL_VX_M1
|
|
0U, // PseudoVROL_VX_M1_MASK
|
|
0U, // PseudoVROL_VX_M2
|
|
0U, // PseudoVROL_VX_M2_MASK
|
|
0U, // PseudoVROL_VX_M4
|
|
0U, // PseudoVROL_VX_M4_MASK
|
|
0U, // PseudoVROL_VX_M8
|
|
0U, // PseudoVROL_VX_M8_MASK
|
|
0U, // PseudoVROL_VX_MF2
|
|
0U, // PseudoVROL_VX_MF2_MASK
|
|
0U, // PseudoVROL_VX_MF4
|
|
0U, // PseudoVROL_VX_MF4_MASK
|
|
0U, // PseudoVROL_VX_MF8
|
|
0U, // PseudoVROL_VX_MF8_MASK
|
|
0U, // PseudoVROR_VI_M1
|
|
0U, // PseudoVROR_VI_M1_MASK
|
|
0U, // PseudoVROR_VI_M2
|
|
0U, // PseudoVROR_VI_M2_MASK
|
|
0U, // PseudoVROR_VI_M4
|
|
0U, // PseudoVROR_VI_M4_MASK
|
|
0U, // PseudoVROR_VI_M8
|
|
0U, // PseudoVROR_VI_M8_MASK
|
|
0U, // PseudoVROR_VI_MF2
|
|
0U, // PseudoVROR_VI_MF2_MASK
|
|
0U, // PseudoVROR_VI_MF4
|
|
0U, // PseudoVROR_VI_MF4_MASK
|
|
0U, // PseudoVROR_VI_MF8
|
|
0U, // PseudoVROR_VI_MF8_MASK
|
|
0U, // PseudoVROR_VV_M1
|
|
0U, // PseudoVROR_VV_M1_MASK
|
|
0U, // PseudoVROR_VV_M2
|
|
0U, // PseudoVROR_VV_M2_MASK
|
|
0U, // PseudoVROR_VV_M4
|
|
0U, // PseudoVROR_VV_M4_MASK
|
|
0U, // PseudoVROR_VV_M8
|
|
0U, // PseudoVROR_VV_M8_MASK
|
|
0U, // PseudoVROR_VV_MF2
|
|
0U, // PseudoVROR_VV_MF2_MASK
|
|
0U, // PseudoVROR_VV_MF4
|
|
0U, // PseudoVROR_VV_MF4_MASK
|
|
0U, // PseudoVROR_VV_MF8
|
|
0U, // PseudoVROR_VV_MF8_MASK
|
|
0U, // PseudoVROR_VX_M1
|
|
0U, // PseudoVROR_VX_M1_MASK
|
|
0U, // PseudoVROR_VX_M2
|
|
0U, // PseudoVROR_VX_M2_MASK
|
|
0U, // PseudoVROR_VX_M4
|
|
0U, // PseudoVROR_VX_M4_MASK
|
|
0U, // PseudoVROR_VX_M8
|
|
0U, // PseudoVROR_VX_M8_MASK
|
|
0U, // PseudoVROR_VX_MF2
|
|
0U, // PseudoVROR_VX_MF2_MASK
|
|
0U, // PseudoVROR_VX_MF4
|
|
0U, // PseudoVROR_VX_MF4_MASK
|
|
0U, // PseudoVROR_VX_MF8
|
|
0U, // PseudoVROR_VX_MF8_MASK
|
|
0U, // PseudoVRSUB_VI_M1
|
|
0U, // PseudoVRSUB_VI_M1_MASK
|
|
0U, // PseudoVRSUB_VI_M2
|
|
0U, // PseudoVRSUB_VI_M2_MASK
|
|
0U, // PseudoVRSUB_VI_M4
|
|
0U, // PseudoVRSUB_VI_M4_MASK
|
|
0U, // PseudoVRSUB_VI_M8
|
|
0U, // PseudoVRSUB_VI_M8_MASK
|
|
0U, // PseudoVRSUB_VI_MF2
|
|
0U, // PseudoVRSUB_VI_MF2_MASK
|
|
0U, // PseudoVRSUB_VI_MF4
|
|
0U, // PseudoVRSUB_VI_MF4_MASK
|
|
0U, // PseudoVRSUB_VI_MF8
|
|
0U, // PseudoVRSUB_VI_MF8_MASK
|
|
0U, // PseudoVRSUB_VX_M1
|
|
0U, // PseudoVRSUB_VX_M1_MASK
|
|
0U, // PseudoVRSUB_VX_M2
|
|
0U, // PseudoVRSUB_VX_M2_MASK
|
|
0U, // PseudoVRSUB_VX_M4
|
|
0U, // PseudoVRSUB_VX_M4_MASK
|
|
0U, // PseudoVRSUB_VX_M8
|
|
0U, // PseudoVRSUB_VX_M8_MASK
|
|
0U, // PseudoVRSUB_VX_MF2
|
|
0U, // PseudoVRSUB_VX_MF2_MASK
|
|
0U, // PseudoVRSUB_VX_MF4
|
|
0U, // PseudoVRSUB_VX_MF4_MASK
|
|
0U, // PseudoVRSUB_VX_MF8
|
|
0U, // PseudoVRSUB_VX_MF8_MASK
|
|
0U, // PseudoVSADDU_VI_M1
|
|
0U, // PseudoVSADDU_VI_M1_MASK
|
|
0U, // PseudoVSADDU_VI_M2
|
|
0U, // PseudoVSADDU_VI_M2_MASK
|
|
0U, // PseudoVSADDU_VI_M4
|
|
0U, // PseudoVSADDU_VI_M4_MASK
|
|
0U, // PseudoVSADDU_VI_M8
|
|
0U, // PseudoVSADDU_VI_M8_MASK
|
|
0U, // PseudoVSADDU_VI_MF2
|
|
0U, // PseudoVSADDU_VI_MF2_MASK
|
|
0U, // PseudoVSADDU_VI_MF4
|
|
0U, // PseudoVSADDU_VI_MF4_MASK
|
|
0U, // PseudoVSADDU_VI_MF8
|
|
0U, // PseudoVSADDU_VI_MF8_MASK
|
|
0U, // PseudoVSADDU_VV_M1
|
|
0U, // PseudoVSADDU_VV_M1_MASK
|
|
0U, // PseudoVSADDU_VV_M2
|
|
0U, // PseudoVSADDU_VV_M2_MASK
|
|
0U, // PseudoVSADDU_VV_M4
|
|
0U, // PseudoVSADDU_VV_M4_MASK
|
|
0U, // PseudoVSADDU_VV_M8
|
|
0U, // PseudoVSADDU_VV_M8_MASK
|
|
0U, // PseudoVSADDU_VV_MF2
|
|
0U, // PseudoVSADDU_VV_MF2_MASK
|
|
0U, // PseudoVSADDU_VV_MF4
|
|
0U, // PseudoVSADDU_VV_MF4_MASK
|
|
0U, // PseudoVSADDU_VV_MF8
|
|
0U, // PseudoVSADDU_VV_MF8_MASK
|
|
0U, // PseudoVSADDU_VX_M1
|
|
0U, // PseudoVSADDU_VX_M1_MASK
|
|
0U, // PseudoVSADDU_VX_M2
|
|
0U, // PseudoVSADDU_VX_M2_MASK
|
|
0U, // PseudoVSADDU_VX_M4
|
|
0U, // PseudoVSADDU_VX_M4_MASK
|
|
0U, // PseudoVSADDU_VX_M8
|
|
0U, // PseudoVSADDU_VX_M8_MASK
|
|
0U, // PseudoVSADDU_VX_MF2
|
|
0U, // PseudoVSADDU_VX_MF2_MASK
|
|
0U, // PseudoVSADDU_VX_MF4
|
|
0U, // PseudoVSADDU_VX_MF4_MASK
|
|
0U, // PseudoVSADDU_VX_MF8
|
|
0U, // PseudoVSADDU_VX_MF8_MASK
|
|
0U, // PseudoVSADD_VI_M1
|
|
0U, // PseudoVSADD_VI_M1_MASK
|
|
0U, // PseudoVSADD_VI_M2
|
|
0U, // PseudoVSADD_VI_M2_MASK
|
|
0U, // PseudoVSADD_VI_M4
|
|
0U, // PseudoVSADD_VI_M4_MASK
|
|
0U, // PseudoVSADD_VI_M8
|
|
0U, // PseudoVSADD_VI_M8_MASK
|
|
0U, // PseudoVSADD_VI_MF2
|
|
0U, // PseudoVSADD_VI_MF2_MASK
|
|
0U, // PseudoVSADD_VI_MF4
|
|
0U, // PseudoVSADD_VI_MF4_MASK
|
|
0U, // PseudoVSADD_VI_MF8
|
|
0U, // PseudoVSADD_VI_MF8_MASK
|
|
0U, // PseudoVSADD_VV_M1
|
|
0U, // PseudoVSADD_VV_M1_MASK
|
|
0U, // PseudoVSADD_VV_M2
|
|
0U, // PseudoVSADD_VV_M2_MASK
|
|
0U, // PseudoVSADD_VV_M4
|
|
0U, // PseudoVSADD_VV_M4_MASK
|
|
0U, // PseudoVSADD_VV_M8
|
|
0U, // PseudoVSADD_VV_M8_MASK
|
|
0U, // PseudoVSADD_VV_MF2
|
|
0U, // PseudoVSADD_VV_MF2_MASK
|
|
0U, // PseudoVSADD_VV_MF4
|
|
0U, // PseudoVSADD_VV_MF4_MASK
|
|
0U, // PseudoVSADD_VV_MF8
|
|
0U, // PseudoVSADD_VV_MF8_MASK
|
|
0U, // PseudoVSADD_VX_M1
|
|
0U, // PseudoVSADD_VX_M1_MASK
|
|
0U, // PseudoVSADD_VX_M2
|
|
0U, // PseudoVSADD_VX_M2_MASK
|
|
0U, // PseudoVSADD_VX_M4
|
|
0U, // PseudoVSADD_VX_M4_MASK
|
|
0U, // PseudoVSADD_VX_M8
|
|
0U, // PseudoVSADD_VX_M8_MASK
|
|
0U, // PseudoVSADD_VX_MF2
|
|
0U, // PseudoVSADD_VX_MF2_MASK
|
|
0U, // PseudoVSADD_VX_MF4
|
|
0U, // PseudoVSADD_VX_MF4_MASK
|
|
0U, // PseudoVSADD_VX_MF8
|
|
0U, // PseudoVSADD_VX_MF8_MASK
|
|
0U, // PseudoVSBC_VVM_M1
|
|
0U, // PseudoVSBC_VVM_M2
|
|
0U, // PseudoVSBC_VVM_M4
|
|
0U, // PseudoVSBC_VVM_M8
|
|
0U, // PseudoVSBC_VVM_MF2
|
|
0U, // PseudoVSBC_VVM_MF4
|
|
0U, // PseudoVSBC_VVM_MF8
|
|
0U, // PseudoVSBC_VXM_M1
|
|
0U, // PseudoVSBC_VXM_M2
|
|
0U, // PseudoVSBC_VXM_M4
|
|
0U, // PseudoVSBC_VXM_M8
|
|
0U, // PseudoVSBC_VXM_MF2
|
|
0U, // PseudoVSBC_VXM_MF4
|
|
0U, // PseudoVSBC_VXM_MF8
|
|
0U, // PseudoVSE16_V_M1
|
|
0U, // PseudoVSE16_V_M1_MASK
|
|
0U, // PseudoVSE16_V_M2
|
|
0U, // PseudoVSE16_V_M2_MASK
|
|
0U, // PseudoVSE16_V_M4
|
|
0U, // PseudoVSE16_V_M4_MASK
|
|
0U, // PseudoVSE16_V_M8
|
|
0U, // PseudoVSE16_V_M8_MASK
|
|
0U, // PseudoVSE16_V_MF2
|
|
0U, // PseudoVSE16_V_MF2_MASK
|
|
0U, // PseudoVSE16_V_MF4
|
|
0U, // PseudoVSE16_V_MF4_MASK
|
|
0U, // PseudoVSE32_V_M1
|
|
0U, // PseudoVSE32_V_M1_MASK
|
|
0U, // PseudoVSE32_V_M2
|
|
0U, // PseudoVSE32_V_M2_MASK
|
|
0U, // PseudoVSE32_V_M4
|
|
0U, // PseudoVSE32_V_M4_MASK
|
|
0U, // PseudoVSE32_V_M8
|
|
0U, // PseudoVSE32_V_M8_MASK
|
|
0U, // PseudoVSE32_V_MF2
|
|
0U, // PseudoVSE32_V_MF2_MASK
|
|
0U, // PseudoVSE64_V_M1
|
|
0U, // PseudoVSE64_V_M1_MASK
|
|
0U, // PseudoVSE64_V_M2
|
|
0U, // PseudoVSE64_V_M2_MASK
|
|
0U, // PseudoVSE64_V_M4
|
|
0U, // PseudoVSE64_V_M4_MASK
|
|
0U, // PseudoVSE64_V_M8
|
|
0U, // PseudoVSE64_V_M8_MASK
|
|
0U, // PseudoVSE8_V_M1
|
|
0U, // PseudoVSE8_V_M1_MASK
|
|
0U, // PseudoVSE8_V_M2
|
|
0U, // PseudoVSE8_V_M2_MASK
|
|
0U, // PseudoVSE8_V_M4
|
|
0U, // PseudoVSE8_V_M4_MASK
|
|
0U, // PseudoVSE8_V_M8
|
|
0U, // PseudoVSE8_V_M8_MASK
|
|
0U, // PseudoVSE8_V_MF2
|
|
0U, // PseudoVSE8_V_MF2_MASK
|
|
0U, // PseudoVSE8_V_MF4
|
|
0U, // PseudoVSE8_V_MF4_MASK
|
|
0U, // PseudoVSE8_V_MF8
|
|
0U, // PseudoVSE8_V_MF8_MASK
|
|
0U, // PseudoVSETIVLI
|
|
0U, // PseudoVSETVLI
|
|
0U, // PseudoVSETVLIX0
|
|
0U, // PseudoVSEXT_VF2_M1
|
|
0U, // PseudoVSEXT_VF2_M1_MASK
|
|
0U, // PseudoVSEXT_VF2_M2
|
|
0U, // PseudoVSEXT_VF2_M2_MASK
|
|
0U, // PseudoVSEXT_VF2_M4
|
|
0U, // PseudoVSEXT_VF2_M4_MASK
|
|
0U, // PseudoVSEXT_VF2_M8
|
|
0U, // PseudoVSEXT_VF2_M8_MASK
|
|
0U, // PseudoVSEXT_VF2_MF2
|
|
0U, // PseudoVSEXT_VF2_MF2_MASK
|
|
0U, // PseudoVSEXT_VF2_MF4
|
|
0U, // PseudoVSEXT_VF2_MF4_MASK
|
|
0U, // PseudoVSEXT_VF4_M1
|
|
0U, // PseudoVSEXT_VF4_M1_MASK
|
|
0U, // PseudoVSEXT_VF4_M2
|
|
0U, // PseudoVSEXT_VF4_M2_MASK
|
|
0U, // PseudoVSEXT_VF4_M4
|
|
0U, // PseudoVSEXT_VF4_M4_MASK
|
|
0U, // PseudoVSEXT_VF4_M8
|
|
0U, // PseudoVSEXT_VF4_M8_MASK
|
|
0U, // PseudoVSEXT_VF4_MF2
|
|
0U, // PseudoVSEXT_VF4_MF2_MASK
|
|
0U, // PseudoVSEXT_VF8_M1
|
|
0U, // PseudoVSEXT_VF8_M1_MASK
|
|
0U, // PseudoVSEXT_VF8_M2
|
|
0U, // PseudoVSEXT_VF8_M2_MASK
|
|
0U, // PseudoVSEXT_VF8_M4
|
|
0U, // PseudoVSEXT_VF8_M4_MASK
|
|
0U, // PseudoVSEXT_VF8_M8
|
|
0U, // PseudoVSEXT_VF8_M8_MASK
|
|
0U, // PseudoVSHA2CH_VV_M1
|
|
0U, // PseudoVSHA2CH_VV_M2
|
|
0U, // PseudoVSHA2CH_VV_M4
|
|
0U, // PseudoVSHA2CH_VV_M8
|
|
0U, // PseudoVSHA2CH_VV_MF2
|
|
0U, // PseudoVSHA2CL_VV_M1
|
|
0U, // PseudoVSHA2CL_VV_M2
|
|
0U, // PseudoVSHA2CL_VV_M4
|
|
0U, // PseudoVSHA2CL_VV_M8
|
|
0U, // PseudoVSHA2CL_VV_MF2
|
|
0U, // PseudoVSHA2MS_VV_M1
|
|
0U, // PseudoVSHA2MS_VV_M2
|
|
0U, // PseudoVSHA2MS_VV_M4
|
|
0U, // PseudoVSHA2MS_VV_M8
|
|
0U, // PseudoVSHA2MS_VV_MF2
|
|
0U, // PseudoVSLIDE1DOWN_VX_M1
|
|
0U, // PseudoVSLIDE1DOWN_VX_M1_MASK
|
|
0U, // PseudoVSLIDE1DOWN_VX_M2
|
|
0U, // PseudoVSLIDE1DOWN_VX_M2_MASK
|
|
0U, // PseudoVSLIDE1DOWN_VX_M4
|
|
0U, // PseudoVSLIDE1DOWN_VX_M4_MASK
|
|
0U, // PseudoVSLIDE1DOWN_VX_M8
|
|
0U, // PseudoVSLIDE1DOWN_VX_M8_MASK
|
|
0U, // PseudoVSLIDE1DOWN_VX_MF2
|
|
0U, // PseudoVSLIDE1DOWN_VX_MF2_MASK
|
|
0U, // PseudoVSLIDE1DOWN_VX_MF4
|
|
0U, // PseudoVSLIDE1DOWN_VX_MF4_MASK
|
|
0U, // PseudoVSLIDE1DOWN_VX_MF8
|
|
0U, // PseudoVSLIDE1DOWN_VX_MF8_MASK
|
|
0U, // PseudoVSLIDE1UP_VX_M1
|
|
0U, // PseudoVSLIDE1UP_VX_M1_MASK
|
|
0U, // PseudoVSLIDE1UP_VX_M2
|
|
0U, // PseudoVSLIDE1UP_VX_M2_MASK
|
|
0U, // PseudoVSLIDE1UP_VX_M4
|
|
0U, // PseudoVSLIDE1UP_VX_M4_MASK
|
|
0U, // PseudoVSLIDE1UP_VX_M8
|
|
0U, // PseudoVSLIDE1UP_VX_M8_MASK
|
|
0U, // PseudoVSLIDE1UP_VX_MF2
|
|
0U, // PseudoVSLIDE1UP_VX_MF2_MASK
|
|
0U, // PseudoVSLIDE1UP_VX_MF4
|
|
0U, // PseudoVSLIDE1UP_VX_MF4_MASK
|
|
0U, // PseudoVSLIDE1UP_VX_MF8
|
|
0U, // PseudoVSLIDE1UP_VX_MF8_MASK
|
|
0U, // PseudoVSLIDEDOWN_VI_M1
|
|
0U, // PseudoVSLIDEDOWN_VI_M1_MASK
|
|
0U, // PseudoVSLIDEDOWN_VI_M2
|
|
0U, // PseudoVSLIDEDOWN_VI_M2_MASK
|
|
0U, // PseudoVSLIDEDOWN_VI_M4
|
|
0U, // PseudoVSLIDEDOWN_VI_M4_MASK
|
|
0U, // PseudoVSLIDEDOWN_VI_M8
|
|
0U, // PseudoVSLIDEDOWN_VI_M8_MASK
|
|
0U, // PseudoVSLIDEDOWN_VI_MF2
|
|
0U, // PseudoVSLIDEDOWN_VI_MF2_MASK
|
|
0U, // PseudoVSLIDEDOWN_VI_MF4
|
|
0U, // PseudoVSLIDEDOWN_VI_MF4_MASK
|
|
0U, // PseudoVSLIDEDOWN_VI_MF8
|
|
0U, // PseudoVSLIDEDOWN_VI_MF8_MASK
|
|
0U, // PseudoVSLIDEDOWN_VX_M1
|
|
0U, // PseudoVSLIDEDOWN_VX_M1_MASK
|
|
0U, // PseudoVSLIDEDOWN_VX_M2
|
|
0U, // PseudoVSLIDEDOWN_VX_M2_MASK
|
|
0U, // PseudoVSLIDEDOWN_VX_M4
|
|
0U, // PseudoVSLIDEDOWN_VX_M4_MASK
|
|
0U, // PseudoVSLIDEDOWN_VX_M8
|
|
0U, // PseudoVSLIDEDOWN_VX_M8_MASK
|
|
0U, // PseudoVSLIDEDOWN_VX_MF2
|
|
0U, // PseudoVSLIDEDOWN_VX_MF2_MASK
|
|
0U, // PseudoVSLIDEDOWN_VX_MF4
|
|
0U, // PseudoVSLIDEDOWN_VX_MF4_MASK
|
|
0U, // PseudoVSLIDEDOWN_VX_MF8
|
|
0U, // PseudoVSLIDEDOWN_VX_MF8_MASK
|
|
0U, // PseudoVSLIDEUP_VI_M1
|
|
0U, // PseudoVSLIDEUP_VI_M1_MASK
|
|
0U, // PseudoVSLIDEUP_VI_M2
|
|
0U, // PseudoVSLIDEUP_VI_M2_MASK
|
|
0U, // PseudoVSLIDEUP_VI_M4
|
|
0U, // PseudoVSLIDEUP_VI_M4_MASK
|
|
0U, // PseudoVSLIDEUP_VI_M8
|
|
0U, // PseudoVSLIDEUP_VI_M8_MASK
|
|
0U, // PseudoVSLIDEUP_VI_MF2
|
|
0U, // PseudoVSLIDEUP_VI_MF2_MASK
|
|
0U, // PseudoVSLIDEUP_VI_MF4
|
|
0U, // PseudoVSLIDEUP_VI_MF4_MASK
|
|
0U, // PseudoVSLIDEUP_VI_MF8
|
|
0U, // PseudoVSLIDEUP_VI_MF8_MASK
|
|
0U, // PseudoVSLIDEUP_VX_M1
|
|
0U, // PseudoVSLIDEUP_VX_M1_MASK
|
|
0U, // PseudoVSLIDEUP_VX_M2
|
|
0U, // PseudoVSLIDEUP_VX_M2_MASK
|
|
0U, // PseudoVSLIDEUP_VX_M4
|
|
0U, // PseudoVSLIDEUP_VX_M4_MASK
|
|
0U, // PseudoVSLIDEUP_VX_M8
|
|
0U, // PseudoVSLIDEUP_VX_M8_MASK
|
|
0U, // PseudoVSLIDEUP_VX_MF2
|
|
0U, // PseudoVSLIDEUP_VX_MF2_MASK
|
|
0U, // PseudoVSLIDEUP_VX_MF4
|
|
0U, // PseudoVSLIDEUP_VX_MF4_MASK
|
|
0U, // PseudoVSLIDEUP_VX_MF8
|
|
0U, // PseudoVSLIDEUP_VX_MF8_MASK
|
|
0U, // PseudoVSLL_VI_M1
|
|
0U, // PseudoVSLL_VI_M1_MASK
|
|
0U, // PseudoVSLL_VI_M2
|
|
0U, // PseudoVSLL_VI_M2_MASK
|
|
0U, // PseudoVSLL_VI_M4
|
|
0U, // PseudoVSLL_VI_M4_MASK
|
|
0U, // PseudoVSLL_VI_M8
|
|
0U, // PseudoVSLL_VI_M8_MASK
|
|
0U, // PseudoVSLL_VI_MF2
|
|
0U, // PseudoVSLL_VI_MF2_MASK
|
|
0U, // PseudoVSLL_VI_MF4
|
|
0U, // PseudoVSLL_VI_MF4_MASK
|
|
0U, // PseudoVSLL_VI_MF8
|
|
0U, // PseudoVSLL_VI_MF8_MASK
|
|
0U, // PseudoVSLL_VV_M1
|
|
0U, // PseudoVSLL_VV_M1_MASK
|
|
0U, // PseudoVSLL_VV_M2
|
|
0U, // PseudoVSLL_VV_M2_MASK
|
|
0U, // PseudoVSLL_VV_M4
|
|
0U, // PseudoVSLL_VV_M4_MASK
|
|
0U, // PseudoVSLL_VV_M8
|
|
0U, // PseudoVSLL_VV_M8_MASK
|
|
0U, // PseudoVSLL_VV_MF2
|
|
0U, // PseudoVSLL_VV_MF2_MASK
|
|
0U, // PseudoVSLL_VV_MF4
|
|
0U, // PseudoVSLL_VV_MF4_MASK
|
|
0U, // PseudoVSLL_VV_MF8
|
|
0U, // PseudoVSLL_VV_MF8_MASK
|
|
0U, // PseudoVSLL_VX_M1
|
|
0U, // PseudoVSLL_VX_M1_MASK
|
|
0U, // PseudoVSLL_VX_M2
|
|
0U, // PseudoVSLL_VX_M2_MASK
|
|
0U, // PseudoVSLL_VX_M4
|
|
0U, // PseudoVSLL_VX_M4_MASK
|
|
0U, // PseudoVSLL_VX_M8
|
|
0U, // PseudoVSLL_VX_M8_MASK
|
|
0U, // PseudoVSLL_VX_MF2
|
|
0U, // PseudoVSLL_VX_MF2_MASK
|
|
0U, // PseudoVSLL_VX_MF4
|
|
0U, // PseudoVSLL_VX_MF4_MASK
|
|
0U, // PseudoVSLL_VX_MF8
|
|
0U, // PseudoVSLL_VX_MF8_MASK
|
|
0U, // PseudoVSM3C_VI_M1
|
|
0U, // PseudoVSM3C_VI_M2
|
|
0U, // PseudoVSM3C_VI_M4
|
|
0U, // PseudoVSM3C_VI_M8
|
|
0U, // PseudoVSM3C_VI_MF2
|
|
0U, // PseudoVSM3ME_VV_M1
|
|
0U, // PseudoVSM3ME_VV_M2
|
|
0U, // PseudoVSM3ME_VV_M4
|
|
0U, // PseudoVSM3ME_VV_M8
|
|
0U, // PseudoVSM3ME_VV_MF2
|
|
0U, // PseudoVSM4K_VI_M1
|
|
0U, // PseudoVSM4K_VI_M2
|
|
0U, // PseudoVSM4K_VI_M4
|
|
0U, // PseudoVSM4K_VI_M8
|
|
0U, // PseudoVSM4K_VI_MF2
|
|
0U, // PseudoVSM4R_VS_M1_M1
|
|
0U, // PseudoVSM4R_VS_M1_MF2
|
|
0U, // PseudoVSM4R_VS_M1_MF4
|
|
0U, // PseudoVSM4R_VS_M1_MF8
|
|
0U, // PseudoVSM4R_VS_M2_M1
|
|
0U, // PseudoVSM4R_VS_M2_M2
|
|
0U, // PseudoVSM4R_VS_M2_MF2
|
|
0U, // PseudoVSM4R_VS_M2_MF4
|
|
0U, // PseudoVSM4R_VS_M2_MF8
|
|
0U, // PseudoVSM4R_VS_M4_M1
|
|
0U, // PseudoVSM4R_VS_M4_M2
|
|
0U, // PseudoVSM4R_VS_M4_M4
|
|
0U, // PseudoVSM4R_VS_M4_MF2
|
|
0U, // PseudoVSM4R_VS_M4_MF4
|
|
0U, // PseudoVSM4R_VS_M4_MF8
|
|
0U, // PseudoVSM4R_VS_M8_M1
|
|
0U, // PseudoVSM4R_VS_M8_M2
|
|
0U, // PseudoVSM4R_VS_M8_M4
|
|
0U, // PseudoVSM4R_VS_M8_MF2
|
|
0U, // PseudoVSM4R_VS_M8_MF4
|
|
0U, // PseudoVSM4R_VS_M8_MF8
|
|
0U, // PseudoVSM4R_VS_MF2_MF2
|
|
0U, // PseudoVSM4R_VS_MF2_MF4
|
|
0U, // PseudoVSM4R_VS_MF2_MF8
|
|
0U, // PseudoVSM4R_VV_M1
|
|
0U, // PseudoVSM4R_VV_M2
|
|
0U, // PseudoVSM4R_VV_M4
|
|
0U, // PseudoVSM4R_VV_M8
|
|
0U, // PseudoVSM4R_VV_MF2
|
|
0U, // PseudoVSMUL_VV_M1
|
|
0U, // PseudoVSMUL_VV_M1_MASK
|
|
0U, // PseudoVSMUL_VV_M2
|
|
0U, // PseudoVSMUL_VV_M2_MASK
|
|
0U, // PseudoVSMUL_VV_M4
|
|
0U, // PseudoVSMUL_VV_M4_MASK
|
|
0U, // PseudoVSMUL_VV_M8
|
|
0U, // PseudoVSMUL_VV_M8_MASK
|
|
0U, // PseudoVSMUL_VV_MF2
|
|
0U, // PseudoVSMUL_VV_MF2_MASK
|
|
0U, // PseudoVSMUL_VV_MF4
|
|
0U, // PseudoVSMUL_VV_MF4_MASK
|
|
0U, // PseudoVSMUL_VV_MF8
|
|
0U, // PseudoVSMUL_VV_MF8_MASK
|
|
0U, // PseudoVSMUL_VX_M1
|
|
0U, // PseudoVSMUL_VX_M1_MASK
|
|
0U, // PseudoVSMUL_VX_M2
|
|
0U, // PseudoVSMUL_VX_M2_MASK
|
|
0U, // PseudoVSMUL_VX_M4
|
|
0U, // PseudoVSMUL_VX_M4_MASK
|
|
0U, // PseudoVSMUL_VX_M8
|
|
0U, // PseudoVSMUL_VX_M8_MASK
|
|
0U, // PseudoVSMUL_VX_MF2
|
|
0U, // PseudoVSMUL_VX_MF2_MASK
|
|
0U, // PseudoVSMUL_VX_MF4
|
|
0U, // PseudoVSMUL_VX_MF4_MASK
|
|
0U, // PseudoVSMUL_VX_MF8
|
|
0U, // PseudoVSMUL_VX_MF8_MASK
|
|
0U, // PseudoVSM_V_B1
|
|
0U, // PseudoVSM_V_B16
|
|
0U, // PseudoVSM_V_B2
|
|
0U, // PseudoVSM_V_B32
|
|
0U, // PseudoVSM_V_B4
|
|
0U, // PseudoVSM_V_B64
|
|
0U, // PseudoVSM_V_B8
|
|
0U, // PseudoVSOXEI16_V_M1_M1
|
|
0U, // PseudoVSOXEI16_V_M1_M1_MASK
|
|
0U, // PseudoVSOXEI16_V_M1_M2
|
|
0U, // PseudoVSOXEI16_V_M1_M2_MASK
|
|
0U, // PseudoVSOXEI16_V_M1_M4
|
|
0U, // PseudoVSOXEI16_V_M1_M4_MASK
|
|
0U, // PseudoVSOXEI16_V_M1_MF2
|
|
0U, // PseudoVSOXEI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXEI16_V_M2_M1
|
|
0U, // PseudoVSOXEI16_V_M2_M1_MASK
|
|
0U, // PseudoVSOXEI16_V_M2_M2
|
|
0U, // PseudoVSOXEI16_V_M2_M2_MASK
|
|
0U, // PseudoVSOXEI16_V_M2_M4
|
|
0U, // PseudoVSOXEI16_V_M2_M4_MASK
|
|
0U, // PseudoVSOXEI16_V_M2_M8
|
|
0U, // PseudoVSOXEI16_V_M2_M8_MASK
|
|
0U, // PseudoVSOXEI16_V_M4_M2
|
|
0U, // PseudoVSOXEI16_V_M4_M2_MASK
|
|
0U, // PseudoVSOXEI16_V_M4_M4
|
|
0U, // PseudoVSOXEI16_V_M4_M4_MASK
|
|
0U, // PseudoVSOXEI16_V_M4_M8
|
|
0U, // PseudoVSOXEI16_V_M4_M8_MASK
|
|
0U, // PseudoVSOXEI16_V_M8_M4
|
|
0U, // PseudoVSOXEI16_V_M8_M4_MASK
|
|
0U, // PseudoVSOXEI16_V_M8_M8
|
|
0U, // PseudoVSOXEI16_V_M8_M8_MASK
|
|
0U, // PseudoVSOXEI16_V_MF2_M1
|
|
0U, // PseudoVSOXEI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXEI16_V_MF2_M2
|
|
0U, // PseudoVSOXEI16_V_MF2_M2_MASK
|
|
0U, // PseudoVSOXEI16_V_MF2_MF2
|
|
0U, // PseudoVSOXEI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXEI16_V_MF2_MF4
|
|
0U, // PseudoVSOXEI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXEI16_V_MF4_M1
|
|
0U, // PseudoVSOXEI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXEI16_V_MF4_MF2
|
|
0U, // PseudoVSOXEI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXEI16_V_MF4_MF4
|
|
0U, // PseudoVSOXEI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXEI16_V_MF4_MF8
|
|
0U, // PseudoVSOXEI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSOXEI32_V_M1_M1
|
|
0U, // PseudoVSOXEI32_V_M1_M1_MASK
|
|
0U, // PseudoVSOXEI32_V_M1_M2
|
|
0U, // PseudoVSOXEI32_V_M1_M2_MASK
|
|
0U, // PseudoVSOXEI32_V_M1_MF2
|
|
0U, // PseudoVSOXEI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXEI32_V_M1_MF4
|
|
0U, // PseudoVSOXEI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXEI32_V_M2_M1
|
|
0U, // PseudoVSOXEI32_V_M2_M1_MASK
|
|
0U, // PseudoVSOXEI32_V_M2_M2
|
|
0U, // PseudoVSOXEI32_V_M2_M2_MASK
|
|
0U, // PseudoVSOXEI32_V_M2_M4
|
|
0U, // PseudoVSOXEI32_V_M2_M4_MASK
|
|
0U, // PseudoVSOXEI32_V_M2_MF2
|
|
0U, // PseudoVSOXEI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXEI32_V_M4_M1
|
|
0U, // PseudoVSOXEI32_V_M4_M1_MASK
|
|
0U, // PseudoVSOXEI32_V_M4_M2
|
|
0U, // PseudoVSOXEI32_V_M4_M2_MASK
|
|
0U, // PseudoVSOXEI32_V_M4_M4
|
|
0U, // PseudoVSOXEI32_V_M4_M4_MASK
|
|
0U, // PseudoVSOXEI32_V_M4_M8
|
|
0U, // PseudoVSOXEI32_V_M4_M8_MASK
|
|
0U, // PseudoVSOXEI32_V_M8_M2
|
|
0U, // PseudoVSOXEI32_V_M8_M2_MASK
|
|
0U, // PseudoVSOXEI32_V_M8_M4
|
|
0U, // PseudoVSOXEI32_V_M8_M4_MASK
|
|
0U, // PseudoVSOXEI32_V_M8_M8
|
|
0U, // PseudoVSOXEI32_V_M8_M8_MASK
|
|
0U, // PseudoVSOXEI32_V_MF2_M1
|
|
0U, // PseudoVSOXEI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXEI32_V_MF2_MF2
|
|
0U, // PseudoVSOXEI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXEI32_V_MF2_MF4
|
|
0U, // PseudoVSOXEI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXEI32_V_MF2_MF8
|
|
0U, // PseudoVSOXEI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSOXEI64_V_M1_M1
|
|
0U, // PseudoVSOXEI64_V_M1_M1_MASK
|
|
0U, // PseudoVSOXEI64_V_M1_MF2
|
|
0U, // PseudoVSOXEI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXEI64_V_M1_MF4
|
|
0U, // PseudoVSOXEI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXEI64_V_M1_MF8
|
|
0U, // PseudoVSOXEI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSOXEI64_V_M2_M1
|
|
0U, // PseudoVSOXEI64_V_M2_M1_MASK
|
|
0U, // PseudoVSOXEI64_V_M2_M2
|
|
0U, // PseudoVSOXEI64_V_M2_M2_MASK
|
|
0U, // PseudoVSOXEI64_V_M2_MF2
|
|
0U, // PseudoVSOXEI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXEI64_V_M2_MF4
|
|
0U, // PseudoVSOXEI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSOXEI64_V_M4_M1
|
|
0U, // PseudoVSOXEI64_V_M4_M1_MASK
|
|
0U, // PseudoVSOXEI64_V_M4_M2
|
|
0U, // PseudoVSOXEI64_V_M4_M2_MASK
|
|
0U, // PseudoVSOXEI64_V_M4_M4
|
|
0U, // PseudoVSOXEI64_V_M4_M4_MASK
|
|
0U, // PseudoVSOXEI64_V_M4_MF2
|
|
0U, // PseudoVSOXEI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSOXEI64_V_M8_M1
|
|
0U, // PseudoVSOXEI64_V_M8_M1_MASK
|
|
0U, // PseudoVSOXEI64_V_M8_M2
|
|
0U, // PseudoVSOXEI64_V_M8_M2_MASK
|
|
0U, // PseudoVSOXEI64_V_M8_M4
|
|
0U, // PseudoVSOXEI64_V_M8_M4_MASK
|
|
0U, // PseudoVSOXEI64_V_M8_M8
|
|
0U, // PseudoVSOXEI64_V_M8_M8_MASK
|
|
0U, // PseudoVSOXEI8_V_M1_M1
|
|
0U, // PseudoVSOXEI8_V_M1_M1_MASK
|
|
0U, // PseudoVSOXEI8_V_M1_M2
|
|
0U, // PseudoVSOXEI8_V_M1_M2_MASK
|
|
0U, // PseudoVSOXEI8_V_M1_M4
|
|
0U, // PseudoVSOXEI8_V_M1_M4_MASK
|
|
0U, // PseudoVSOXEI8_V_M1_M8
|
|
0U, // PseudoVSOXEI8_V_M1_M8_MASK
|
|
0U, // PseudoVSOXEI8_V_M2_M2
|
|
0U, // PseudoVSOXEI8_V_M2_M2_MASK
|
|
0U, // PseudoVSOXEI8_V_M2_M4
|
|
0U, // PseudoVSOXEI8_V_M2_M4_MASK
|
|
0U, // PseudoVSOXEI8_V_M2_M8
|
|
0U, // PseudoVSOXEI8_V_M2_M8_MASK
|
|
0U, // PseudoVSOXEI8_V_M4_M4
|
|
0U, // PseudoVSOXEI8_V_M4_M4_MASK
|
|
0U, // PseudoVSOXEI8_V_M4_M8
|
|
0U, // PseudoVSOXEI8_V_M4_M8_MASK
|
|
0U, // PseudoVSOXEI8_V_M8_M8
|
|
0U, // PseudoVSOXEI8_V_M8_M8_MASK
|
|
0U, // PseudoVSOXEI8_V_MF2_M1
|
|
0U, // PseudoVSOXEI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXEI8_V_MF2_M2
|
|
0U, // PseudoVSOXEI8_V_MF2_M2_MASK
|
|
0U, // PseudoVSOXEI8_V_MF2_M4
|
|
0U, // PseudoVSOXEI8_V_MF2_M4_MASK
|
|
0U, // PseudoVSOXEI8_V_MF2_MF2
|
|
0U, // PseudoVSOXEI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXEI8_V_MF4_M1
|
|
0U, // PseudoVSOXEI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXEI8_V_MF4_M2
|
|
0U, // PseudoVSOXEI8_V_MF4_M2_MASK
|
|
0U, // PseudoVSOXEI8_V_MF4_MF2
|
|
0U, // PseudoVSOXEI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXEI8_V_MF4_MF4
|
|
0U, // PseudoVSOXEI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXEI8_V_MF8_M1
|
|
0U, // PseudoVSOXEI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSOXEI8_V_MF8_MF2
|
|
0U, // PseudoVSOXEI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSOXEI8_V_MF8_MF4
|
|
0U, // PseudoVSOXEI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSOXEI8_V_MF8_MF8
|
|
0U, // PseudoVSOXEI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M1_M1
|
|
0U, // PseudoVSOXSEG2EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M1_M2
|
|
0U, // PseudoVSOXSEG2EI16_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M1_M4
|
|
0U, // PseudoVSOXSEG2EI16_V_M1_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M1_MF2
|
|
0U, // PseudoVSOXSEG2EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M2_M1
|
|
0U, // PseudoVSOXSEG2EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M2_M2
|
|
0U, // PseudoVSOXSEG2EI16_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M2_M4
|
|
0U, // PseudoVSOXSEG2EI16_V_M2_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M4_M2
|
|
0U, // PseudoVSOXSEG2EI16_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M4_M4
|
|
0U, // PseudoVSOXSEG2EI16_V_M4_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M8_M4
|
|
0U, // PseudoVSOXSEG2EI16_V_M8_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_MF2_M1
|
|
0U, // PseudoVSOXSEG2EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_MF2_M2
|
|
0U, // PseudoVSOXSEG2EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG2EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG2EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_MF4_M1
|
|
0U, // PseudoVSOXSEG2EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG2EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG2EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_MF4_MF8
|
|
0U, // PseudoVSOXSEG2EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M1_M1
|
|
0U, // PseudoVSOXSEG2EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M1_M2
|
|
0U, // PseudoVSOXSEG2EI32_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M1_MF2
|
|
0U, // PseudoVSOXSEG2EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M1_MF4
|
|
0U, // PseudoVSOXSEG2EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M2_M1
|
|
0U, // PseudoVSOXSEG2EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M2_M2
|
|
0U, // PseudoVSOXSEG2EI32_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M2_M4
|
|
0U, // PseudoVSOXSEG2EI32_V_M2_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M2_MF2
|
|
0U, // PseudoVSOXSEG2EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M4_M1
|
|
0U, // PseudoVSOXSEG2EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M4_M2
|
|
0U, // PseudoVSOXSEG2EI32_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M4_M4
|
|
0U, // PseudoVSOXSEG2EI32_V_M4_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M8_M2
|
|
0U, // PseudoVSOXSEG2EI32_V_M8_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M8_M4
|
|
0U, // PseudoVSOXSEG2EI32_V_M8_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_MF2_M1
|
|
0U, // PseudoVSOXSEG2EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG2EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG2EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_MF2_MF8
|
|
0U, // PseudoVSOXSEG2EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M1_M1
|
|
0U, // PseudoVSOXSEG2EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M1_MF2
|
|
0U, // PseudoVSOXSEG2EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M1_MF4
|
|
0U, // PseudoVSOXSEG2EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M1_MF8
|
|
0U, // PseudoVSOXSEG2EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M2_M1
|
|
0U, // PseudoVSOXSEG2EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M2_M2
|
|
0U, // PseudoVSOXSEG2EI64_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M2_MF2
|
|
0U, // PseudoVSOXSEG2EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M2_MF4
|
|
0U, // PseudoVSOXSEG2EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M4_M1
|
|
0U, // PseudoVSOXSEG2EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M4_M2
|
|
0U, // PseudoVSOXSEG2EI64_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M4_M4
|
|
0U, // PseudoVSOXSEG2EI64_V_M4_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M4_MF2
|
|
0U, // PseudoVSOXSEG2EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M8_M1
|
|
0U, // PseudoVSOXSEG2EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M8_M2
|
|
0U, // PseudoVSOXSEG2EI64_V_M8_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M8_M4
|
|
0U, // PseudoVSOXSEG2EI64_V_M8_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_M1_M1
|
|
0U, // PseudoVSOXSEG2EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_M1_M2
|
|
0U, // PseudoVSOXSEG2EI8_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_M1_M4
|
|
0U, // PseudoVSOXSEG2EI8_V_M1_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_M2_M2
|
|
0U, // PseudoVSOXSEG2EI8_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_M2_M4
|
|
0U, // PseudoVSOXSEG2EI8_V_M2_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_M4_M4
|
|
0U, // PseudoVSOXSEG2EI8_V_M4_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF2_M1
|
|
0U, // PseudoVSOXSEG2EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF2_M2
|
|
0U, // PseudoVSOXSEG2EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF2_M4
|
|
0U, // PseudoVSOXSEG2EI8_V_MF2_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG2EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF4_M1
|
|
0U, // PseudoVSOXSEG2EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF4_M2
|
|
0U, // PseudoVSOXSEG2EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG2EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG2EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF8_M1
|
|
0U, // PseudoVSOXSEG2EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF8_MF2
|
|
0U, // PseudoVSOXSEG2EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF8_MF4
|
|
0U, // PseudoVSOXSEG2EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF8_MF8
|
|
0U, // PseudoVSOXSEG2EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_M1_M1
|
|
0U, // PseudoVSOXSEG3EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_M1_M2
|
|
0U, // PseudoVSOXSEG3EI16_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_M1_MF2
|
|
0U, // PseudoVSOXSEG3EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_M2_M1
|
|
0U, // PseudoVSOXSEG3EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_M2_M2
|
|
0U, // PseudoVSOXSEG3EI16_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_M4_M2
|
|
0U, // PseudoVSOXSEG3EI16_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_MF2_M1
|
|
0U, // PseudoVSOXSEG3EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_MF2_M2
|
|
0U, // PseudoVSOXSEG3EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG3EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG3EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_MF4_M1
|
|
0U, // PseudoVSOXSEG3EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG3EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG3EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_MF4_MF8
|
|
0U, // PseudoVSOXSEG3EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M1_M1
|
|
0U, // PseudoVSOXSEG3EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M1_M2
|
|
0U, // PseudoVSOXSEG3EI32_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M1_MF2
|
|
0U, // PseudoVSOXSEG3EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M1_MF4
|
|
0U, // PseudoVSOXSEG3EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M2_M1
|
|
0U, // PseudoVSOXSEG3EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M2_M2
|
|
0U, // PseudoVSOXSEG3EI32_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M2_MF2
|
|
0U, // PseudoVSOXSEG3EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M4_M1
|
|
0U, // PseudoVSOXSEG3EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M4_M2
|
|
0U, // PseudoVSOXSEG3EI32_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M8_M2
|
|
0U, // PseudoVSOXSEG3EI32_V_M8_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_MF2_M1
|
|
0U, // PseudoVSOXSEG3EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG3EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG3EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_MF2_MF8
|
|
0U, // PseudoVSOXSEG3EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M1_M1
|
|
0U, // PseudoVSOXSEG3EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M1_MF2
|
|
0U, // PseudoVSOXSEG3EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M1_MF4
|
|
0U, // PseudoVSOXSEG3EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M1_MF8
|
|
0U, // PseudoVSOXSEG3EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M2_M1
|
|
0U, // PseudoVSOXSEG3EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M2_M2
|
|
0U, // PseudoVSOXSEG3EI64_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M2_MF2
|
|
0U, // PseudoVSOXSEG3EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M2_MF4
|
|
0U, // PseudoVSOXSEG3EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M4_M1
|
|
0U, // PseudoVSOXSEG3EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M4_M2
|
|
0U, // PseudoVSOXSEG3EI64_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M4_MF2
|
|
0U, // PseudoVSOXSEG3EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M8_M1
|
|
0U, // PseudoVSOXSEG3EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M8_M2
|
|
0U, // PseudoVSOXSEG3EI64_V_M8_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_M1_M1
|
|
0U, // PseudoVSOXSEG3EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_M1_M2
|
|
0U, // PseudoVSOXSEG3EI8_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_M2_M2
|
|
0U, // PseudoVSOXSEG3EI8_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF2_M1
|
|
0U, // PseudoVSOXSEG3EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF2_M2
|
|
0U, // PseudoVSOXSEG3EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG3EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF4_M1
|
|
0U, // PseudoVSOXSEG3EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF4_M2
|
|
0U, // PseudoVSOXSEG3EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG3EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG3EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF8_M1
|
|
0U, // PseudoVSOXSEG3EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF8_MF2
|
|
0U, // PseudoVSOXSEG3EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF8_MF4
|
|
0U, // PseudoVSOXSEG3EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF8_MF8
|
|
0U, // PseudoVSOXSEG3EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_M1_M1
|
|
0U, // PseudoVSOXSEG4EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_M1_M2
|
|
0U, // PseudoVSOXSEG4EI16_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_M1_MF2
|
|
0U, // PseudoVSOXSEG4EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_M2_M1
|
|
0U, // PseudoVSOXSEG4EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_M2_M2
|
|
0U, // PseudoVSOXSEG4EI16_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_M4_M2
|
|
0U, // PseudoVSOXSEG4EI16_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_MF2_M1
|
|
0U, // PseudoVSOXSEG4EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_MF2_M2
|
|
0U, // PseudoVSOXSEG4EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG4EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG4EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_MF4_M1
|
|
0U, // PseudoVSOXSEG4EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG4EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG4EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_MF4_MF8
|
|
0U, // PseudoVSOXSEG4EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M1_M1
|
|
0U, // PseudoVSOXSEG4EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M1_M2
|
|
0U, // PseudoVSOXSEG4EI32_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M1_MF2
|
|
0U, // PseudoVSOXSEG4EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M1_MF4
|
|
0U, // PseudoVSOXSEG4EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M2_M1
|
|
0U, // PseudoVSOXSEG4EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M2_M2
|
|
0U, // PseudoVSOXSEG4EI32_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M2_MF2
|
|
0U, // PseudoVSOXSEG4EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M4_M1
|
|
0U, // PseudoVSOXSEG4EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M4_M2
|
|
0U, // PseudoVSOXSEG4EI32_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M8_M2
|
|
0U, // PseudoVSOXSEG4EI32_V_M8_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_MF2_M1
|
|
0U, // PseudoVSOXSEG4EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG4EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG4EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_MF2_MF8
|
|
0U, // PseudoVSOXSEG4EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M1_M1
|
|
0U, // PseudoVSOXSEG4EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M1_MF2
|
|
0U, // PseudoVSOXSEG4EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M1_MF4
|
|
0U, // PseudoVSOXSEG4EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M1_MF8
|
|
0U, // PseudoVSOXSEG4EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M2_M1
|
|
0U, // PseudoVSOXSEG4EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M2_M2
|
|
0U, // PseudoVSOXSEG4EI64_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M2_MF2
|
|
0U, // PseudoVSOXSEG4EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M2_MF4
|
|
0U, // PseudoVSOXSEG4EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M4_M1
|
|
0U, // PseudoVSOXSEG4EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M4_M2
|
|
0U, // PseudoVSOXSEG4EI64_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M4_MF2
|
|
0U, // PseudoVSOXSEG4EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M8_M1
|
|
0U, // PseudoVSOXSEG4EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M8_M2
|
|
0U, // PseudoVSOXSEG4EI64_V_M8_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_M1_M1
|
|
0U, // PseudoVSOXSEG4EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_M1_M2
|
|
0U, // PseudoVSOXSEG4EI8_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_M2_M2
|
|
0U, // PseudoVSOXSEG4EI8_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF2_M1
|
|
0U, // PseudoVSOXSEG4EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF2_M2
|
|
0U, // PseudoVSOXSEG4EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG4EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF4_M1
|
|
0U, // PseudoVSOXSEG4EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF4_M2
|
|
0U, // PseudoVSOXSEG4EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG4EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG4EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF8_M1
|
|
0U, // PseudoVSOXSEG4EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF8_MF2
|
|
0U, // PseudoVSOXSEG4EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF8_MF4
|
|
0U, // PseudoVSOXSEG4EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF8_MF8
|
|
0U, // PseudoVSOXSEG4EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_M1_M1
|
|
0U, // PseudoVSOXSEG5EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_M1_MF2
|
|
0U, // PseudoVSOXSEG5EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_M2_M1
|
|
0U, // PseudoVSOXSEG5EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_MF2_M1
|
|
0U, // PseudoVSOXSEG5EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG5EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG5EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_MF4_M1
|
|
0U, // PseudoVSOXSEG5EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG5EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG5EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_MF4_MF8
|
|
0U, // PseudoVSOXSEG5EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_M1_M1
|
|
0U, // PseudoVSOXSEG5EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_M1_MF2
|
|
0U, // PseudoVSOXSEG5EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_M1_MF4
|
|
0U, // PseudoVSOXSEG5EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_M2_M1
|
|
0U, // PseudoVSOXSEG5EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_M2_MF2
|
|
0U, // PseudoVSOXSEG5EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_M4_M1
|
|
0U, // PseudoVSOXSEG5EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_MF2_M1
|
|
0U, // PseudoVSOXSEG5EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG5EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG5EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_MF2_MF8
|
|
0U, // PseudoVSOXSEG5EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M1_M1
|
|
0U, // PseudoVSOXSEG5EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M1_MF2
|
|
0U, // PseudoVSOXSEG5EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M1_MF4
|
|
0U, // PseudoVSOXSEG5EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M1_MF8
|
|
0U, // PseudoVSOXSEG5EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M2_M1
|
|
0U, // PseudoVSOXSEG5EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M2_MF2
|
|
0U, // PseudoVSOXSEG5EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M2_MF4
|
|
0U, // PseudoVSOXSEG5EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M4_M1
|
|
0U, // PseudoVSOXSEG5EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M4_MF2
|
|
0U, // PseudoVSOXSEG5EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M8_M1
|
|
0U, // PseudoVSOXSEG5EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_M1_M1
|
|
0U, // PseudoVSOXSEG5EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF2_M1
|
|
0U, // PseudoVSOXSEG5EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG5EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF4_M1
|
|
0U, // PseudoVSOXSEG5EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG5EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG5EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF8_M1
|
|
0U, // PseudoVSOXSEG5EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF8_MF2
|
|
0U, // PseudoVSOXSEG5EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF8_MF4
|
|
0U, // PseudoVSOXSEG5EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF8_MF8
|
|
0U, // PseudoVSOXSEG5EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_M1_M1
|
|
0U, // PseudoVSOXSEG6EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_M1_MF2
|
|
0U, // PseudoVSOXSEG6EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_M2_M1
|
|
0U, // PseudoVSOXSEG6EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_MF2_M1
|
|
0U, // PseudoVSOXSEG6EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG6EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG6EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_MF4_M1
|
|
0U, // PseudoVSOXSEG6EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG6EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG6EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_MF4_MF8
|
|
0U, // PseudoVSOXSEG6EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_M1_M1
|
|
0U, // PseudoVSOXSEG6EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_M1_MF2
|
|
0U, // PseudoVSOXSEG6EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_M1_MF4
|
|
0U, // PseudoVSOXSEG6EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_M2_M1
|
|
0U, // PseudoVSOXSEG6EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_M2_MF2
|
|
0U, // PseudoVSOXSEG6EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_M4_M1
|
|
0U, // PseudoVSOXSEG6EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_MF2_M1
|
|
0U, // PseudoVSOXSEG6EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG6EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG6EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_MF2_MF8
|
|
0U, // PseudoVSOXSEG6EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M1_M1
|
|
0U, // PseudoVSOXSEG6EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M1_MF2
|
|
0U, // PseudoVSOXSEG6EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M1_MF4
|
|
0U, // PseudoVSOXSEG6EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M1_MF8
|
|
0U, // PseudoVSOXSEG6EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M2_M1
|
|
0U, // PseudoVSOXSEG6EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M2_MF2
|
|
0U, // PseudoVSOXSEG6EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M2_MF4
|
|
0U, // PseudoVSOXSEG6EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M4_M1
|
|
0U, // PseudoVSOXSEG6EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M4_MF2
|
|
0U, // PseudoVSOXSEG6EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M8_M1
|
|
0U, // PseudoVSOXSEG6EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_M1_M1
|
|
0U, // PseudoVSOXSEG6EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF2_M1
|
|
0U, // PseudoVSOXSEG6EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG6EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF4_M1
|
|
0U, // PseudoVSOXSEG6EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG6EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG6EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF8_M1
|
|
0U, // PseudoVSOXSEG6EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF8_MF2
|
|
0U, // PseudoVSOXSEG6EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF8_MF4
|
|
0U, // PseudoVSOXSEG6EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF8_MF8
|
|
0U, // PseudoVSOXSEG6EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_M1_M1
|
|
0U, // PseudoVSOXSEG7EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_M1_MF2
|
|
0U, // PseudoVSOXSEG7EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_M2_M1
|
|
0U, // PseudoVSOXSEG7EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_MF2_M1
|
|
0U, // PseudoVSOXSEG7EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG7EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG7EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_MF4_M1
|
|
0U, // PseudoVSOXSEG7EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG7EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG7EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_MF4_MF8
|
|
0U, // PseudoVSOXSEG7EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_M1_M1
|
|
0U, // PseudoVSOXSEG7EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_M1_MF2
|
|
0U, // PseudoVSOXSEG7EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_M1_MF4
|
|
0U, // PseudoVSOXSEG7EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_M2_M1
|
|
0U, // PseudoVSOXSEG7EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_M2_MF2
|
|
0U, // PseudoVSOXSEG7EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_M4_M1
|
|
0U, // PseudoVSOXSEG7EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_MF2_M1
|
|
0U, // PseudoVSOXSEG7EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG7EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG7EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_MF2_MF8
|
|
0U, // PseudoVSOXSEG7EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M1_M1
|
|
0U, // PseudoVSOXSEG7EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M1_MF2
|
|
0U, // PseudoVSOXSEG7EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M1_MF4
|
|
0U, // PseudoVSOXSEG7EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M1_MF8
|
|
0U, // PseudoVSOXSEG7EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M2_M1
|
|
0U, // PseudoVSOXSEG7EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M2_MF2
|
|
0U, // PseudoVSOXSEG7EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M2_MF4
|
|
0U, // PseudoVSOXSEG7EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M4_M1
|
|
0U, // PseudoVSOXSEG7EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M4_MF2
|
|
0U, // PseudoVSOXSEG7EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M8_M1
|
|
0U, // PseudoVSOXSEG7EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_M1_M1
|
|
0U, // PseudoVSOXSEG7EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF2_M1
|
|
0U, // PseudoVSOXSEG7EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG7EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF4_M1
|
|
0U, // PseudoVSOXSEG7EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG7EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG7EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF8_M1
|
|
0U, // PseudoVSOXSEG7EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF8_MF2
|
|
0U, // PseudoVSOXSEG7EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF8_MF4
|
|
0U, // PseudoVSOXSEG7EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF8_MF8
|
|
0U, // PseudoVSOXSEG7EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_M1_M1
|
|
0U, // PseudoVSOXSEG8EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_M1_MF2
|
|
0U, // PseudoVSOXSEG8EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_M2_M1
|
|
0U, // PseudoVSOXSEG8EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_MF2_M1
|
|
0U, // PseudoVSOXSEG8EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG8EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG8EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_MF4_M1
|
|
0U, // PseudoVSOXSEG8EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG8EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG8EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_MF4_MF8
|
|
0U, // PseudoVSOXSEG8EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_M1_M1
|
|
0U, // PseudoVSOXSEG8EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_M1_MF2
|
|
0U, // PseudoVSOXSEG8EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_M1_MF4
|
|
0U, // PseudoVSOXSEG8EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_M2_M1
|
|
0U, // PseudoVSOXSEG8EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_M2_MF2
|
|
0U, // PseudoVSOXSEG8EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_M4_M1
|
|
0U, // PseudoVSOXSEG8EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_MF2_M1
|
|
0U, // PseudoVSOXSEG8EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG8EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG8EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_MF2_MF8
|
|
0U, // PseudoVSOXSEG8EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M1_M1
|
|
0U, // PseudoVSOXSEG8EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M1_MF2
|
|
0U, // PseudoVSOXSEG8EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M1_MF4
|
|
0U, // PseudoVSOXSEG8EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M1_MF8
|
|
0U, // PseudoVSOXSEG8EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M2_M1
|
|
0U, // PseudoVSOXSEG8EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M2_MF2
|
|
0U, // PseudoVSOXSEG8EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M2_MF4
|
|
0U, // PseudoVSOXSEG8EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M4_M1
|
|
0U, // PseudoVSOXSEG8EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M4_MF2
|
|
0U, // PseudoVSOXSEG8EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M8_M1
|
|
0U, // PseudoVSOXSEG8EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_M1_M1
|
|
0U, // PseudoVSOXSEG8EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF2_M1
|
|
0U, // PseudoVSOXSEG8EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG8EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF4_M1
|
|
0U, // PseudoVSOXSEG8EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG8EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG8EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF8_M1
|
|
0U, // PseudoVSOXSEG8EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF8_MF2
|
|
0U, // PseudoVSOXSEG8EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF8_MF4
|
|
0U, // PseudoVSOXSEG8EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF8_MF8
|
|
0U, // PseudoVSOXSEG8EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSPILL2_M1
|
|
0U, // PseudoVSPILL2_M2
|
|
0U, // PseudoVSPILL2_M4
|
|
0U, // PseudoVSPILL2_MF2
|
|
0U, // PseudoVSPILL2_MF4
|
|
0U, // PseudoVSPILL2_MF8
|
|
0U, // PseudoVSPILL3_M1
|
|
0U, // PseudoVSPILL3_M2
|
|
0U, // PseudoVSPILL3_MF2
|
|
0U, // PseudoVSPILL3_MF4
|
|
0U, // PseudoVSPILL3_MF8
|
|
0U, // PseudoVSPILL4_M1
|
|
0U, // PseudoVSPILL4_M2
|
|
0U, // PseudoVSPILL4_MF2
|
|
0U, // PseudoVSPILL4_MF4
|
|
0U, // PseudoVSPILL4_MF8
|
|
0U, // PseudoVSPILL5_M1
|
|
0U, // PseudoVSPILL5_MF2
|
|
0U, // PseudoVSPILL5_MF4
|
|
0U, // PseudoVSPILL5_MF8
|
|
0U, // PseudoVSPILL6_M1
|
|
0U, // PseudoVSPILL6_MF2
|
|
0U, // PseudoVSPILL6_MF4
|
|
0U, // PseudoVSPILL6_MF8
|
|
0U, // PseudoVSPILL7_M1
|
|
0U, // PseudoVSPILL7_MF2
|
|
0U, // PseudoVSPILL7_MF4
|
|
0U, // PseudoVSPILL7_MF8
|
|
0U, // PseudoVSPILL8_M1
|
|
0U, // PseudoVSPILL8_MF2
|
|
0U, // PseudoVSPILL8_MF4
|
|
0U, // PseudoVSPILL8_MF8
|
|
0U, // PseudoVSRA_VI_M1
|
|
0U, // PseudoVSRA_VI_M1_MASK
|
|
0U, // PseudoVSRA_VI_M2
|
|
0U, // PseudoVSRA_VI_M2_MASK
|
|
0U, // PseudoVSRA_VI_M4
|
|
0U, // PseudoVSRA_VI_M4_MASK
|
|
0U, // PseudoVSRA_VI_M8
|
|
0U, // PseudoVSRA_VI_M8_MASK
|
|
0U, // PseudoVSRA_VI_MF2
|
|
0U, // PseudoVSRA_VI_MF2_MASK
|
|
0U, // PseudoVSRA_VI_MF4
|
|
0U, // PseudoVSRA_VI_MF4_MASK
|
|
0U, // PseudoVSRA_VI_MF8
|
|
0U, // PseudoVSRA_VI_MF8_MASK
|
|
0U, // PseudoVSRA_VV_M1
|
|
0U, // PseudoVSRA_VV_M1_MASK
|
|
0U, // PseudoVSRA_VV_M2
|
|
0U, // PseudoVSRA_VV_M2_MASK
|
|
0U, // PseudoVSRA_VV_M4
|
|
0U, // PseudoVSRA_VV_M4_MASK
|
|
0U, // PseudoVSRA_VV_M8
|
|
0U, // PseudoVSRA_VV_M8_MASK
|
|
0U, // PseudoVSRA_VV_MF2
|
|
0U, // PseudoVSRA_VV_MF2_MASK
|
|
0U, // PseudoVSRA_VV_MF4
|
|
0U, // PseudoVSRA_VV_MF4_MASK
|
|
0U, // PseudoVSRA_VV_MF8
|
|
0U, // PseudoVSRA_VV_MF8_MASK
|
|
0U, // PseudoVSRA_VX_M1
|
|
0U, // PseudoVSRA_VX_M1_MASK
|
|
0U, // PseudoVSRA_VX_M2
|
|
0U, // PseudoVSRA_VX_M2_MASK
|
|
0U, // PseudoVSRA_VX_M4
|
|
0U, // PseudoVSRA_VX_M4_MASK
|
|
0U, // PseudoVSRA_VX_M8
|
|
0U, // PseudoVSRA_VX_M8_MASK
|
|
0U, // PseudoVSRA_VX_MF2
|
|
0U, // PseudoVSRA_VX_MF2_MASK
|
|
0U, // PseudoVSRA_VX_MF4
|
|
0U, // PseudoVSRA_VX_MF4_MASK
|
|
0U, // PseudoVSRA_VX_MF8
|
|
0U, // PseudoVSRA_VX_MF8_MASK
|
|
0U, // PseudoVSRL_VI_M1
|
|
0U, // PseudoVSRL_VI_M1_MASK
|
|
0U, // PseudoVSRL_VI_M2
|
|
0U, // PseudoVSRL_VI_M2_MASK
|
|
0U, // PseudoVSRL_VI_M4
|
|
0U, // PseudoVSRL_VI_M4_MASK
|
|
0U, // PseudoVSRL_VI_M8
|
|
0U, // PseudoVSRL_VI_M8_MASK
|
|
0U, // PseudoVSRL_VI_MF2
|
|
0U, // PseudoVSRL_VI_MF2_MASK
|
|
0U, // PseudoVSRL_VI_MF4
|
|
0U, // PseudoVSRL_VI_MF4_MASK
|
|
0U, // PseudoVSRL_VI_MF8
|
|
0U, // PseudoVSRL_VI_MF8_MASK
|
|
0U, // PseudoVSRL_VV_M1
|
|
0U, // PseudoVSRL_VV_M1_MASK
|
|
0U, // PseudoVSRL_VV_M2
|
|
0U, // PseudoVSRL_VV_M2_MASK
|
|
0U, // PseudoVSRL_VV_M4
|
|
0U, // PseudoVSRL_VV_M4_MASK
|
|
0U, // PseudoVSRL_VV_M8
|
|
0U, // PseudoVSRL_VV_M8_MASK
|
|
0U, // PseudoVSRL_VV_MF2
|
|
0U, // PseudoVSRL_VV_MF2_MASK
|
|
0U, // PseudoVSRL_VV_MF4
|
|
0U, // PseudoVSRL_VV_MF4_MASK
|
|
0U, // PseudoVSRL_VV_MF8
|
|
0U, // PseudoVSRL_VV_MF8_MASK
|
|
0U, // PseudoVSRL_VX_M1
|
|
0U, // PseudoVSRL_VX_M1_MASK
|
|
0U, // PseudoVSRL_VX_M2
|
|
0U, // PseudoVSRL_VX_M2_MASK
|
|
0U, // PseudoVSRL_VX_M4
|
|
0U, // PseudoVSRL_VX_M4_MASK
|
|
0U, // PseudoVSRL_VX_M8
|
|
0U, // PseudoVSRL_VX_M8_MASK
|
|
0U, // PseudoVSRL_VX_MF2
|
|
0U, // PseudoVSRL_VX_MF2_MASK
|
|
0U, // PseudoVSRL_VX_MF4
|
|
0U, // PseudoVSRL_VX_MF4_MASK
|
|
0U, // PseudoVSRL_VX_MF8
|
|
0U, // PseudoVSRL_VX_MF8_MASK
|
|
0U, // PseudoVSSE16_V_M1
|
|
0U, // PseudoVSSE16_V_M1_MASK
|
|
0U, // PseudoVSSE16_V_M2
|
|
0U, // PseudoVSSE16_V_M2_MASK
|
|
0U, // PseudoVSSE16_V_M4
|
|
0U, // PseudoVSSE16_V_M4_MASK
|
|
0U, // PseudoVSSE16_V_M8
|
|
0U, // PseudoVSSE16_V_M8_MASK
|
|
0U, // PseudoVSSE16_V_MF2
|
|
0U, // PseudoVSSE16_V_MF2_MASK
|
|
0U, // PseudoVSSE16_V_MF4
|
|
0U, // PseudoVSSE16_V_MF4_MASK
|
|
0U, // PseudoVSSE32_V_M1
|
|
0U, // PseudoVSSE32_V_M1_MASK
|
|
0U, // PseudoVSSE32_V_M2
|
|
0U, // PseudoVSSE32_V_M2_MASK
|
|
0U, // PseudoVSSE32_V_M4
|
|
0U, // PseudoVSSE32_V_M4_MASK
|
|
0U, // PseudoVSSE32_V_M8
|
|
0U, // PseudoVSSE32_V_M8_MASK
|
|
0U, // PseudoVSSE32_V_MF2
|
|
0U, // PseudoVSSE32_V_MF2_MASK
|
|
0U, // PseudoVSSE64_V_M1
|
|
0U, // PseudoVSSE64_V_M1_MASK
|
|
0U, // PseudoVSSE64_V_M2
|
|
0U, // PseudoVSSE64_V_M2_MASK
|
|
0U, // PseudoVSSE64_V_M4
|
|
0U, // PseudoVSSE64_V_M4_MASK
|
|
0U, // PseudoVSSE64_V_M8
|
|
0U, // PseudoVSSE64_V_M8_MASK
|
|
0U, // PseudoVSSE8_V_M1
|
|
0U, // PseudoVSSE8_V_M1_MASK
|
|
0U, // PseudoVSSE8_V_M2
|
|
0U, // PseudoVSSE8_V_M2_MASK
|
|
0U, // PseudoVSSE8_V_M4
|
|
0U, // PseudoVSSE8_V_M4_MASK
|
|
0U, // PseudoVSSE8_V_M8
|
|
0U, // PseudoVSSE8_V_M8_MASK
|
|
0U, // PseudoVSSE8_V_MF2
|
|
0U, // PseudoVSSE8_V_MF2_MASK
|
|
0U, // PseudoVSSE8_V_MF4
|
|
0U, // PseudoVSSE8_V_MF4_MASK
|
|
0U, // PseudoVSSE8_V_MF8
|
|
0U, // PseudoVSSE8_V_MF8_MASK
|
|
0U, // PseudoVSSEG2E16_V_M1
|
|
0U, // PseudoVSSEG2E16_V_M1_MASK
|
|
0U, // PseudoVSSEG2E16_V_M2
|
|
0U, // PseudoVSSEG2E16_V_M2_MASK
|
|
0U, // PseudoVSSEG2E16_V_M4
|
|
0U, // PseudoVSSEG2E16_V_M4_MASK
|
|
0U, // PseudoVSSEG2E16_V_MF2
|
|
0U, // PseudoVSSEG2E16_V_MF2_MASK
|
|
0U, // PseudoVSSEG2E16_V_MF4
|
|
0U, // PseudoVSSEG2E16_V_MF4_MASK
|
|
0U, // PseudoVSSEG2E32_V_M1
|
|
0U, // PseudoVSSEG2E32_V_M1_MASK
|
|
0U, // PseudoVSSEG2E32_V_M2
|
|
0U, // PseudoVSSEG2E32_V_M2_MASK
|
|
0U, // PseudoVSSEG2E32_V_M4
|
|
0U, // PseudoVSSEG2E32_V_M4_MASK
|
|
0U, // PseudoVSSEG2E32_V_MF2
|
|
0U, // PseudoVSSEG2E32_V_MF2_MASK
|
|
0U, // PseudoVSSEG2E64_V_M1
|
|
0U, // PseudoVSSEG2E64_V_M1_MASK
|
|
0U, // PseudoVSSEG2E64_V_M2
|
|
0U, // PseudoVSSEG2E64_V_M2_MASK
|
|
0U, // PseudoVSSEG2E64_V_M4
|
|
0U, // PseudoVSSEG2E64_V_M4_MASK
|
|
0U, // PseudoVSSEG2E8_V_M1
|
|
0U, // PseudoVSSEG2E8_V_M1_MASK
|
|
0U, // PseudoVSSEG2E8_V_M2
|
|
0U, // PseudoVSSEG2E8_V_M2_MASK
|
|
0U, // PseudoVSSEG2E8_V_M4
|
|
0U, // PseudoVSSEG2E8_V_M4_MASK
|
|
0U, // PseudoVSSEG2E8_V_MF2
|
|
0U, // PseudoVSSEG2E8_V_MF2_MASK
|
|
0U, // PseudoVSSEG2E8_V_MF4
|
|
0U, // PseudoVSSEG2E8_V_MF4_MASK
|
|
0U, // PseudoVSSEG2E8_V_MF8
|
|
0U, // PseudoVSSEG2E8_V_MF8_MASK
|
|
0U, // PseudoVSSEG3E16_V_M1
|
|
0U, // PseudoVSSEG3E16_V_M1_MASK
|
|
0U, // PseudoVSSEG3E16_V_M2
|
|
0U, // PseudoVSSEG3E16_V_M2_MASK
|
|
0U, // PseudoVSSEG3E16_V_MF2
|
|
0U, // PseudoVSSEG3E16_V_MF2_MASK
|
|
0U, // PseudoVSSEG3E16_V_MF4
|
|
0U, // PseudoVSSEG3E16_V_MF4_MASK
|
|
0U, // PseudoVSSEG3E32_V_M1
|
|
0U, // PseudoVSSEG3E32_V_M1_MASK
|
|
0U, // PseudoVSSEG3E32_V_M2
|
|
0U, // PseudoVSSEG3E32_V_M2_MASK
|
|
0U, // PseudoVSSEG3E32_V_MF2
|
|
0U, // PseudoVSSEG3E32_V_MF2_MASK
|
|
0U, // PseudoVSSEG3E64_V_M1
|
|
0U, // PseudoVSSEG3E64_V_M1_MASK
|
|
0U, // PseudoVSSEG3E64_V_M2
|
|
0U, // PseudoVSSEG3E64_V_M2_MASK
|
|
0U, // PseudoVSSEG3E8_V_M1
|
|
0U, // PseudoVSSEG3E8_V_M1_MASK
|
|
0U, // PseudoVSSEG3E8_V_M2
|
|
0U, // PseudoVSSEG3E8_V_M2_MASK
|
|
0U, // PseudoVSSEG3E8_V_MF2
|
|
0U, // PseudoVSSEG3E8_V_MF2_MASK
|
|
0U, // PseudoVSSEG3E8_V_MF4
|
|
0U, // PseudoVSSEG3E8_V_MF4_MASK
|
|
0U, // PseudoVSSEG3E8_V_MF8
|
|
0U, // PseudoVSSEG3E8_V_MF8_MASK
|
|
0U, // PseudoVSSEG4E16_V_M1
|
|
0U, // PseudoVSSEG4E16_V_M1_MASK
|
|
0U, // PseudoVSSEG4E16_V_M2
|
|
0U, // PseudoVSSEG4E16_V_M2_MASK
|
|
0U, // PseudoVSSEG4E16_V_MF2
|
|
0U, // PseudoVSSEG4E16_V_MF2_MASK
|
|
0U, // PseudoVSSEG4E16_V_MF4
|
|
0U, // PseudoVSSEG4E16_V_MF4_MASK
|
|
0U, // PseudoVSSEG4E32_V_M1
|
|
0U, // PseudoVSSEG4E32_V_M1_MASK
|
|
0U, // PseudoVSSEG4E32_V_M2
|
|
0U, // PseudoVSSEG4E32_V_M2_MASK
|
|
0U, // PseudoVSSEG4E32_V_MF2
|
|
0U, // PseudoVSSEG4E32_V_MF2_MASK
|
|
0U, // PseudoVSSEG4E64_V_M1
|
|
0U, // PseudoVSSEG4E64_V_M1_MASK
|
|
0U, // PseudoVSSEG4E64_V_M2
|
|
0U, // PseudoVSSEG4E64_V_M2_MASK
|
|
0U, // PseudoVSSEG4E8_V_M1
|
|
0U, // PseudoVSSEG4E8_V_M1_MASK
|
|
0U, // PseudoVSSEG4E8_V_M2
|
|
0U, // PseudoVSSEG4E8_V_M2_MASK
|
|
0U, // PseudoVSSEG4E8_V_MF2
|
|
0U, // PseudoVSSEG4E8_V_MF2_MASK
|
|
0U, // PseudoVSSEG4E8_V_MF4
|
|
0U, // PseudoVSSEG4E8_V_MF4_MASK
|
|
0U, // PseudoVSSEG4E8_V_MF8
|
|
0U, // PseudoVSSEG4E8_V_MF8_MASK
|
|
0U, // PseudoVSSEG5E16_V_M1
|
|
0U, // PseudoVSSEG5E16_V_M1_MASK
|
|
0U, // PseudoVSSEG5E16_V_MF2
|
|
0U, // PseudoVSSEG5E16_V_MF2_MASK
|
|
0U, // PseudoVSSEG5E16_V_MF4
|
|
0U, // PseudoVSSEG5E16_V_MF4_MASK
|
|
0U, // PseudoVSSEG5E32_V_M1
|
|
0U, // PseudoVSSEG5E32_V_M1_MASK
|
|
0U, // PseudoVSSEG5E32_V_MF2
|
|
0U, // PseudoVSSEG5E32_V_MF2_MASK
|
|
0U, // PseudoVSSEG5E64_V_M1
|
|
0U, // PseudoVSSEG5E64_V_M1_MASK
|
|
0U, // PseudoVSSEG5E8_V_M1
|
|
0U, // PseudoVSSEG5E8_V_M1_MASK
|
|
0U, // PseudoVSSEG5E8_V_MF2
|
|
0U, // PseudoVSSEG5E8_V_MF2_MASK
|
|
0U, // PseudoVSSEG5E8_V_MF4
|
|
0U, // PseudoVSSEG5E8_V_MF4_MASK
|
|
0U, // PseudoVSSEG5E8_V_MF8
|
|
0U, // PseudoVSSEG5E8_V_MF8_MASK
|
|
0U, // PseudoVSSEG6E16_V_M1
|
|
0U, // PseudoVSSEG6E16_V_M1_MASK
|
|
0U, // PseudoVSSEG6E16_V_MF2
|
|
0U, // PseudoVSSEG6E16_V_MF2_MASK
|
|
0U, // PseudoVSSEG6E16_V_MF4
|
|
0U, // PseudoVSSEG6E16_V_MF4_MASK
|
|
0U, // PseudoVSSEG6E32_V_M1
|
|
0U, // PseudoVSSEG6E32_V_M1_MASK
|
|
0U, // PseudoVSSEG6E32_V_MF2
|
|
0U, // PseudoVSSEG6E32_V_MF2_MASK
|
|
0U, // PseudoVSSEG6E64_V_M1
|
|
0U, // PseudoVSSEG6E64_V_M1_MASK
|
|
0U, // PseudoVSSEG6E8_V_M1
|
|
0U, // PseudoVSSEG6E8_V_M1_MASK
|
|
0U, // PseudoVSSEG6E8_V_MF2
|
|
0U, // PseudoVSSEG6E8_V_MF2_MASK
|
|
0U, // PseudoVSSEG6E8_V_MF4
|
|
0U, // PseudoVSSEG6E8_V_MF4_MASK
|
|
0U, // PseudoVSSEG6E8_V_MF8
|
|
0U, // PseudoVSSEG6E8_V_MF8_MASK
|
|
0U, // PseudoVSSEG7E16_V_M1
|
|
0U, // PseudoVSSEG7E16_V_M1_MASK
|
|
0U, // PseudoVSSEG7E16_V_MF2
|
|
0U, // PseudoVSSEG7E16_V_MF2_MASK
|
|
0U, // PseudoVSSEG7E16_V_MF4
|
|
0U, // PseudoVSSEG7E16_V_MF4_MASK
|
|
0U, // PseudoVSSEG7E32_V_M1
|
|
0U, // PseudoVSSEG7E32_V_M1_MASK
|
|
0U, // PseudoVSSEG7E32_V_MF2
|
|
0U, // PseudoVSSEG7E32_V_MF2_MASK
|
|
0U, // PseudoVSSEG7E64_V_M1
|
|
0U, // PseudoVSSEG7E64_V_M1_MASK
|
|
0U, // PseudoVSSEG7E8_V_M1
|
|
0U, // PseudoVSSEG7E8_V_M1_MASK
|
|
0U, // PseudoVSSEG7E8_V_MF2
|
|
0U, // PseudoVSSEG7E8_V_MF2_MASK
|
|
0U, // PseudoVSSEG7E8_V_MF4
|
|
0U, // PseudoVSSEG7E8_V_MF4_MASK
|
|
0U, // PseudoVSSEG7E8_V_MF8
|
|
0U, // PseudoVSSEG7E8_V_MF8_MASK
|
|
0U, // PseudoVSSEG8E16_V_M1
|
|
0U, // PseudoVSSEG8E16_V_M1_MASK
|
|
0U, // PseudoVSSEG8E16_V_MF2
|
|
0U, // PseudoVSSEG8E16_V_MF2_MASK
|
|
0U, // PseudoVSSEG8E16_V_MF4
|
|
0U, // PseudoVSSEG8E16_V_MF4_MASK
|
|
0U, // PseudoVSSEG8E32_V_M1
|
|
0U, // PseudoVSSEG8E32_V_M1_MASK
|
|
0U, // PseudoVSSEG8E32_V_MF2
|
|
0U, // PseudoVSSEG8E32_V_MF2_MASK
|
|
0U, // PseudoVSSEG8E64_V_M1
|
|
0U, // PseudoVSSEG8E64_V_M1_MASK
|
|
0U, // PseudoVSSEG8E8_V_M1
|
|
0U, // PseudoVSSEG8E8_V_M1_MASK
|
|
0U, // PseudoVSSEG8E8_V_MF2
|
|
0U, // PseudoVSSEG8E8_V_MF2_MASK
|
|
0U, // PseudoVSSEG8E8_V_MF4
|
|
0U, // PseudoVSSEG8E8_V_MF4_MASK
|
|
0U, // PseudoVSSEG8E8_V_MF8
|
|
0U, // PseudoVSSEG8E8_V_MF8_MASK
|
|
0U, // PseudoVSSRA_VI_M1
|
|
0U, // PseudoVSSRA_VI_M1_MASK
|
|
0U, // PseudoVSSRA_VI_M2
|
|
0U, // PseudoVSSRA_VI_M2_MASK
|
|
0U, // PseudoVSSRA_VI_M4
|
|
0U, // PseudoVSSRA_VI_M4_MASK
|
|
0U, // PseudoVSSRA_VI_M8
|
|
0U, // PseudoVSSRA_VI_M8_MASK
|
|
0U, // PseudoVSSRA_VI_MF2
|
|
0U, // PseudoVSSRA_VI_MF2_MASK
|
|
0U, // PseudoVSSRA_VI_MF4
|
|
0U, // PseudoVSSRA_VI_MF4_MASK
|
|
0U, // PseudoVSSRA_VI_MF8
|
|
0U, // PseudoVSSRA_VI_MF8_MASK
|
|
0U, // PseudoVSSRA_VV_M1
|
|
0U, // PseudoVSSRA_VV_M1_MASK
|
|
0U, // PseudoVSSRA_VV_M2
|
|
0U, // PseudoVSSRA_VV_M2_MASK
|
|
0U, // PseudoVSSRA_VV_M4
|
|
0U, // PseudoVSSRA_VV_M4_MASK
|
|
0U, // PseudoVSSRA_VV_M8
|
|
0U, // PseudoVSSRA_VV_M8_MASK
|
|
0U, // PseudoVSSRA_VV_MF2
|
|
0U, // PseudoVSSRA_VV_MF2_MASK
|
|
0U, // PseudoVSSRA_VV_MF4
|
|
0U, // PseudoVSSRA_VV_MF4_MASK
|
|
0U, // PseudoVSSRA_VV_MF8
|
|
0U, // PseudoVSSRA_VV_MF8_MASK
|
|
0U, // PseudoVSSRA_VX_M1
|
|
0U, // PseudoVSSRA_VX_M1_MASK
|
|
0U, // PseudoVSSRA_VX_M2
|
|
0U, // PseudoVSSRA_VX_M2_MASK
|
|
0U, // PseudoVSSRA_VX_M4
|
|
0U, // PseudoVSSRA_VX_M4_MASK
|
|
0U, // PseudoVSSRA_VX_M8
|
|
0U, // PseudoVSSRA_VX_M8_MASK
|
|
0U, // PseudoVSSRA_VX_MF2
|
|
0U, // PseudoVSSRA_VX_MF2_MASK
|
|
0U, // PseudoVSSRA_VX_MF4
|
|
0U, // PseudoVSSRA_VX_MF4_MASK
|
|
0U, // PseudoVSSRA_VX_MF8
|
|
0U, // PseudoVSSRA_VX_MF8_MASK
|
|
0U, // PseudoVSSRL_VI_M1
|
|
0U, // PseudoVSSRL_VI_M1_MASK
|
|
0U, // PseudoVSSRL_VI_M2
|
|
0U, // PseudoVSSRL_VI_M2_MASK
|
|
0U, // PseudoVSSRL_VI_M4
|
|
0U, // PseudoVSSRL_VI_M4_MASK
|
|
0U, // PseudoVSSRL_VI_M8
|
|
0U, // PseudoVSSRL_VI_M8_MASK
|
|
0U, // PseudoVSSRL_VI_MF2
|
|
0U, // PseudoVSSRL_VI_MF2_MASK
|
|
0U, // PseudoVSSRL_VI_MF4
|
|
0U, // PseudoVSSRL_VI_MF4_MASK
|
|
0U, // PseudoVSSRL_VI_MF8
|
|
0U, // PseudoVSSRL_VI_MF8_MASK
|
|
0U, // PseudoVSSRL_VV_M1
|
|
0U, // PseudoVSSRL_VV_M1_MASK
|
|
0U, // PseudoVSSRL_VV_M2
|
|
0U, // PseudoVSSRL_VV_M2_MASK
|
|
0U, // PseudoVSSRL_VV_M4
|
|
0U, // PseudoVSSRL_VV_M4_MASK
|
|
0U, // PseudoVSSRL_VV_M8
|
|
0U, // PseudoVSSRL_VV_M8_MASK
|
|
0U, // PseudoVSSRL_VV_MF2
|
|
0U, // PseudoVSSRL_VV_MF2_MASK
|
|
0U, // PseudoVSSRL_VV_MF4
|
|
0U, // PseudoVSSRL_VV_MF4_MASK
|
|
0U, // PseudoVSSRL_VV_MF8
|
|
0U, // PseudoVSSRL_VV_MF8_MASK
|
|
0U, // PseudoVSSRL_VX_M1
|
|
0U, // PseudoVSSRL_VX_M1_MASK
|
|
0U, // PseudoVSSRL_VX_M2
|
|
0U, // PseudoVSSRL_VX_M2_MASK
|
|
0U, // PseudoVSSRL_VX_M4
|
|
0U, // PseudoVSSRL_VX_M4_MASK
|
|
0U, // PseudoVSSRL_VX_M8
|
|
0U, // PseudoVSSRL_VX_M8_MASK
|
|
0U, // PseudoVSSRL_VX_MF2
|
|
0U, // PseudoVSSRL_VX_MF2_MASK
|
|
0U, // PseudoVSSRL_VX_MF4
|
|
0U, // PseudoVSSRL_VX_MF4_MASK
|
|
0U, // PseudoVSSRL_VX_MF8
|
|
0U, // PseudoVSSRL_VX_MF8_MASK
|
|
0U, // PseudoVSSSEG2E16_V_M1
|
|
0U, // PseudoVSSSEG2E16_V_M1_MASK
|
|
0U, // PseudoVSSSEG2E16_V_M2
|
|
0U, // PseudoVSSSEG2E16_V_M2_MASK
|
|
0U, // PseudoVSSSEG2E16_V_M4
|
|
0U, // PseudoVSSSEG2E16_V_M4_MASK
|
|
0U, // PseudoVSSSEG2E16_V_MF2
|
|
0U, // PseudoVSSSEG2E16_V_MF2_MASK
|
|
0U, // PseudoVSSSEG2E16_V_MF4
|
|
0U, // PseudoVSSSEG2E16_V_MF4_MASK
|
|
0U, // PseudoVSSSEG2E32_V_M1
|
|
0U, // PseudoVSSSEG2E32_V_M1_MASK
|
|
0U, // PseudoVSSSEG2E32_V_M2
|
|
0U, // PseudoVSSSEG2E32_V_M2_MASK
|
|
0U, // PseudoVSSSEG2E32_V_M4
|
|
0U, // PseudoVSSSEG2E32_V_M4_MASK
|
|
0U, // PseudoVSSSEG2E32_V_MF2
|
|
0U, // PseudoVSSSEG2E32_V_MF2_MASK
|
|
0U, // PseudoVSSSEG2E64_V_M1
|
|
0U, // PseudoVSSSEG2E64_V_M1_MASK
|
|
0U, // PseudoVSSSEG2E64_V_M2
|
|
0U, // PseudoVSSSEG2E64_V_M2_MASK
|
|
0U, // PseudoVSSSEG2E64_V_M4
|
|
0U, // PseudoVSSSEG2E64_V_M4_MASK
|
|
0U, // PseudoVSSSEG2E8_V_M1
|
|
0U, // PseudoVSSSEG2E8_V_M1_MASK
|
|
0U, // PseudoVSSSEG2E8_V_M2
|
|
0U, // PseudoVSSSEG2E8_V_M2_MASK
|
|
0U, // PseudoVSSSEG2E8_V_M4
|
|
0U, // PseudoVSSSEG2E8_V_M4_MASK
|
|
0U, // PseudoVSSSEG2E8_V_MF2
|
|
0U, // PseudoVSSSEG2E8_V_MF2_MASK
|
|
0U, // PseudoVSSSEG2E8_V_MF4
|
|
0U, // PseudoVSSSEG2E8_V_MF4_MASK
|
|
0U, // PseudoVSSSEG2E8_V_MF8
|
|
0U, // PseudoVSSSEG2E8_V_MF8_MASK
|
|
0U, // PseudoVSSSEG3E16_V_M1
|
|
0U, // PseudoVSSSEG3E16_V_M1_MASK
|
|
0U, // PseudoVSSSEG3E16_V_M2
|
|
0U, // PseudoVSSSEG3E16_V_M2_MASK
|
|
0U, // PseudoVSSSEG3E16_V_MF2
|
|
0U, // PseudoVSSSEG3E16_V_MF2_MASK
|
|
0U, // PseudoVSSSEG3E16_V_MF4
|
|
0U, // PseudoVSSSEG3E16_V_MF4_MASK
|
|
0U, // PseudoVSSSEG3E32_V_M1
|
|
0U, // PseudoVSSSEG3E32_V_M1_MASK
|
|
0U, // PseudoVSSSEG3E32_V_M2
|
|
0U, // PseudoVSSSEG3E32_V_M2_MASK
|
|
0U, // PseudoVSSSEG3E32_V_MF2
|
|
0U, // PseudoVSSSEG3E32_V_MF2_MASK
|
|
0U, // PseudoVSSSEG3E64_V_M1
|
|
0U, // PseudoVSSSEG3E64_V_M1_MASK
|
|
0U, // PseudoVSSSEG3E64_V_M2
|
|
0U, // PseudoVSSSEG3E64_V_M2_MASK
|
|
0U, // PseudoVSSSEG3E8_V_M1
|
|
0U, // PseudoVSSSEG3E8_V_M1_MASK
|
|
0U, // PseudoVSSSEG3E8_V_M2
|
|
0U, // PseudoVSSSEG3E8_V_M2_MASK
|
|
0U, // PseudoVSSSEG3E8_V_MF2
|
|
0U, // PseudoVSSSEG3E8_V_MF2_MASK
|
|
0U, // PseudoVSSSEG3E8_V_MF4
|
|
0U, // PseudoVSSSEG3E8_V_MF4_MASK
|
|
0U, // PseudoVSSSEG3E8_V_MF8
|
|
0U, // PseudoVSSSEG3E8_V_MF8_MASK
|
|
0U, // PseudoVSSSEG4E16_V_M1
|
|
0U, // PseudoVSSSEG4E16_V_M1_MASK
|
|
0U, // PseudoVSSSEG4E16_V_M2
|
|
0U, // PseudoVSSSEG4E16_V_M2_MASK
|
|
0U, // PseudoVSSSEG4E16_V_MF2
|
|
0U, // PseudoVSSSEG4E16_V_MF2_MASK
|
|
0U, // PseudoVSSSEG4E16_V_MF4
|
|
0U, // PseudoVSSSEG4E16_V_MF4_MASK
|
|
0U, // PseudoVSSSEG4E32_V_M1
|
|
0U, // PseudoVSSSEG4E32_V_M1_MASK
|
|
0U, // PseudoVSSSEG4E32_V_M2
|
|
0U, // PseudoVSSSEG4E32_V_M2_MASK
|
|
0U, // PseudoVSSSEG4E32_V_MF2
|
|
0U, // PseudoVSSSEG4E32_V_MF2_MASK
|
|
0U, // PseudoVSSSEG4E64_V_M1
|
|
0U, // PseudoVSSSEG4E64_V_M1_MASK
|
|
0U, // PseudoVSSSEG4E64_V_M2
|
|
0U, // PseudoVSSSEG4E64_V_M2_MASK
|
|
0U, // PseudoVSSSEG4E8_V_M1
|
|
0U, // PseudoVSSSEG4E8_V_M1_MASK
|
|
0U, // PseudoVSSSEG4E8_V_M2
|
|
0U, // PseudoVSSSEG4E8_V_M2_MASK
|
|
0U, // PseudoVSSSEG4E8_V_MF2
|
|
0U, // PseudoVSSSEG4E8_V_MF2_MASK
|
|
0U, // PseudoVSSSEG4E8_V_MF4
|
|
0U, // PseudoVSSSEG4E8_V_MF4_MASK
|
|
0U, // PseudoVSSSEG4E8_V_MF8
|
|
0U, // PseudoVSSSEG4E8_V_MF8_MASK
|
|
0U, // PseudoVSSSEG5E16_V_M1
|
|
0U, // PseudoVSSSEG5E16_V_M1_MASK
|
|
0U, // PseudoVSSSEG5E16_V_MF2
|
|
0U, // PseudoVSSSEG5E16_V_MF2_MASK
|
|
0U, // PseudoVSSSEG5E16_V_MF4
|
|
0U, // PseudoVSSSEG5E16_V_MF4_MASK
|
|
0U, // PseudoVSSSEG5E32_V_M1
|
|
0U, // PseudoVSSSEG5E32_V_M1_MASK
|
|
0U, // PseudoVSSSEG5E32_V_MF2
|
|
0U, // PseudoVSSSEG5E32_V_MF2_MASK
|
|
0U, // PseudoVSSSEG5E64_V_M1
|
|
0U, // PseudoVSSSEG5E64_V_M1_MASK
|
|
0U, // PseudoVSSSEG5E8_V_M1
|
|
0U, // PseudoVSSSEG5E8_V_M1_MASK
|
|
0U, // PseudoVSSSEG5E8_V_MF2
|
|
0U, // PseudoVSSSEG5E8_V_MF2_MASK
|
|
0U, // PseudoVSSSEG5E8_V_MF4
|
|
0U, // PseudoVSSSEG5E8_V_MF4_MASK
|
|
0U, // PseudoVSSSEG5E8_V_MF8
|
|
0U, // PseudoVSSSEG5E8_V_MF8_MASK
|
|
0U, // PseudoVSSSEG6E16_V_M1
|
|
0U, // PseudoVSSSEG6E16_V_M1_MASK
|
|
0U, // PseudoVSSSEG6E16_V_MF2
|
|
0U, // PseudoVSSSEG6E16_V_MF2_MASK
|
|
0U, // PseudoVSSSEG6E16_V_MF4
|
|
0U, // PseudoVSSSEG6E16_V_MF4_MASK
|
|
0U, // PseudoVSSSEG6E32_V_M1
|
|
0U, // PseudoVSSSEG6E32_V_M1_MASK
|
|
0U, // PseudoVSSSEG6E32_V_MF2
|
|
0U, // PseudoVSSSEG6E32_V_MF2_MASK
|
|
0U, // PseudoVSSSEG6E64_V_M1
|
|
0U, // PseudoVSSSEG6E64_V_M1_MASK
|
|
0U, // PseudoVSSSEG6E8_V_M1
|
|
0U, // PseudoVSSSEG6E8_V_M1_MASK
|
|
0U, // PseudoVSSSEG6E8_V_MF2
|
|
0U, // PseudoVSSSEG6E8_V_MF2_MASK
|
|
0U, // PseudoVSSSEG6E8_V_MF4
|
|
0U, // PseudoVSSSEG6E8_V_MF4_MASK
|
|
0U, // PseudoVSSSEG6E8_V_MF8
|
|
0U, // PseudoVSSSEG6E8_V_MF8_MASK
|
|
0U, // PseudoVSSSEG7E16_V_M1
|
|
0U, // PseudoVSSSEG7E16_V_M1_MASK
|
|
0U, // PseudoVSSSEG7E16_V_MF2
|
|
0U, // PseudoVSSSEG7E16_V_MF2_MASK
|
|
0U, // PseudoVSSSEG7E16_V_MF4
|
|
0U, // PseudoVSSSEG7E16_V_MF4_MASK
|
|
0U, // PseudoVSSSEG7E32_V_M1
|
|
0U, // PseudoVSSSEG7E32_V_M1_MASK
|
|
0U, // PseudoVSSSEG7E32_V_MF2
|
|
0U, // PseudoVSSSEG7E32_V_MF2_MASK
|
|
0U, // PseudoVSSSEG7E64_V_M1
|
|
0U, // PseudoVSSSEG7E64_V_M1_MASK
|
|
0U, // PseudoVSSSEG7E8_V_M1
|
|
0U, // PseudoVSSSEG7E8_V_M1_MASK
|
|
0U, // PseudoVSSSEG7E8_V_MF2
|
|
0U, // PseudoVSSSEG7E8_V_MF2_MASK
|
|
0U, // PseudoVSSSEG7E8_V_MF4
|
|
0U, // PseudoVSSSEG7E8_V_MF4_MASK
|
|
0U, // PseudoVSSSEG7E8_V_MF8
|
|
0U, // PseudoVSSSEG7E8_V_MF8_MASK
|
|
0U, // PseudoVSSSEG8E16_V_M1
|
|
0U, // PseudoVSSSEG8E16_V_M1_MASK
|
|
0U, // PseudoVSSSEG8E16_V_MF2
|
|
0U, // PseudoVSSSEG8E16_V_MF2_MASK
|
|
0U, // PseudoVSSSEG8E16_V_MF4
|
|
0U, // PseudoVSSSEG8E16_V_MF4_MASK
|
|
0U, // PseudoVSSSEG8E32_V_M1
|
|
0U, // PseudoVSSSEG8E32_V_M1_MASK
|
|
0U, // PseudoVSSSEG8E32_V_MF2
|
|
0U, // PseudoVSSSEG8E32_V_MF2_MASK
|
|
0U, // PseudoVSSSEG8E64_V_M1
|
|
0U, // PseudoVSSSEG8E64_V_M1_MASK
|
|
0U, // PseudoVSSSEG8E8_V_M1
|
|
0U, // PseudoVSSSEG8E8_V_M1_MASK
|
|
0U, // PseudoVSSSEG8E8_V_MF2
|
|
0U, // PseudoVSSSEG8E8_V_MF2_MASK
|
|
0U, // PseudoVSSSEG8E8_V_MF4
|
|
0U, // PseudoVSSSEG8E8_V_MF4_MASK
|
|
0U, // PseudoVSSSEG8E8_V_MF8
|
|
0U, // PseudoVSSSEG8E8_V_MF8_MASK
|
|
0U, // PseudoVSSUBU_VV_M1
|
|
0U, // PseudoVSSUBU_VV_M1_MASK
|
|
0U, // PseudoVSSUBU_VV_M2
|
|
0U, // PseudoVSSUBU_VV_M2_MASK
|
|
0U, // PseudoVSSUBU_VV_M4
|
|
0U, // PseudoVSSUBU_VV_M4_MASK
|
|
0U, // PseudoVSSUBU_VV_M8
|
|
0U, // PseudoVSSUBU_VV_M8_MASK
|
|
0U, // PseudoVSSUBU_VV_MF2
|
|
0U, // PseudoVSSUBU_VV_MF2_MASK
|
|
0U, // PseudoVSSUBU_VV_MF4
|
|
0U, // PseudoVSSUBU_VV_MF4_MASK
|
|
0U, // PseudoVSSUBU_VV_MF8
|
|
0U, // PseudoVSSUBU_VV_MF8_MASK
|
|
0U, // PseudoVSSUBU_VX_M1
|
|
0U, // PseudoVSSUBU_VX_M1_MASK
|
|
0U, // PseudoVSSUBU_VX_M2
|
|
0U, // PseudoVSSUBU_VX_M2_MASK
|
|
0U, // PseudoVSSUBU_VX_M4
|
|
0U, // PseudoVSSUBU_VX_M4_MASK
|
|
0U, // PseudoVSSUBU_VX_M8
|
|
0U, // PseudoVSSUBU_VX_M8_MASK
|
|
0U, // PseudoVSSUBU_VX_MF2
|
|
0U, // PseudoVSSUBU_VX_MF2_MASK
|
|
0U, // PseudoVSSUBU_VX_MF4
|
|
0U, // PseudoVSSUBU_VX_MF4_MASK
|
|
0U, // PseudoVSSUBU_VX_MF8
|
|
0U, // PseudoVSSUBU_VX_MF8_MASK
|
|
0U, // PseudoVSSUB_VV_M1
|
|
0U, // PseudoVSSUB_VV_M1_MASK
|
|
0U, // PseudoVSSUB_VV_M2
|
|
0U, // PseudoVSSUB_VV_M2_MASK
|
|
0U, // PseudoVSSUB_VV_M4
|
|
0U, // PseudoVSSUB_VV_M4_MASK
|
|
0U, // PseudoVSSUB_VV_M8
|
|
0U, // PseudoVSSUB_VV_M8_MASK
|
|
0U, // PseudoVSSUB_VV_MF2
|
|
0U, // PseudoVSSUB_VV_MF2_MASK
|
|
0U, // PseudoVSSUB_VV_MF4
|
|
0U, // PseudoVSSUB_VV_MF4_MASK
|
|
0U, // PseudoVSSUB_VV_MF8
|
|
0U, // PseudoVSSUB_VV_MF8_MASK
|
|
0U, // PseudoVSSUB_VX_M1
|
|
0U, // PseudoVSSUB_VX_M1_MASK
|
|
0U, // PseudoVSSUB_VX_M2
|
|
0U, // PseudoVSSUB_VX_M2_MASK
|
|
0U, // PseudoVSSUB_VX_M4
|
|
0U, // PseudoVSSUB_VX_M4_MASK
|
|
0U, // PseudoVSSUB_VX_M8
|
|
0U, // PseudoVSSUB_VX_M8_MASK
|
|
0U, // PseudoVSSUB_VX_MF2
|
|
0U, // PseudoVSSUB_VX_MF2_MASK
|
|
0U, // PseudoVSSUB_VX_MF4
|
|
0U, // PseudoVSSUB_VX_MF4_MASK
|
|
0U, // PseudoVSSUB_VX_MF8
|
|
0U, // PseudoVSSUB_VX_MF8_MASK
|
|
0U, // PseudoVSUB_VV_M1
|
|
0U, // PseudoVSUB_VV_M1_MASK
|
|
0U, // PseudoVSUB_VV_M2
|
|
0U, // PseudoVSUB_VV_M2_MASK
|
|
0U, // PseudoVSUB_VV_M4
|
|
0U, // PseudoVSUB_VV_M4_MASK
|
|
0U, // PseudoVSUB_VV_M8
|
|
0U, // PseudoVSUB_VV_M8_MASK
|
|
0U, // PseudoVSUB_VV_MF2
|
|
0U, // PseudoVSUB_VV_MF2_MASK
|
|
0U, // PseudoVSUB_VV_MF4
|
|
0U, // PseudoVSUB_VV_MF4_MASK
|
|
0U, // PseudoVSUB_VV_MF8
|
|
0U, // PseudoVSUB_VV_MF8_MASK
|
|
0U, // PseudoVSUB_VX_M1
|
|
0U, // PseudoVSUB_VX_M1_MASK
|
|
0U, // PseudoVSUB_VX_M2
|
|
0U, // PseudoVSUB_VX_M2_MASK
|
|
0U, // PseudoVSUB_VX_M4
|
|
0U, // PseudoVSUB_VX_M4_MASK
|
|
0U, // PseudoVSUB_VX_M8
|
|
0U, // PseudoVSUB_VX_M8_MASK
|
|
0U, // PseudoVSUB_VX_MF2
|
|
0U, // PseudoVSUB_VX_MF2_MASK
|
|
0U, // PseudoVSUB_VX_MF4
|
|
0U, // PseudoVSUB_VX_MF4_MASK
|
|
0U, // PseudoVSUB_VX_MF8
|
|
0U, // PseudoVSUB_VX_MF8_MASK
|
|
0U, // PseudoVSUXEI16_V_M1_M1
|
|
0U, // PseudoVSUXEI16_V_M1_M1_MASK
|
|
0U, // PseudoVSUXEI16_V_M1_M2
|
|
0U, // PseudoVSUXEI16_V_M1_M2_MASK
|
|
0U, // PseudoVSUXEI16_V_M1_M4
|
|
0U, // PseudoVSUXEI16_V_M1_M4_MASK
|
|
0U, // PseudoVSUXEI16_V_M1_MF2
|
|
0U, // PseudoVSUXEI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXEI16_V_M2_M1
|
|
0U, // PseudoVSUXEI16_V_M2_M1_MASK
|
|
0U, // PseudoVSUXEI16_V_M2_M2
|
|
0U, // PseudoVSUXEI16_V_M2_M2_MASK
|
|
0U, // PseudoVSUXEI16_V_M2_M4
|
|
0U, // PseudoVSUXEI16_V_M2_M4_MASK
|
|
0U, // PseudoVSUXEI16_V_M2_M8
|
|
0U, // PseudoVSUXEI16_V_M2_M8_MASK
|
|
0U, // PseudoVSUXEI16_V_M4_M2
|
|
0U, // PseudoVSUXEI16_V_M4_M2_MASK
|
|
0U, // PseudoVSUXEI16_V_M4_M4
|
|
0U, // PseudoVSUXEI16_V_M4_M4_MASK
|
|
0U, // PseudoVSUXEI16_V_M4_M8
|
|
0U, // PseudoVSUXEI16_V_M4_M8_MASK
|
|
0U, // PseudoVSUXEI16_V_M8_M4
|
|
0U, // PseudoVSUXEI16_V_M8_M4_MASK
|
|
0U, // PseudoVSUXEI16_V_M8_M8
|
|
0U, // PseudoVSUXEI16_V_M8_M8_MASK
|
|
0U, // PseudoVSUXEI16_V_MF2_M1
|
|
0U, // PseudoVSUXEI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXEI16_V_MF2_M2
|
|
0U, // PseudoVSUXEI16_V_MF2_M2_MASK
|
|
0U, // PseudoVSUXEI16_V_MF2_MF2
|
|
0U, // PseudoVSUXEI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXEI16_V_MF2_MF4
|
|
0U, // PseudoVSUXEI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXEI16_V_MF4_M1
|
|
0U, // PseudoVSUXEI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXEI16_V_MF4_MF2
|
|
0U, // PseudoVSUXEI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXEI16_V_MF4_MF4
|
|
0U, // PseudoVSUXEI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXEI16_V_MF4_MF8
|
|
0U, // PseudoVSUXEI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSUXEI32_V_M1_M1
|
|
0U, // PseudoVSUXEI32_V_M1_M1_MASK
|
|
0U, // PseudoVSUXEI32_V_M1_M2
|
|
0U, // PseudoVSUXEI32_V_M1_M2_MASK
|
|
0U, // PseudoVSUXEI32_V_M1_MF2
|
|
0U, // PseudoVSUXEI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXEI32_V_M1_MF4
|
|
0U, // PseudoVSUXEI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXEI32_V_M2_M1
|
|
0U, // PseudoVSUXEI32_V_M2_M1_MASK
|
|
0U, // PseudoVSUXEI32_V_M2_M2
|
|
0U, // PseudoVSUXEI32_V_M2_M2_MASK
|
|
0U, // PseudoVSUXEI32_V_M2_M4
|
|
0U, // PseudoVSUXEI32_V_M2_M4_MASK
|
|
0U, // PseudoVSUXEI32_V_M2_MF2
|
|
0U, // PseudoVSUXEI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXEI32_V_M4_M1
|
|
0U, // PseudoVSUXEI32_V_M4_M1_MASK
|
|
0U, // PseudoVSUXEI32_V_M4_M2
|
|
0U, // PseudoVSUXEI32_V_M4_M2_MASK
|
|
0U, // PseudoVSUXEI32_V_M4_M4
|
|
0U, // PseudoVSUXEI32_V_M4_M4_MASK
|
|
0U, // PseudoVSUXEI32_V_M4_M8
|
|
0U, // PseudoVSUXEI32_V_M4_M8_MASK
|
|
0U, // PseudoVSUXEI32_V_M8_M2
|
|
0U, // PseudoVSUXEI32_V_M8_M2_MASK
|
|
0U, // PseudoVSUXEI32_V_M8_M4
|
|
0U, // PseudoVSUXEI32_V_M8_M4_MASK
|
|
0U, // PseudoVSUXEI32_V_M8_M8
|
|
0U, // PseudoVSUXEI32_V_M8_M8_MASK
|
|
0U, // PseudoVSUXEI32_V_MF2_M1
|
|
0U, // PseudoVSUXEI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXEI32_V_MF2_MF2
|
|
0U, // PseudoVSUXEI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXEI32_V_MF2_MF4
|
|
0U, // PseudoVSUXEI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXEI32_V_MF2_MF8
|
|
0U, // PseudoVSUXEI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSUXEI64_V_M1_M1
|
|
0U, // PseudoVSUXEI64_V_M1_M1_MASK
|
|
0U, // PseudoVSUXEI64_V_M1_MF2
|
|
0U, // PseudoVSUXEI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXEI64_V_M1_MF4
|
|
0U, // PseudoVSUXEI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXEI64_V_M1_MF8
|
|
0U, // PseudoVSUXEI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSUXEI64_V_M2_M1
|
|
0U, // PseudoVSUXEI64_V_M2_M1_MASK
|
|
0U, // PseudoVSUXEI64_V_M2_M2
|
|
0U, // PseudoVSUXEI64_V_M2_M2_MASK
|
|
0U, // PseudoVSUXEI64_V_M2_MF2
|
|
0U, // PseudoVSUXEI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXEI64_V_M2_MF4
|
|
0U, // PseudoVSUXEI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSUXEI64_V_M4_M1
|
|
0U, // PseudoVSUXEI64_V_M4_M1_MASK
|
|
0U, // PseudoVSUXEI64_V_M4_M2
|
|
0U, // PseudoVSUXEI64_V_M4_M2_MASK
|
|
0U, // PseudoVSUXEI64_V_M4_M4
|
|
0U, // PseudoVSUXEI64_V_M4_M4_MASK
|
|
0U, // PseudoVSUXEI64_V_M4_MF2
|
|
0U, // PseudoVSUXEI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSUXEI64_V_M8_M1
|
|
0U, // PseudoVSUXEI64_V_M8_M1_MASK
|
|
0U, // PseudoVSUXEI64_V_M8_M2
|
|
0U, // PseudoVSUXEI64_V_M8_M2_MASK
|
|
0U, // PseudoVSUXEI64_V_M8_M4
|
|
0U, // PseudoVSUXEI64_V_M8_M4_MASK
|
|
0U, // PseudoVSUXEI64_V_M8_M8
|
|
0U, // PseudoVSUXEI64_V_M8_M8_MASK
|
|
0U, // PseudoVSUXEI8_V_M1_M1
|
|
0U, // PseudoVSUXEI8_V_M1_M1_MASK
|
|
0U, // PseudoVSUXEI8_V_M1_M2
|
|
0U, // PseudoVSUXEI8_V_M1_M2_MASK
|
|
0U, // PseudoVSUXEI8_V_M1_M4
|
|
0U, // PseudoVSUXEI8_V_M1_M4_MASK
|
|
0U, // PseudoVSUXEI8_V_M1_M8
|
|
0U, // PseudoVSUXEI8_V_M1_M8_MASK
|
|
0U, // PseudoVSUXEI8_V_M2_M2
|
|
0U, // PseudoVSUXEI8_V_M2_M2_MASK
|
|
0U, // PseudoVSUXEI8_V_M2_M4
|
|
0U, // PseudoVSUXEI8_V_M2_M4_MASK
|
|
0U, // PseudoVSUXEI8_V_M2_M8
|
|
0U, // PseudoVSUXEI8_V_M2_M8_MASK
|
|
0U, // PseudoVSUXEI8_V_M4_M4
|
|
0U, // PseudoVSUXEI8_V_M4_M4_MASK
|
|
0U, // PseudoVSUXEI8_V_M4_M8
|
|
0U, // PseudoVSUXEI8_V_M4_M8_MASK
|
|
0U, // PseudoVSUXEI8_V_M8_M8
|
|
0U, // PseudoVSUXEI8_V_M8_M8_MASK
|
|
0U, // PseudoVSUXEI8_V_MF2_M1
|
|
0U, // PseudoVSUXEI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXEI8_V_MF2_M2
|
|
0U, // PseudoVSUXEI8_V_MF2_M2_MASK
|
|
0U, // PseudoVSUXEI8_V_MF2_M4
|
|
0U, // PseudoVSUXEI8_V_MF2_M4_MASK
|
|
0U, // PseudoVSUXEI8_V_MF2_MF2
|
|
0U, // PseudoVSUXEI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXEI8_V_MF4_M1
|
|
0U, // PseudoVSUXEI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXEI8_V_MF4_M2
|
|
0U, // PseudoVSUXEI8_V_MF4_M2_MASK
|
|
0U, // PseudoVSUXEI8_V_MF4_MF2
|
|
0U, // PseudoVSUXEI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXEI8_V_MF4_MF4
|
|
0U, // PseudoVSUXEI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXEI8_V_MF8_M1
|
|
0U, // PseudoVSUXEI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSUXEI8_V_MF8_MF2
|
|
0U, // PseudoVSUXEI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSUXEI8_V_MF8_MF4
|
|
0U, // PseudoVSUXEI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSUXEI8_V_MF8_MF8
|
|
0U, // PseudoVSUXEI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M1_M1
|
|
0U, // PseudoVSUXSEG2EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M1_M2
|
|
0U, // PseudoVSUXSEG2EI16_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M1_M4
|
|
0U, // PseudoVSUXSEG2EI16_V_M1_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M1_MF2
|
|
0U, // PseudoVSUXSEG2EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M2_M1
|
|
0U, // PseudoVSUXSEG2EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M2_M2
|
|
0U, // PseudoVSUXSEG2EI16_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M2_M4
|
|
0U, // PseudoVSUXSEG2EI16_V_M2_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M4_M2
|
|
0U, // PseudoVSUXSEG2EI16_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M4_M4
|
|
0U, // PseudoVSUXSEG2EI16_V_M4_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M8_M4
|
|
0U, // PseudoVSUXSEG2EI16_V_M8_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_MF2_M1
|
|
0U, // PseudoVSUXSEG2EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_MF2_M2
|
|
0U, // PseudoVSUXSEG2EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG2EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG2EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_MF4_M1
|
|
0U, // PseudoVSUXSEG2EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG2EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG2EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_MF4_MF8
|
|
0U, // PseudoVSUXSEG2EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M1_M1
|
|
0U, // PseudoVSUXSEG2EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M1_M2
|
|
0U, // PseudoVSUXSEG2EI32_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M1_MF2
|
|
0U, // PseudoVSUXSEG2EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M1_MF4
|
|
0U, // PseudoVSUXSEG2EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M2_M1
|
|
0U, // PseudoVSUXSEG2EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M2_M2
|
|
0U, // PseudoVSUXSEG2EI32_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M2_M4
|
|
0U, // PseudoVSUXSEG2EI32_V_M2_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M2_MF2
|
|
0U, // PseudoVSUXSEG2EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M4_M1
|
|
0U, // PseudoVSUXSEG2EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M4_M2
|
|
0U, // PseudoVSUXSEG2EI32_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M4_M4
|
|
0U, // PseudoVSUXSEG2EI32_V_M4_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M8_M2
|
|
0U, // PseudoVSUXSEG2EI32_V_M8_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M8_M4
|
|
0U, // PseudoVSUXSEG2EI32_V_M8_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_MF2_M1
|
|
0U, // PseudoVSUXSEG2EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG2EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG2EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_MF2_MF8
|
|
0U, // PseudoVSUXSEG2EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M1_M1
|
|
0U, // PseudoVSUXSEG2EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M1_MF2
|
|
0U, // PseudoVSUXSEG2EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M1_MF4
|
|
0U, // PseudoVSUXSEG2EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M1_MF8
|
|
0U, // PseudoVSUXSEG2EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M2_M1
|
|
0U, // PseudoVSUXSEG2EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M2_M2
|
|
0U, // PseudoVSUXSEG2EI64_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M2_MF2
|
|
0U, // PseudoVSUXSEG2EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M2_MF4
|
|
0U, // PseudoVSUXSEG2EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M4_M1
|
|
0U, // PseudoVSUXSEG2EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M4_M2
|
|
0U, // PseudoVSUXSEG2EI64_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M4_M4
|
|
0U, // PseudoVSUXSEG2EI64_V_M4_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M4_MF2
|
|
0U, // PseudoVSUXSEG2EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M8_M1
|
|
0U, // PseudoVSUXSEG2EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M8_M2
|
|
0U, // PseudoVSUXSEG2EI64_V_M8_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M8_M4
|
|
0U, // PseudoVSUXSEG2EI64_V_M8_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_M1_M1
|
|
0U, // PseudoVSUXSEG2EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_M1_M2
|
|
0U, // PseudoVSUXSEG2EI8_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_M1_M4
|
|
0U, // PseudoVSUXSEG2EI8_V_M1_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_M2_M2
|
|
0U, // PseudoVSUXSEG2EI8_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_M2_M4
|
|
0U, // PseudoVSUXSEG2EI8_V_M2_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_M4_M4
|
|
0U, // PseudoVSUXSEG2EI8_V_M4_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF2_M1
|
|
0U, // PseudoVSUXSEG2EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF2_M2
|
|
0U, // PseudoVSUXSEG2EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF2_M4
|
|
0U, // PseudoVSUXSEG2EI8_V_MF2_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG2EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF4_M1
|
|
0U, // PseudoVSUXSEG2EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF4_M2
|
|
0U, // PseudoVSUXSEG2EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG2EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG2EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF8_M1
|
|
0U, // PseudoVSUXSEG2EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF8_MF2
|
|
0U, // PseudoVSUXSEG2EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF8_MF4
|
|
0U, // PseudoVSUXSEG2EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF8_MF8
|
|
0U, // PseudoVSUXSEG2EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_M1_M1
|
|
0U, // PseudoVSUXSEG3EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_M1_M2
|
|
0U, // PseudoVSUXSEG3EI16_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_M1_MF2
|
|
0U, // PseudoVSUXSEG3EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_M2_M1
|
|
0U, // PseudoVSUXSEG3EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_M2_M2
|
|
0U, // PseudoVSUXSEG3EI16_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_M4_M2
|
|
0U, // PseudoVSUXSEG3EI16_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_MF2_M1
|
|
0U, // PseudoVSUXSEG3EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_MF2_M2
|
|
0U, // PseudoVSUXSEG3EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG3EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG3EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_MF4_M1
|
|
0U, // PseudoVSUXSEG3EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG3EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG3EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_MF4_MF8
|
|
0U, // PseudoVSUXSEG3EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M1_M1
|
|
0U, // PseudoVSUXSEG3EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M1_M2
|
|
0U, // PseudoVSUXSEG3EI32_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M1_MF2
|
|
0U, // PseudoVSUXSEG3EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M1_MF4
|
|
0U, // PseudoVSUXSEG3EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M2_M1
|
|
0U, // PseudoVSUXSEG3EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M2_M2
|
|
0U, // PseudoVSUXSEG3EI32_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M2_MF2
|
|
0U, // PseudoVSUXSEG3EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M4_M1
|
|
0U, // PseudoVSUXSEG3EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M4_M2
|
|
0U, // PseudoVSUXSEG3EI32_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M8_M2
|
|
0U, // PseudoVSUXSEG3EI32_V_M8_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_MF2_M1
|
|
0U, // PseudoVSUXSEG3EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG3EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG3EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_MF2_MF8
|
|
0U, // PseudoVSUXSEG3EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M1_M1
|
|
0U, // PseudoVSUXSEG3EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M1_MF2
|
|
0U, // PseudoVSUXSEG3EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M1_MF4
|
|
0U, // PseudoVSUXSEG3EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M1_MF8
|
|
0U, // PseudoVSUXSEG3EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M2_M1
|
|
0U, // PseudoVSUXSEG3EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M2_M2
|
|
0U, // PseudoVSUXSEG3EI64_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M2_MF2
|
|
0U, // PseudoVSUXSEG3EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M2_MF4
|
|
0U, // PseudoVSUXSEG3EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M4_M1
|
|
0U, // PseudoVSUXSEG3EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M4_M2
|
|
0U, // PseudoVSUXSEG3EI64_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M4_MF2
|
|
0U, // PseudoVSUXSEG3EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M8_M1
|
|
0U, // PseudoVSUXSEG3EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M8_M2
|
|
0U, // PseudoVSUXSEG3EI64_V_M8_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_M1_M1
|
|
0U, // PseudoVSUXSEG3EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_M1_M2
|
|
0U, // PseudoVSUXSEG3EI8_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_M2_M2
|
|
0U, // PseudoVSUXSEG3EI8_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF2_M1
|
|
0U, // PseudoVSUXSEG3EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF2_M2
|
|
0U, // PseudoVSUXSEG3EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG3EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF4_M1
|
|
0U, // PseudoVSUXSEG3EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF4_M2
|
|
0U, // PseudoVSUXSEG3EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG3EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG3EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF8_M1
|
|
0U, // PseudoVSUXSEG3EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF8_MF2
|
|
0U, // PseudoVSUXSEG3EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF8_MF4
|
|
0U, // PseudoVSUXSEG3EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF8_MF8
|
|
0U, // PseudoVSUXSEG3EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_M1_M1
|
|
0U, // PseudoVSUXSEG4EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_M1_M2
|
|
0U, // PseudoVSUXSEG4EI16_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_M1_MF2
|
|
0U, // PseudoVSUXSEG4EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_M2_M1
|
|
0U, // PseudoVSUXSEG4EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_M2_M2
|
|
0U, // PseudoVSUXSEG4EI16_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_M4_M2
|
|
0U, // PseudoVSUXSEG4EI16_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_MF2_M1
|
|
0U, // PseudoVSUXSEG4EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_MF2_M2
|
|
0U, // PseudoVSUXSEG4EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG4EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG4EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_MF4_M1
|
|
0U, // PseudoVSUXSEG4EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG4EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG4EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_MF4_MF8
|
|
0U, // PseudoVSUXSEG4EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M1_M1
|
|
0U, // PseudoVSUXSEG4EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M1_M2
|
|
0U, // PseudoVSUXSEG4EI32_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M1_MF2
|
|
0U, // PseudoVSUXSEG4EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M1_MF4
|
|
0U, // PseudoVSUXSEG4EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M2_M1
|
|
0U, // PseudoVSUXSEG4EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M2_M2
|
|
0U, // PseudoVSUXSEG4EI32_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M2_MF2
|
|
0U, // PseudoVSUXSEG4EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M4_M1
|
|
0U, // PseudoVSUXSEG4EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M4_M2
|
|
0U, // PseudoVSUXSEG4EI32_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M8_M2
|
|
0U, // PseudoVSUXSEG4EI32_V_M8_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_MF2_M1
|
|
0U, // PseudoVSUXSEG4EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG4EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG4EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_MF2_MF8
|
|
0U, // PseudoVSUXSEG4EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M1_M1
|
|
0U, // PseudoVSUXSEG4EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M1_MF2
|
|
0U, // PseudoVSUXSEG4EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M1_MF4
|
|
0U, // PseudoVSUXSEG4EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M1_MF8
|
|
0U, // PseudoVSUXSEG4EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M2_M1
|
|
0U, // PseudoVSUXSEG4EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M2_M2
|
|
0U, // PseudoVSUXSEG4EI64_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M2_MF2
|
|
0U, // PseudoVSUXSEG4EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M2_MF4
|
|
0U, // PseudoVSUXSEG4EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M4_M1
|
|
0U, // PseudoVSUXSEG4EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M4_M2
|
|
0U, // PseudoVSUXSEG4EI64_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M4_MF2
|
|
0U, // PseudoVSUXSEG4EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M8_M1
|
|
0U, // PseudoVSUXSEG4EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M8_M2
|
|
0U, // PseudoVSUXSEG4EI64_V_M8_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_M1_M1
|
|
0U, // PseudoVSUXSEG4EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_M1_M2
|
|
0U, // PseudoVSUXSEG4EI8_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_M2_M2
|
|
0U, // PseudoVSUXSEG4EI8_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF2_M1
|
|
0U, // PseudoVSUXSEG4EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF2_M2
|
|
0U, // PseudoVSUXSEG4EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG4EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF4_M1
|
|
0U, // PseudoVSUXSEG4EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF4_M2
|
|
0U, // PseudoVSUXSEG4EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG4EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG4EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF8_M1
|
|
0U, // PseudoVSUXSEG4EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF8_MF2
|
|
0U, // PseudoVSUXSEG4EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF8_MF4
|
|
0U, // PseudoVSUXSEG4EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF8_MF8
|
|
0U, // PseudoVSUXSEG4EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_M1_M1
|
|
0U, // PseudoVSUXSEG5EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_M1_MF2
|
|
0U, // PseudoVSUXSEG5EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_M2_M1
|
|
0U, // PseudoVSUXSEG5EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_MF2_M1
|
|
0U, // PseudoVSUXSEG5EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG5EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG5EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_MF4_M1
|
|
0U, // PseudoVSUXSEG5EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG5EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG5EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_MF4_MF8
|
|
0U, // PseudoVSUXSEG5EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_M1_M1
|
|
0U, // PseudoVSUXSEG5EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_M1_MF2
|
|
0U, // PseudoVSUXSEG5EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_M1_MF4
|
|
0U, // PseudoVSUXSEG5EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_M2_M1
|
|
0U, // PseudoVSUXSEG5EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_M2_MF2
|
|
0U, // PseudoVSUXSEG5EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_M4_M1
|
|
0U, // PseudoVSUXSEG5EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_MF2_M1
|
|
0U, // PseudoVSUXSEG5EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG5EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG5EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_MF2_MF8
|
|
0U, // PseudoVSUXSEG5EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M1_M1
|
|
0U, // PseudoVSUXSEG5EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M1_MF2
|
|
0U, // PseudoVSUXSEG5EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M1_MF4
|
|
0U, // PseudoVSUXSEG5EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M1_MF8
|
|
0U, // PseudoVSUXSEG5EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M2_M1
|
|
0U, // PseudoVSUXSEG5EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M2_MF2
|
|
0U, // PseudoVSUXSEG5EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M2_MF4
|
|
0U, // PseudoVSUXSEG5EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M4_M1
|
|
0U, // PseudoVSUXSEG5EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M4_MF2
|
|
0U, // PseudoVSUXSEG5EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M8_M1
|
|
0U, // PseudoVSUXSEG5EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_M1_M1
|
|
0U, // PseudoVSUXSEG5EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF2_M1
|
|
0U, // PseudoVSUXSEG5EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG5EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF4_M1
|
|
0U, // PseudoVSUXSEG5EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG5EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG5EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF8_M1
|
|
0U, // PseudoVSUXSEG5EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF8_MF2
|
|
0U, // PseudoVSUXSEG5EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF8_MF4
|
|
0U, // PseudoVSUXSEG5EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF8_MF8
|
|
0U, // PseudoVSUXSEG5EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_M1_M1
|
|
0U, // PseudoVSUXSEG6EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_M1_MF2
|
|
0U, // PseudoVSUXSEG6EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_M2_M1
|
|
0U, // PseudoVSUXSEG6EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_MF2_M1
|
|
0U, // PseudoVSUXSEG6EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG6EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG6EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_MF4_M1
|
|
0U, // PseudoVSUXSEG6EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG6EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG6EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_MF4_MF8
|
|
0U, // PseudoVSUXSEG6EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_M1_M1
|
|
0U, // PseudoVSUXSEG6EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_M1_MF2
|
|
0U, // PseudoVSUXSEG6EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_M1_MF4
|
|
0U, // PseudoVSUXSEG6EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_M2_M1
|
|
0U, // PseudoVSUXSEG6EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_M2_MF2
|
|
0U, // PseudoVSUXSEG6EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_M4_M1
|
|
0U, // PseudoVSUXSEG6EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_MF2_M1
|
|
0U, // PseudoVSUXSEG6EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG6EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG6EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_MF2_MF8
|
|
0U, // PseudoVSUXSEG6EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M1_M1
|
|
0U, // PseudoVSUXSEG6EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M1_MF2
|
|
0U, // PseudoVSUXSEG6EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M1_MF4
|
|
0U, // PseudoVSUXSEG6EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M1_MF8
|
|
0U, // PseudoVSUXSEG6EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M2_M1
|
|
0U, // PseudoVSUXSEG6EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M2_MF2
|
|
0U, // PseudoVSUXSEG6EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M2_MF4
|
|
0U, // PseudoVSUXSEG6EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M4_M1
|
|
0U, // PseudoVSUXSEG6EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M4_MF2
|
|
0U, // PseudoVSUXSEG6EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M8_M1
|
|
0U, // PseudoVSUXSEG6EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_M1_M1
|
|
0U, // PseudoVSUXSEG6EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF2_M1
|
|
0U, // PseudoVSUXSEG6EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG6EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF4_M1
|
|
0U, // PseudoVSUXSEG6EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG6EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG6EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF8_M1
|
|
0U, // PseudoVSUXSEG6EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF8_MF2
|
|
0U, // PseudoVSUXSEG6EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF8_MF4
|
|
0U, // PseudoVSUXSEG6EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF8_MF8
|
|
0U, // PseudoVSUXSEG6EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_M1_M1
|
|
0U, // PseudoVSUXSEG7EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_M1_MF2
|
|
0U, // PseudoVSUXSEG7EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_M2_M1
|
|
0U, // PseudoVSUXSEG7EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_MF2_M1
|
|
0U, // PseudoVSUXSEG7EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG7EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG7EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_MF4_M1
|
|
0U, // PseudoVSUXSEG7EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG7EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG7EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_MF4_MF8
|
|
0U, // PseudoVSUXSEG7EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_M1_M1
|
|
0U, // PseudoVSUXSEG7EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_M1_MF2
|
|
0U, // PseudoVSUXSEG7EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_M1_MF4
|
|
0U, // PseudoVSUXSEG7EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_M2_M1
|
|
0U, // PseudoVSUXSEG7EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_M2_MF2
|
|
0U, // PseudoVSUXSEG7EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_M4_M1
|
|
0U, // PseudoVSUXSEG7EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_MF2_M1
|
|
0U, // PseudoVSUXSEG7EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG7EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG7EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_MF2_MF8
|
|
0U, // PseudoVSUXSEG7EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M1_M1
|
|
0U, // PseudoVSUXSEG7EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M1_MF2
|
|
0U, // PseudoVSUXSEG7EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M1_MF4
|
|
0U, // PseudoVSUXSEG7EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M1_MF8
|
|
0U, // PseudoVSUXSEG7EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M2_M1
|
|
0U, // PseudoVSUXSEG7EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M2_MF2
|
|
0U, // PseudoVSUXSEG7EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M2_MF4
|
|
0U, // PseudoVSUXSEG7EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M4_M1
|
|
0U, // PseudoVSUXSEG7EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M4_MF2
|
|
0U, // PseudoVSUXSEG7EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M8_M1
|
|
0U, // PseudoVSUXSEG7EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_M1_M1
|
|
0U, // PseudoVSUXSEG7EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF2_M1
|
|
0U, // PseudoVSUXSEG7EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG7EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF4_M1
|
|
0U, // PseudoVSUXSEG7EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG7EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG7EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF8_M1
|
|
0U, // PseudoVSUXSEG7EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF8_MF2
|
|
0U, // PseudoVSUXSEG7EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF8_MF4
|
|
0U, // PseudoVSUXSEG7EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF8_MF8
|
|
0U, // PseudoVSUXSEG7EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_M1_M1
|
|
0U, // PseudoVSUXSEG8EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_M1_MF2
|
|
0U, // PseudoVSUXSEG8EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_M2_M1
|
|
0U, // PseudoVSUXSEG8EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_MF2_M1
|
|
0U, // PseudoVSUXSEG8EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG8EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG8EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_MF4_M1
|
|
0U, // PseudoVSUXSEG8EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG8EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG8EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_MF4_MF8
|
|
0U, // PseudoVSUXSEG8EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_M1_M1
|
|
0U, // PseudoVSUXSEG8EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_M1_MF2
|
|
0U, // PseudoVSUXSEG8EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_M1_MF4
|
|
0U, // PseudoVSUXSEG8EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_M2_M1
|
|
0U, // PseudoVSUXSEG8EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_M2_MF2
|
|
0U, // PseudoVSUXSEG8EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_M4_M1
|
|
0U, // PseudoVSUXSEG8EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_MF2_M1
|
|
0U, // PseudoVSUXSEG8EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG8EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG8EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_MF2_MF8
|
|
0U, // PseudoVSUXSEG8EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M1_M1
|
|
0U, // PseudoVSUXSEG8EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M1_MF2
|
|
0U, // PseudoVSUXSEG8EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M1_MF4
|
|
0U, // PseudoVSUXSEG8EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M1_MF8
|
|
0U, // PseudoVSUXSEG8EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M2_M1
|
|
0U, // PseudoVSUXSEG8EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M2_MF2
|
|
0U, // PseudoVSUXSEG8EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M2_MF4
|
|
0U, // PseudoVSUXSEG8EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M4_M1
|
|
0U, // PseudoVSUXSEG8EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M4_MF2
|
|
0U, // PseudoVSUXSEG8EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M8_M1
|
|
0U, // PseudoVSUXSEG8EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_M1_M1
|
|
0U, // PseudoVSUXSEG8EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF2_M1
|
|
0U, // PseudoVSUXSEG8EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG8EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF4_M1
|
|
0U, // PseudoVSUXSEG8EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG8EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG8EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF8_M1
|
|
0U, // PseudoVSUXSEG8EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF8_MF2
|
|
0U, // PseudoVSUXSEG8EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF8_MF4
|
|
0U, // PseudoVSUXSEG8EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF8_MF8
|
|
0U, // PseudoVSUXSEG8EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVWADDU_VV_M1
|
|
0U, // PseudoVWADDU_VV_M1_MASK
|
|
0U, // PseudoVWADDU_VV_M2
|
|
0U, // PseudoVWADDU_VV_M2_MASK
|
|
0U, // PseudoVWADDU_VV_M4
|
|
0U, // PseudoVWADDU_VV_M4_MASK
|
|
0U, // PseudoVWADDU_VV_MF2
|
|
0U, // PseudoVWADDU_VV_MF2_MASK
|
|
0U, // PseudoVWADDU_VV_MF4
|
|
0U, // PseudoVWADDU_VV_MF4_MASK
|
|
0U, // PseudoVWADDU_VV_MF8
|
|
0U, // PseudoVWADDU_VV_MF8_MASK
|
|
0U, // PseudoVWADDU_VX_M1
|
|
0U, // PseudoVWADDU_VX_M1_MASK
|
|
0U, // PseudoVWADDU_VX_M2
|
|
0U, // PseudoVWADDU_VX_M2_MASK
|
|
0U, // PseudoVWADDU_VX_M4
|
|
0U, // PseudoVWADDU_VX_M4_MASK
|
|
0U, // PseudoVWADDU_VX_MF2
|
|
0U, // PseudoVWADDU_VX_MF2_MASK
|
|
0U, // PseudoVWADDU_VX_MF4
|
|
0U, // PseudoVWADDU_VX_MF4_MASK
|
|
0U, // PseudoVWADDU_VX_MF8
|
|
0U, // PseudoVWADDU_VX_MF8_MASK
|
|
0U, // PseudoVWADDU_WV_M1
|
|
0U, // PseudoVWADDU_WV_M1_MASK
|
|
0U, // PseudoVWADDU_WV_M1_MASK_TIED
|
|
0U, // PseudoVWADDU_WV_M1_TIED
|
|
0U, // PseudoVWADDU_WV_M2
|
|
0U, // PseudoVWADDU_WV_M2_MASK
|
|
0U, // PseudoVWADDU_WV_M2_MASK_TIED
|
|
0U, // PseudoVWADDU_WV_M2_TIED
|
|
0U, // PseudoVWADDU_WV_M4
|
|
0U, // PseudoVWADDU_WV_M4_MASK
|
|
0U, // PseudoVWADDU_WV_M4_MASK_TIED
|
|
0U, // PseudoVWADDU_WV_M4_TIED
|
|
0U, // PseudoVWADDU_WV_MF2
|
|
0U, // PseudoVWADDU_WV_MF2_MASK
|
|
0U, // PseudoVWADDU_WV_MF2_MASK_TIED
|
|
0U, // PseudoVWADDU_WV_MF2_TIED
|
|
0U, // PseudoVWADDU_WV_MF4
|
|
0U, // PseudoVWADDU_WV_MF4_MASK
|
|
0U, // PseudoVWADDU_WV_MF4_MASK_TIED
|
|
0U, // PseudoVWADDU_WV_MF4_TIED
|
|
0U, // PseudoVWADDU_WV_MF8
|
|
0U, // PseudoVWADDU_WV_MF8_MASK
|
|
0U, // PseudoVWADDU_WV_MF8_MASK_TIED
|
|
0U, // PseudoVWADDU_WV_MF8_TIED
|
|
0U, // PseudoVWADDU_WX_M1
|
|
0U, // PseudoVWADDU_WX_M1_MASK
|
|
0U, // PseudoVWADDU_WX_M2
|
|
0U, // PseudoVWADDU_WX_M2_MASK
|
|
0U, // PseudoVWADDU_WX_M4
|
|
0U, // PseudoVWADDU_WX_M4_MASK
|
|
0U, // PseudoVWADDU_WX_MF2
|
|
0U, // PseudoVWADDU_WX_MF2_MASK
|
|
0U, // PseudoVWADDU_WX_MF4
|
|
0U, // PseudoVWADDU_WX_MF4_MASK
|
|
0U, // PseudoVWADDU_WX_MF8
|
|
0U, // PseudoVWADDU_WX_MF8_MASK
|
|
0U, // PseudoVWADD_VV_M1
|
|
0U, // PseudoVWADD_VV_M1_MASK
|
|
0U, // PseudoVWADD_VV_M2
|
|
0U, // PseudoVWADD_VV_M2_MASK
|
|
0U, // PseudoVWADD_VV_M4
|
|
0U, // PseudoVWADD_VV_M4_MASK
|
|
0U, // PseudoVWADD_VV_MF2
|
|
0U, // PseudoVWADD_VV_MF2_MASK
|
|
0U, // PseudoVWADD_VV_MF4
|
|
0U, // PseudoVWADD_VV_MF4_MASK
|
|
0U, // PseudoVWADD_VV_MF8
|
|
0U, // PseudoVWADD_VV_MF8_MASK
|
|
0U, // PseudoVWADD_VX_M1
|
|
0U, // PseudoVWADD_VX_M1_MASK
|
|
0U, // PseudoVWADD_VX_M2
|
|
0U, // PseudoVWADD_VX_M2_MASK
|
|
0U, // PseudoVWADD_VX_M4
|
|
0U, // PseudoVWADD_VX_M4_MASK
|
|
0U, // PseudoVWADD_VX_MF2
|
|
0U, // PseudoVWADD_VX_MF2_MASK
|
|
0U, // PseudoVWADD_VX_MF4
|
|
0U, // PseudoVWADD_VX_MF4_MASK
|
|
0U, // PseudoVWADD_VX_MF8
|
|
0U, // PseudoVWADD_VX_MF8_MASK
|
|
0U, // PseudoVWADD_WV_M1
|
|
0U, // PseudoVWADD_WV_M1_MASK
|
|
0U, // PseudoVWADD_WV_M1_MASK_TIED
|
|
0U, // PseudoVWADD_WV_M1_TIED
|
|
0U, // PseudoVWADD_WV_M2
|
|
0U, // PseudoVWADD_WV_M2_MASK
|
|
0U, // PseudoVWADD_WV_M2_MASK_TIED
|
|
0U, // PseudoVWADD_WV_M2_TIED
|
|
0U, // PseudoVWADD_WV_M4
|
|
0U, // PseudoVWADD_WV_M4_MASK
|
|
0U, // PseudoVWADD_WV_M4_MASK_TIED
|
|
0U, // PseudoVWADD_WV_M4_TIED
|
|
0U, // PseudoVWADD_WV_MF2
|
|
0U, // PseudoVWADD_WV_MF2_MASK
|
|
0U, // PseudoVWADD_WV_MF2_MASK_TIED
|
|
0U, // PseudoVWADD_WV_MF2_TIED
|
|
0U, // PseudoVWADD_WV_MF4
|
|
0U, // PseudoVWADD_WV_MF4_MASK
|
|
0U, // PseudoVWADD_WV_MF4_MASK_TIED
|
|
0U, // PseudoVWADD_WV_MF4_TIED
|
|
0U, // PseudoVWADD_WV_MF8
|
|
0U, // PseudoVWADD_WV_MF8_MASK
|
|
0U, // PseudoVWADD_WV_MF8_MASK_TIED
|
|
0U, // PseudoVWADD_WV_MF8_TIED
|
|
0U, // PseudoVWADD_WX_M1
|
|
0U, // PseudoVWADD_WX_M1_MASK
|
|
0U, // PseudoVWADD_WX_M2
|
|
0U, // PseudoVWADD_WX_M2_MASK
|
|
0U, // PseudoVWADD_WX_M4
|
|
0U, // PseudoVWADD_WX_M4_MASK
|
|
0U, // PseudoVWADD_WX_MF2
|
|
0U, // PseudoVWADD_WX_MF2_MASK
|
|
0U, // PseudoVWADD_WX_MF4
|
|
0U, // PseudoVWADD_WX_MF4_MASK
|
|
0U, // PseudoVWADD_WX_MF8
|
|
0U, // PseudoVWADD_WX_MF8_MASK
|
|
0U, // PseudoVWMACCSU_VV_M1
|
|
0U, // PseudoVWMACCSU_VV_M1_MASK
|
|
0U, // PseudoVWMACCSU_VV_M2
|
|
0U, // PseudoVWMACCSU_VV_M2_MASK
|
|
0U, // PseudoVWMACCSU_VV_M4
|
|
0U, // PseudoVWMACCSU_VV_M4_MASK
|
|
0U, // PseudoVWMACCSU_VV_MF2
|
|
0U, // PseudoVWMACCSU_VV_MF2_MASK
|
|
0U, // PseudoVWMACCSU_VV_MF4
|
|
0U, // PseudoVWMACCSU_VV_MF4_MASK
|
|
0U, // PseudoVWMACCSU_VV_MF8
|
|
0U, // PseudoVWMACCSU_VV_MF8_MASK
|
|
0U, // PseudoVWMACCSU_VX_M1
|
|
0U, // PseudoVWMACCSU_VX_M1_MASK
|
|
0U, // PseudoVWMACCSU_VX_M2
|
|
0U, // PseudoVWMACCSU_VX_M2_MASK
|
|
0U, // PseudoVWMACCSU_VX_M4
|
|
0U, // PseudoVWMACCSU_VX_M4_MASK
|
|
0U, // PseudoVWMACCSU_VX_MF2
|
|
0U, // PseudoVWMACCSU_VX_MF2_MASK
|
|
0U, // PseudoVWMACCSU_VX_MF4
|
|
0U, // PseudoVWMACCSU_VX_MF4_MASK
|
|
0U, // PseudoVWMACCSU_VX_MF8
|
|
0U, // PseudoVWMACCSU_VX_MF8_MASK
|
|
0U, // PseudoVWMACCUS_VX_M1
|
|
0U, // PseudoVWMACCUS_VX_M1_MASK
|
|
0U, // PseudoVWMACCUS_VX_M2
|
|
0U, // PseudoVWMACCUS_VX_M2_MASK
|
|
0U, // PseudoVWMACCUS_VX_M4
|
|
0U, // PseudoVWMACCUS_VX_M4_MASK
|
|
0U, // PseudoVWMACCUS_VX_MF2
|
|
0U, // PseudoVWMACCUS_VX_MF2_MASK
|
|
0U, // PseudoVWMACCUS_VX_MF4
|
|
0U, // PseudoVWMACCUS_VX_MF4_MASK
|
|
0U, // PseudoVWMACCUS_VX_MF8
|
|
0U, // PseudoVWMACCUS_VX_MF8_MASK
|
|
0U, // PseudoVWMACCU_VV_M1
|
|
0U, // PseudoVWMACCU_VV_M1_MASK
|
|
0U, // PseudoVWMACCU_VV_M2
|
|
0U, // PseudoVWMACCU_VV_M2_MASK
|
|
0U, // PseudoVWMACCU_VV_M4
|
|
0U, // PseudoVWMACCU_VV_M4_MASK
|
|
0U, // PseudoVWMACCU_VV_MF2
|
|
0U, // PseudoVWMACCU_VV_MF2_MASK
|
|
0U, // PseudoVWMACCU_VV_MF4
|
|
0U, // PseudoVWMACCU_VV_MF4_MASK
|
|
0U, // PseudoVWMACCU_VV_MF8
|
|
0U, // PseudoVWMACCU_VV_MF8_MASK
|
|
0U, // PseudoVWMACCU_VX_M1
|
|
0U, // PseudoVWMACCU_VX_M1_MASK
|
|
0U, // PseudoVWMACCU_VX_M2
|
|
0U, // PseudoVWMACCU_VX_M2_MASK
|
|
0U, // PseudoVWMACCU_VX_M4
|
|
0U, // PseudoVWMACCU_VX_M4_MASK
|
|
0U, // PseudoVWMACCU_VX_MF2
|
|
0U, // PseudoVWMACCU_VX_MF2_MASK
|
|
0U, // PseudoVWMACCU_VX_MF4
|
|
0U, // PseudoVWMACCU_VX_MF4_MASK
|
|
0U, // PseudoVWMACCU_VX_MF8
|
|
0U, // PseudoVWMACCU_VX_MF8_MASK
|
|
0U, // PseudoVWMACC_VV_M1
|
|
0U, // PseudoVWMACC_VV_M1_MASK
|
|
0U, // PseudoVWMACC_VV_M2
|
|
0U, // PseudoVWMACC_VV_M2_MASK
|
|
0U, // PseudoVWMACC_VV_M4
|
|
0U, // PseudoVWMACC_VV_M4_MASK
|
|
0U, // PseudoVWMACC_VV_MF2
|
|
0U, // PseudoVWMACC_VV_MF2_MASK
|
|
0U, // PseudoVWMACC_VV_MF4
|
|
0U, // PseudoVWMACC_VV_MF4_MASK
|
|
0U, // PseudoVWMACC_VV_MF8
|
|
0U, // PseudoVWMACC_VV_MF8_MASK
|
|
0U, // PseudoVWMACC_VX_M1
|
|
0U, // PseudoVWMACC_VX_M1_MASK
|
|
0U, // PseudoVWMACC_VX_M2
|
|
0U, // PseudoVWMACC_VX_M2_MASK
|
|
0U, // PseudoVWMACC_VX_M4
|
|
0U, // PseudoVWMACC_VX_M4_MASK
|
|
0U, // PseudoVWMACC_VX_MF2
|
|
0U, // PseudoVWMACC_VX_MF2_MASK
|
|
0U, // PseudoVWMACC_VX_MF4
|
|
0U, // PseudoVWMACC_VX_MF4_MASK
|
|
0U, // PseudoVWMACC_VX_MF8
|
|
0U, // PseudoVWMACC_VX_MF8_MASK
|
|
0U, // PseudoVWMULSU_VV_M1
|
|
0U, // PseudoVWMULSU_VV_M1_MASK
|
|
0U, // PseudoVWMULSU_VV_M2
|
|
0U, // PseudoVWMULSU_VV_M2_MASK
|
|
0U, // PseudoVWMULSU_VV_M4
|
|
0U, // PseudoVWMULSU_VV_M4_MASK
|
|
0U, // PseudoVWMULSU_VV_MF2
|
|
0U, // PseudoVWMULSU_VV_MF2_MASK
|
|
0U, // PseudoVWMULSU_VV_MF4
|
|
0U, // PseudoVWMULSU_VV_MF4_MASK
|
|
0U, // PseudoVWMULSU_VV_MF8
|
|
0U, // PseudoVWMULSU_VV_MF8_MASK
|
|
0U, // PseudoVWMULSU_VX_M1
|
|
0U, // PseudoVWMULSU_VX_M1_MASK
|
|
0U, // PseudoVWMULSU_VX_M2
|
|
0U, // PseudoVWMULSU_VX_M2_MASK
|
|
0U, // PseudoVWMULSU_VX_M4
|
|
0U, // PseudoVWMULSU_VX_M4_MASK
|
|
0U, // PseudoVWMULSU_VX_MF2
|
|
0U, // PseudoVWMULSU_VX_MF2_MASK
|
|
0U, // PseudoVWMULSU_VX_MF4
|
|
0U, // PseudoVWMULSU_VX_MF4_MASK
|
|
0U, // PseudoVWMULSU_VX_MF8
|
|
0U, // PseudoVWMULSU_VX_MF8_MASK
|
|
0U, // PseudoVWMULU_VV_M1
|
|
0U, // PseudoVWMULU_VV_M1_MASK
|
|
0U, // PseudoVWMULU_VV_M2
|
|
0U, // PseudoVWMULU_VV_M2_MASK
|
|
0U, // PseudoVWMULU_VV_M4
|
|
0U, // PseudoVWMULU_VV_M4_MASK
|
|
0U, // PseudoVWMULU_VV_MF2
|
|
0U, // PseudoVWMULU_VV_MF2_MASK
|
|
0U, // PseudoVWMULU_VV_MF4
|
|
0U, // PseudoVWMULU_VV_MF4_MASK
|
|
0U, // PseudoVWMULU_VV_MF8
|
|
0U, // PseudoVWMULU_VV_MF8_MASK
|
|
0U, // PseudoVWMULU_VX_M1
|
|
0U, // PseudoVWMULU_VX_M1_MASK
|
|
0U, // PseudoVWMULU_VX_M2
|
|
0U, // PseudoVWMULU_VX_M2_MASK
|
|
0U, // PseudoVWMULU_VX_M4
|
|
0U, // PseudoVWMULU_VX_M4_MASK
|
|
0U, // PseudoVWMULU_VX_MF2
|
|
0U, // PseudoVWMULU_VX_MF2_MASK
|
|
0U, // PseudoVWMULU_VX_MF4
|
|
0U, // PseudoVWMULU_VX_MF4_MASK
|
|
0U, // PseudoVWMULU_VX_MF8
|
|
0U, // PseudoVWMULU_VX_MF8_MASK
|
|
0U, // PseudoVWMUL_VV_M1
|
|
0U, // PseudoVWMUL_VV_M1_MASK
|
|
0U, // PseudoVWMUL_VV_M2
|
|
0U, // PseudoVWMUL_VV_M2_MASK
|
|
0U, // PseudoVWMUL_VV_M4
|
|
0U, // PseudoVWMUL_VV_M4_MASK
|
|
0U, // PseudoVWMUL_VV_MF2
|
|
0U, // PseudoVWMUL_VV_MF2_MASK
|
|
0U, // PseudoVWMUL_VV_MF4
|
|
0U, // PseudoVWMUL_VV_MF4_MASK
|
|
0U, // PseudoVWMUL_VV_MF8
|
|
0U, // PseudoVWMUL_VV_MF8_MASK
|
|
0U, // PseudoVWMUL_VX_M1
|
|
0U, // PseudoVWMUL_VX_M1_MASK
|
|
0U, // PseudoVWMUL_VX_M2
|
|
0U, // PseudoVWMUL_VX_M2_MASK
|
|
0U, // PseudoVWMUL_VX_M4
|
|
0U, // PseudoVWMUL_VX_M4_MASK
|
|
0U, // PseudoVWMUL_VX_MF2
|
|
0U, // PseudoVWMUL_VX_MF2_MASK
|
|
0U, // PseudoVWMUL_VX_MF4
|
|
0U, // PseudoVWMUL_VX_MF4_MASK
|
|
0U, // PseudoVWMUL_VX_MF8
|
|
0U, // PseudoVWMUL_VX_MF8_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M1_E16
|
|
0U, // PseudoVWREDSUMU_VS_M1_E16_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M1_E32
|
|
0U, // PseudoVWREDSUMU_VS_M1_E32_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M1_E8
|
|
0U, // PseudoVWREDSUMU_VS_M1_E8_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M2_E16
|
|
0U, // PseudoVWREDSUMU_VS_M2_E16_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M2_E32
|
|
0U, // PseudoVWREDSUMU_VS_M2_E32_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M2_E8
|
|
0U, // PseudoVWREDSUMU_VS_M2_E8_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M4_E16
|
|
0U, // PseudoVWREDSUMU_VS_M4_E16_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M4_E32
|
|
0U, // PseudoVWREDSUMU_VS_M4_E32_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M4_E8
|
|
0U, // PseudoVWREDSUMU_VS_M4_E8_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M8_E16
|
|
0U, // PseudoVWREDSUMU_VS_M8_E16_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M8_E32
|
|
0U, // PseudoVWREDSUMU_VS_M8_E32_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M8_E8
|
|
0U, // PseudoVWREDSUMU_VS_M8_E8_MASK
|
|
0U, // PseudoVWREDSUMU_VS_MF2_E16
|
|
0U, // PseudoVWREDSUMU_VS_MF2_E16_MASK
|
|
0U, // PseudoVWREDSUMU_VS_MF2_E32
|
|
0U, // PseudoVWREDSUMU_VS_MF2_E32_MASK
|
|
0U, // PseudoVWREDSUMU_VS_MF2_E8
|
|
0U, // PseudoVWREDSUMU_VS_MF2_E8_MASK
|
|
0U, // PseudoVWREDSUMU_VS_MF4_E16
|
|
0U, // PseudoVWREDSUMU_VS_MF4_E16_MASK
|
|
0U, // PseudoVWREDSUMU_VS_MF4_E8
|
|
0U, // PseudoVWREDSUMU_VS_MF4_E8_MASK
|
|
0U, // PseudoVWREDSUMU_VS_MF8_E8
|
|
0U, // PseudoVWREDSUMU_VS_MF8_E8_MASK
|
|
0U, // PseudoVWREDSUM_VS_M1_E16
|
|
0U, // PseudoVWREDSUM_VS_M1_E16_MASK
|
|
0U, // PseudoVWREDSUM_VS_M1_E32
|
|
0U, // PseudoVWREDSUM_VS_M1_E32_MASK
|
|
0U, // PseudoVWREDSUM_VS_M1_E8
|
|
0U, // PseudoVWREDSUM_VS_M1_E8_MASK
|
|
0U, // PseudoVWREDSUM_VS_M2_E16
|
|
0U, // PseudoVWREDSUM_VS_M2_E16_MASK
|
|
0U, // PseudoVWREDSUM_VS_M2_E32
|
|
0U, // PseudoVWREDSUM_VS_M2_E32_MASK
|
|
0U, // PseudoVWREDSUM_VS_M2_E8
|
|
0U, // PseudoVWREDSUM_VS_M2_E8_MASK
|
|
0U, // PseudoVWREDSUM_VS_M4_E16
|
|
0U, // PseudoVWREDSUM_VS_M4_E16_MASK
|
|
0U, // PseudoVWREDSUM_VS_M4_E32
|
|
0U, // PseudoVWREDSUM_VS_M4_E32_MASK
|
|
0U, // PseudoVWREDSUM_VS_M4_E8
|
|
0U, // PseudoVWREDSUM_VS_M4_E8_MASK
|
|
0U, // PseudoVWREDSUM_VS_M8_E16
|
|
0U, // PseudoVWREDSUM_VS_M8_E16_MASK
|
|
0U, // PseudoVWREDSUM_VS_M8_E32
|
|
0U, // PseudoVWREDSUM_VS_M8_E32_MASK
|
|
0U, // PseudoVWREDSUM_VS_M8_E8
|
|
0U, // PseudoVWREDSUM_VS_M8_E8_MASK
|
|
0U, // PseudoVWREDSUM_VS_MF2_E16
|
|
0U, // PseudoVWREDSUM_VS_MF2_E16_MASK
|
|
0U, // PseudoVWREDSUM_VS_MF2_E32
|
|
0U, // PseudoVWREDSUM_VS_MF2_E32_MASK
|
|
0U, // PseudoVWREDSUM_VS_MF2_E8
|
|
0U, // PseudoVWREDSUM_VS_MF2_E8_MASK
|
|
0U, // PseudoVWREDSUM_VS_MF4_E16
|
|
0U, // PseudoVWREDSUM_VS_MF4_E16_MASK
|
|
0U, // PseudoVWREDSUM_VS_MF4_E8
|
|
0U, // PseudoVWREDSUM_VS_MF4_E8_MASK
|
|
0U, // PseudoVWREDSUM_VS_MF8_E8
|
|
0U, // PseudoVWREDSUM_VS_MF8_E8_MASK
|
|
0U, // PseudoVWSLL_VI_M1
|
|
0U, // PseudoVWSLL_VI_M1_MASK
|
|
0U, // PseudoVWSLL_VI_M2
|
|
0U, // PseudoVWSLL_VI_M2_MASK
|
|
0U, // PseudoVWSLL_VI_M4
|
|
0U, // PseudoVWSLL_VI_M4_MASK
|
|
0U, // PseudoVWSLL_VI_MF2
|
|
0U, // PseudoVWSLL_VI_MF2_MASK
|
|
0U, // PseudoVWSLL_VI_MF4
|
|
0U, // PseudoVWSLL_VI_MF4_MASK
|
|
0U, // PseudoVWSLL_VI_MF8
|
|
0U, // PseudoVWSLL_VI_MF8_MASK
|
|
0U, // PseudoVWSLL_VV_M1
|
|
0U, // PseudoVWSLL_VV_M1_MASK
|
|
0U, // PseudoVWSLL_VV_M2
|
|
0U, // PseudoVWSLL_VV_M2_MASK
|
|
0U, // PseudoVWSLL_VV_M4
|
|
0U, // PseudoVWSLL_VV_M4_MASK
|
|
0U, // PseudoVWSLL_VV_MF2
|
|
0U, // PseudoVWSLL_VV_MF2_MASK
|
|
0U, // PseudoVWSLL_VV_MF4
|
|
0U, // PseudoVWSLL_VV_MF4_MASK
|
|
0U, // PseudoVWSLL_VV_MF8
|
|
0U, // PseudoVWSLL_VV_MF8_MASK
|
|
0U, // PseudoVWSLL_VX_M1
|
|
0U, // PseudoVWSLL_VX_M1_MASK
|
|
0U, // PseudoVWSLL_VX_M2
|
|
0U, // PseudoVWSLL_VX_M2_MASK
|
|
0U, // PseudoVWSLL_VX_M4
|
|
0U, // PseudoVWSLL_VX_M4_MASK
|
|
0U, // PseudoVWSLL_VX_MF2
|
|
0U, // PseudoVWSLL_VX_MF2_MASK
|
|
0U, // PseudoVWSLL_VX_MF4
|
|
0U, // PseudoVWSLL_VX_MF4_MASK
|
|
0U, // PseudoVWSLL_VX_MF8
|
|
0U, // PseudoVWSLL_VX_MF8_MASK
|
|
0U, // PseudoVWSUBU_VV_M1
|
|
0U, // PseudoVWSUBU_VV_M1_MASK
|
|
0U, // PseudoVWSUBU_VV_M2
|
|
0U, // PseudoVWSUBU_VV_M2_MASK
|
|
0U, // PseudoVWSUBU_VV_M4
|
|
0U, // PseudoVWSUBU_VV_M4_MASK
|
|
0U, // PseudoVWSUBU_VV_MF2
|
|
0U, // PseudoVWSUBU_VV_MF2_MASK
|
|
0U, // PseudoVWSUBU_VV_MF4
|
|
0U, // PseudoVWSUBU_VV_MF4_MASK
|
|
0U, // PseudoVWSUBU_VV_MF8
|
|
0U, // PseudoVWSUBU_VV_MF8_MASK
|
|
0U, // PseudoVWSUBU_VX_M1
|
|
0U, // PseudoVWSUBU_VX_M1_MASK
|
|
0U, // PseudoVWSUBU_VX_M2
|
|
0U, // PseudoVWSUBU_VX_M2_MASK
|
|
0U, // PseudoVWSUBU_VX_M4
|
|
0U, // PseudoVWSUBU_VX_M4_MASK
|
|
0U, // PseudoVWSUBU_VX_MF2
|
|
0U, // PseudoVWSUBU_VX_MF2_MASK
|
|
0U, // PseudoVWSUBU_VX_MF4
|
|
0U, // PseudoVWSUBU_VX_MF4_MASK
|
|
0U, // PseudoVWSUBU_VX_MF8
|
|
0U, // PseudoVWSUBU_VX_MF8_MASK
|
|
0U, // PseudoVWSUBU_WV_M1
|
|
0U, // PseudoVWSUBU_WV_M1_MASK
|
|
0U, // PseudoVWSUBU_WV_M1_MASK_TIED
|
|
0U, // PseudoVWSUBU_WV_M1_TIED
|
|
0U, // PseudoVWSUBU_WV_M2
|
|
0U, // PseudoVWSUBU_WV_M2_MASK
|
|
0U, // PseudoVWSUBU_WV_M2_MASK_TIED
|
|
0U, // PseudoVWSUBU_WV_M2_TIED
|
|
0U, // PseudoVWSUBU_WV_M4
|
|
0U, // PseudoVWSUBU_WV_M4_MASK
|
|
0U, // PseudoVWSUBU_WV_M4_MASK_TIED
|
|
0U, // PseudoVWSUBU_WV_M4_TIED
|
|
0U, // PseudoVWSUBU_WV_MF2
|
|
0U, // PseudoVWSUBU_WV_MF2_MASK
|
|
0U, // PseudoVWSUBU_WV_MF2_MASK_TIED
|
|
0U, // PseudoVWSUBU_WV_MF2_TIED
|
|
0U, // PseudoVWSUBU_WV_MF4
|
|
0U, // PseudoVWSUBU_WV_MF4_MASK
|
|
0U, // PseudoVWSUBU_WV_MF4_MASK_TIED
|
|
0U, // PseudoVWSUBU_WV_MF4_TIED
|
|
0U, // PseudoVWSUBU_WV_MF8
|
|
0U, // PseudoVWSUBU_WV_MF8_MASK
|
|
0U, // PseudoVWSUBU_WV_MF8_MASK_TIED
|
|
0U, // PseudoVWSUBU_WV_MF8_TIED
|
|
0U, // PseudoVWSUBU_WX_M1
|
|
0U, // PseudoVWSUBU_WX_M1_MASK
|
|
0U, // PseudoVWSUBU_WX_M2
|
|
0U, // PseudoVWSUBU_WX_M2_MASK
|
|
0U, // PseudoVWSUBU_WX_M4
|
|
0U, // PseudoVWSUBU_WX_M4_MASK
|
|
0U, // PseudoVWSUBU_WX_MF2
|
|
0U, // PseudoVWSUBU_WX_MF2_MASK
|
|
0U, // PseudoVWSUBU_WX_MF4
|
|
0U, // PseudoVWSUBU_WX_MF4_MASK
|
|
0U, // PseudoVWSUBU_WX_MF8
|
|
0U, // PseudoVWSUBU_WX_MF8_MASK
|
|
0U, // PseudoVWSUB_VV_M1
|
|
0U, // PseudoVWSUB_VV_M1_MASK
|
|
0U, // PseudoVWSUB_VV_M2
|
|
0U, // PseudoVWSUB_VV_M2_MASK
|
|
0U, // PseudoVWSUB_VV_M4
|
|
0U, // PseudoVWSUB_VV_M4_MASK
|
|
0U, // PseudoVWSUB_VV_MF2
|
|
0U, // PseudoVWSUB_VV_MF2_MASK
|
|
0U, // PseudoVWSUB_VV_MF4
|
|
0U, // PseudoVWSUB_VV_MF4_MASK
|
|
0U, // PseudoVWSUB_VV_MF8
|
|
0U, // PseudoVWSUB_VV_MF8_MASK
|
|
0U, // PseudoVWSUB_VX_M1
|
|
0U, // PseudoVWSUB_VX_M1_MASK
|
|
0U, // PseudoVWSUB_VX_M2
|
|
0U, // PseudoVWSUB_VX_M2_MASK
|
|
0U, // PseudoVWSUB_VX_M4
|
|
0U, // PseudoVWSUB_VX_M4_MASK
|
|
0U, // PseudoVWSUB_VX_MF2
|
|
0U, // PseudoVWSUB_VX_MF2_MASK
|
|
0U, // PseudoVWSUB_VX_MF4
|
|
0U, // PseudoVWSUB_VX_MF4_MASK
|
|
0U, // PseudoVWSUB_VX_MF8
|
|
0U, // PseudoVWSUB_VX_MF8_MASK
|
|
0U, // PseudoVWSUB_WV_M1
|
|
0U, // PseudoVWSUB_WV_M1_MASK
|
|
0U, // PseudoVWSUB_WV_M1_MASK_TIED
|
|
0U, // PseudoVWSUB_WV_M1_TIED
|
|
0U, // PseudoVWSUB_WV_M2
|
|
0U, // PseudoVWSUB_WV_M2_MASK
|
|
0U, // PseudoVWSUB_WV_M2_MASK_TIED
|
|
0U, // PseudoVWSUB_WV_M2_TIED
|
|
0U, // PseudoVWSUB_WV_M4
|
|
0U, // PseudoVWSUB_WV_M4_MASK
|
|
0U, // PseudoVWSUB_WV_M4_MASK_TIED
|
|
0U, // PseudoVWSUB_WV_M4_TIED
|
|
0U, // PseudoVWSUB_WV_MF2
|
|
0U, // PseudoVWSUB_WV_MF2_MASK
|
|
0U, // PseudoVWSUB_WV_MF2_MASK_TIED
|
|
0U, // PseudoVWSUB_WV_MF2_TIED
|
|
0U, // PseudoVWSUB_WV_MF4
|
|
0U, // PseudoVWSUB_WV_MF4_MASK
|
|
0U, // PseudoVWSUB_WV_MF4_MASK_TIED
|
|
0U, // PseudoVWSUB_WV_MF4_TIED
|
|
0U, // PseudoVWSUB_WV_MF8
|
|
0U, // PseudoVWSUB_WV_MF8_MASK
|
|
0U, // PseudoVWSUB_WV_MF8_MASK_TIED
|
|
0U, // PseudoVWSUB_WV_MF8_TIED
|
|
0U, // PseudoVWSUB_WX_M1
|
|
0U, // PseudoVWSUB_WX_M1_MASK
|
|
0U, // PseudoVWSUB_WX_M2
|
|
0U, // PseudoVWSUB_WX_M2_MASK
|
|
0U, // PseudoVWSUB_WX_M4
|
|
0U, // PseudoVWSUB_WX_M4_MASK
|
|
0U, // PseudoVWSUB_WX_MF2
|
|
0U, // PseudoVWSUB_WX_MF2_MASK
|
|
0U, // PseudoVWSUB_WX_MF4
|
|
0U, // PseudoVWSUB_WX_MF4_MASK
|
|
0U, // PseudoVWSUB_WX_MF8
|
|
0U, // PseudoVWSUB_WX_MF8_MASK
|
|
0U, // PseudoVXOR_VI_M1
|
|
0U, // PseudoVXOR_VI_M1_MASK
|
|
0U, // PseudoVXOR_VI_M2
|
|
0U, // PseudoVXOR_VI_M2_MASK
|
|
0U, // PseudoVXOR_VI_M4
|
|
0U, // PseudoVXOR_VI_M4_MASK
|
|
0U, // PseudoVXOR_VI_M8
|
|
0U, // PseudoVXOR_VI_M8_MASK
|
|
0U, // PseudoVXOR_VI_MF2
|
|
0U, // PseudoVXOR_VI_MF2_MASK
|
|
0U, // PseudoVXOR_VI_MF4
|
|
0U, // PseudoVXOR_VI_MF4_MASK
|
|
0U, // PseudoVXOR_VI_MF8
|
|
0U, // PseudoVXOR_VI_MF8_MASK
|
|
0U, // PseudoVXOR_VV_M1
|
|
0U, // PseudoVXOR_VV_M1_MASK
|
|
0U, // PseudoVXOR_VV_M2
|
|
0U, // PseudoVXOR_VV_M2_MASK
|
|
0U, // PseudoVXOR_VV_M4
|
|
0U, // PseudoVXOR_VV_M4_MASK
|
|
0U, // PseudoVXOR_VV_M8
|
|
0U, // PseudoVXOR_VV_M8_MASK
|
|
0U, // PseudoVXOR_VV_MF2
|
|
0U, // PseudoVXOR_VV_MF2_MASK
|
|
0U, // PseudoVXOR_VV_MF4
|
|
0U, // PseudoVXOR_VV_MF4_MASK
|
|
0U, // PseudoVXOR_VV_MF8
|
|
0U, // PseudoVXOR_VV_MF8_MASK
|
|
0U, // PseudoVXOR_VX_M1
|
|
0U, // PseudoVXOR_VX_M1_MASK
|
|
0U, // PseudoVXOR_VX_M2
|
|
0U, // PseudoVXOR_VX_M2_MASK
|
|
0U, // PseudoVXOR_VX_M4
|
|
0U, // PseudoVXOR_VX_M4_MASK
|
|
0U, // PseudoVXOR_VX_M8
|
|
0U, // PseudoVXOR_VX_M8_MASK
|
|
0U, // PseudoVXOR_VX_MF2
|
|
0U, // PseudoVXOR_VX_MF2_MASK
|
|
0U, // PseudoVXOR_VX_MF4
|
|
0U, // PseudoVXOR_VX_MF4_MASK
|
|
0U, // PseudoVXOR_VX_MF8
|
|
0U, // PseudoVXOR_VX_MF8_MASK
|
|
0U, // PseudoVZEXT_VF2_M1
|
|
0U, // PseudoVZEXT_VF2_M1_MASK
|
|
0U, // PseudoVZEXT_VF2_M2
|
|
0U, // PseudoVZEXT_VF2_M2_MASK
|
|
0U, // PseudoVZEXT_VF2_M4
|
|
0U, // PseudoVZEXT_VF2_M4_MASK
|
|
0U, // PseudoVZEXT_VF2_M8
|
|
0U, // PseudoVZEXT_VF2_M8_MASK
|
|
0U, // PseudoVZEXT_VF2_MF2
|
|
0U, // PseudoVZEXT_VF2_MF2_MASK
|
|
0U, // PseudoVZEXT_VF2_MF4
|
|
0U, // PseudoVZEXT_VF2_MF4_MASK
|
|
0U, // PseudoVZEXT_VF4_M1
|
|
0U, // PseudoVZEXT_VF4_M1_MASK
|
|
0U, // PseudoVZEXT_VF4_M2
|
|
0U, // PseudoVZEXT_VF4_M2_MASK
|
|
0U, // PseudoVZEXT_VF4_M4
|
|
0U, // PseudoVZEXT_VF4_M4_MASK
|
|
0U, // PseudoVZEXT_VF4_M8
|
|
0U, // PseudoVZEXT_VF4_M8_MASK
|
|
0U, // PseudoVZEXT_VF4_MF2
|
|
0U, // PseudoVZEXT_VF4_MF2_MASK
|
|
0U, // PseudoVZEXT_VF8_M1
|
|
0U, // PseudoVZEXT_VF8_M1_MASK
|
|
0U, // PseudoVZEXT_VF8_M2
|
|
0U, // PseudoVZEXT_VF8_M2_MASK
|
|
0U, // PseudoVZEXT_VF8_M4
|
|
0U, // PseudoVZEXT_VF8_M4_MASK
|
|
0U, // PseudoVZEXT_VF8_M8
|
|
0U, // PseudoVZEXT_VF8_M8_MASK
|
|
33592938U, // PseudoZEXT_H
|
|
33603666U, // PseudoZEXT_W
|
|
0U, // ReadCycleWide
|
|
0U, // ReadFFLAGS
|
|
0U, // ReadFRM
|
|
0U, // Select_FPR16INX_Using_CC_GPR
|
|
0U, // Select_FPR16_Using_CC_GPR
|
|
0U, // Select_FPR32INX_Using_CC_GPR
|
|
0U, // Select_FPR32_Using_CC_GPR
|
|
0U, // Select_FPR64IN32X_Using_CC_GPR
|
|
0U, // Select_FPR64INX_Using_CC_GPR
|
|
0U, // Select_FPR64_Using_CC_GPR
|
|
0U, // Select_GPR_Using_CC_GPR
|
|
0U, // SplitF64Pseudo
|
|
0U, // SplitF64Pseudo_INX
|
|
0U, // SwapFRMImm
|
|
0U, // WriteFFLAGS
|
|
0U, // WriteFRM
|
|
0U, // WriteFRMImm
|
|
0U, // WriteVXRMImm
|
|
2147519996U, // ADD
|
|
2147522610U, // ADDI
|
|
2147533015U, // ADDIW
|
|
2147533000U, // ADDW
|
|
2147533289U, // ADD_UW
|
|
39067U, // AES32DSI
|
|
39017U, // AES32DSMI
|
|
39077U, // AES32ESI
|
|
39028U, // AES32ESMI
|
|
2147525813U, // AES64DS
|
|
2147524247U, // AES64DSM
|
|
2147525822U, // AES64ES
|
|
2147524257U, // AES64ESM
|
|
33594885U, // AES64IM
|
|
2147522581U, // AES64KS1I
|
|
2147516763U, // AES64KS2
|
|
1075874940U, // AMOADD_D
|
|
1075880193U, // AMOADD_D_AQ
|
|
1075878963U, // AMOADD_D_AQ_RL
|
|
1075878644U, // AMOADD_D_RL
|
|
1075887982U, // AMOADD_W
|
|
1075880358U, // AMOADD_W_AQ
|
|
1075879154U, // AMOADD_W_AQ_RL
|
|
1075878809U, // AMOADD_W_RL
|
|
1075874950U, // AMOAND_D
|
|
1075880206U, // AMOAND_D_AQ
|
|
1075878978U, // AMOAND_D_AQ_RL
|
|
1075878657U, // AMOAND_D_RL
|
|
1075887992U, // AMOAND_W
|
|
1075880371U, // AMOAND_W_AQ
|
|
1075879169U, // AMOAND_W_AQ_RL
|
|
1075878822U, // AMOAND_W_RL
|
|
6360386U, // AMOCAS_D_RV32
|
|
6365530U, // AMOCAS_D_RV32_AQ
|
|
6364314U, // AMOCAS_D_RV32_AQ_RL
|
|
6363981U, // AMOCAS_D_RV32_RL
|
|
6360386U, // AMOCAS_D_RV64
|
|
6365530U, // AMOCAS_D_RV64_AQ
|
|
6364314U, // AMOCAS_D_RV64_AQ_RL
|
|
6363981U, // AMOCAS_D_RV64_RL
|
|
6365422U, // AMOCAS_Q
|
|
6365584U, // AMOCAS_Q_AQ
|
|
6364376U, // AMOCAS_Q_AQ_RL
|
|
6364035U, // AMOCAS_Q_RL
|
|
6373446U, // AMOCAS_W
|
|
6365695U, // AMOCAS_W_AQ
|
|
6364505U, // AMOCAS_W_AQ_RL
|
|
6364146U, // AMOCAS_W_RL
|
|
1075875207U, // AMOMAXU_D
|
|
1075880309U, // AMOMAXU_D_AQ
|
|
1075879097U, // AMOMAXU_D_AQ_RL
|
|
1075878760U, // AMOMAXU_D_RL
|
|
1075888244U, // AMOMAXU_W
|
|
1075880474U, // AMOMAXU_W_AQ
|
|
1075879288U, // AMOMAXU_W_AQ_RL
|
|
1075878925U, // AMOMAXU_W_RL
|
|
1075875290U, // AMOMAX_D
|
|
1075880323U, // AMOMAX_D_AQ
|
|
1075879113U, // AMOMAX_D_AQ_RL
|
|
1075878774U, // AMOMAX_D_RL
|
|
1075888292U, // AMOMAX_W
|
|
1075880488U, // AMOMAX_W_AQ
|
|
1075879304U, // AMOMAX_W_AQ_RL
|
|
1075878939U, // AMOMAX_W_RL
|
|
1075875185U, // AMOMINU_D
|
|
1075880295U, // AMOMINU_D_AQ
|
|
1075879081U, // AMOMINU_D_AQ_RL
|
|
1075878746U, // AMOMINU_D_RL
|
|
1075888218U, // AMOMINU_W
|
|
1075880460U, // AMOMINU_W_AQ
|
|
1075879272U, // AMOMINU_W_AQ_RL
|
|
1075878911U, // AMOMINU_W_RL
|
|
1075875047U, // AMOMIN_D
|
|
1075880219U, // AMOMIN_D_AQ
|
|
1075878993U, // AMOMIN_D_AQ_RL
|
|
1075878670U, // AMOMIN_D_RL
|
|
1075888140U, // AMOMIN_W
|
|
1075880384U, // AMOMIN_W_AQ
|
|
1075879184U, // AMOMIN_W_AQ_RL
|
|
1075878835U, // AMOMIN_W_RL
|
|
1075875109U, // AMOOR_D
|
|
1075880257U, // AMOOR_D_AQ
|
|
1075879037U, // AMOOR_D_AQ_RL
|
|
1075878708U, // AMOOR_D_RL
|
|
1075888169U, // AMOOR_W
|
|
1075880422U, // AMOOR_W_AQ
|
|
1075879228U, // AMOOR_W_AQ_RL
|
|
1075878873U, // AMOOR_W_RL
|
|
1075875069U, // AMOSWAP_D
|
|
1075880234U, // AMOSWAP_D_AQ
|
|
1075879010U, // AMOSWAP_D_AQ_RL
|
|
1075878685U, // AMOSWAP_D_RL
|
|
1075888152U, // AMOSWAP_W
|
|
1075880399U, // AMOSWAP_W_AQ
|
|
1075879201U, // AMOSWAP_W_AQ_RL
|
|
1075878850U, // AMOSWAP_W_RL
|
|
1075875118U, // AMOXOR_D
|
|
1075880269U, // AMOXOR_D_AQ
|
|
1075879051U, // AMOXOR_D_AQ_RL
|
|
1075878720U, // AMOXOR_D_RL
|
|
1075888178U, // AMOXOR_W
|
|
1075880434U, // AMOXOR_W_AQ
|
|
1075879242U, // AMOXOR_W_AQ_RL
|
|
1075878885U, // AMOXOR_W_RL
|
|
2147520074U, // AND
|
|
2147522618U, // ANDI
|
|
2147524429U, // ANDN
|
|
33590310U, // AUIPC
|
|
2147525247U, // BCLR
|
|
2147522687U, // BCLRI
|
|
1342218805U, // BEQ
|
|
2147526245U, // BEXT
|
|
2147522756U, // BEXTI
|
|
1342213828U, // BGE
|
|
1342219925U, // BGEU
|
|
2147531267U, // BINV
|
|
2147523101U, // BINVI
|
|
1342219825U, // BLT
|
|
1342220093U, // BLTU
|
|
1342213844U, // BNE
|
|
33588212U, // BREV8
|
|
2147526171U, // BSET
|
|
2147522743U, // BSETI
|
|
106277U, // CBO_CLEAN
|
|
104384U, // CBO_FLUSH
|
|
105162U, // CBO_INVAL
|
|
106594U, // CBO_ZERO
|
|
2147524013U, // CLMUL
|
|
2147522426U, // CLMULH
|
|
2147525253U, // CLMULR
|
|
33605269U, // CLZ
|
|
33604237U, // CLZW
|
|
18424U, // CMOP1
|
|
18431U, // CMOP11
|
|
18446U, // CMOP13
|
|
18461U, // CMOP15
|
|
18439U, // CMOP3
|
|
18454U, // CMOP5
|
|
18469U, // CMOP7
|
|
18476U, // CMOP9
|
|
304680U, // CM_JALT
|
|
304673U, // CM_JT
|
|
33596552U, // CM_MVA01S
|
|
33587332U, // CM_MVSA01
|
|
139408U, // CM_POP
|
|
140813U, // CM_POPRET
|
|
149180U, // CM_POPRETZ
|
|
137163U, // CM_PUSH
|
|
33595544U, // CPOP
|
|
33603902U, // CPOPW
|
|
8424493U, // CSRRC
|
|
8427560U, // CSRRCI
|
|
8430817U, // CSRRS
|
|
8427695U, // CSRRSI
|
|
8438108U, // CSRRW
|
|
8428111U, // CSRRWI
|
|
33605303U, // CTZ
|
|
33604243U, // CTZW
|
|
33596579U, // CV_ABS
|
|
33589916U, // CV_ABS_B
|
|
33592839U, // CV_ABS_H
|
|
40772U, // CV_ADDN
|
|
2954961559U, // CV_ADDNR
|
|
40817U, // CV_ADDRN
|
|
2954961580U, // CV_ADDRNR
|
|
41014U, // CV_ADDUN
|
|
2954961626U, // CV_ADDUNR
|
|
40902U, // CV_ADDURN
|
|
2954961603U, // CV_ADDURNR
|
|
2147518345U, // CV_ADD_B
|
|
2147516786U, // CV_ADD_DIV2
|
|
2147517079U, // CV_ADD_DIV4
|
|
2147517448U, // CV_ADD_DIV8
|
|
2147521205U, // CV_ADD_H
|
|
2147518533U, // CV_ADD_SCI_B
|
|
2147521350U, // CV_ADD_SCI_H
|
|
2147517938U, // CV_ADD_SC_B
|
|
2147520788U, // CV_ADD_SC_H
|
|
2147518355U, // CV_AND_B
|
|
2147521242U, // CV_AND_H
|
|
2147518547U, // CV_AND_SCI_B
|
|
2147521364U, // CV_AND_SCI_H
|
|
2147517951U, // CV_AND_SC_B
|
|
2147520801U, // CV_AND_SC_H
|
|
2147519239U, // CV_AVGU_B
|
|
2147522188U, // CV_AVGU_H
|
|
2147518875U, // CV_AVGU_SCI_B
|
|
2147521710U, // CV_AVGU_SCI_H
|
|
2147518258U, // CV_AVGU_SC_B
|
|
2147521108U, // CV_AVGU_SC_H
|
|
2147518415U, // CV_AVG_B
|
|
2147521312U, // CV_AVG_H
|
|
2147518609U, // CV_AVG_SCI_B
|
|
2147521444U, // CV_AVG_SCI_H
|
|
2147518009U, // CV_AVG_SC_B
|
|
2147520859U, // CV_AVG_SC_H
|
|
41596U, // CV_BCLR
|
|
2147525386U, // CV_BCLRR
|
|
1342217868U, // CV_BEQIMM
|
|
47553U, // CV_BITREV
|
|
1342217857U, // CV_BNEIMM
|
|
42520U, // CV_BSET
|
|
2147525409U, // CV_BSETR
|
|
33590230U, // CV_CLB
|
|
2147524723U, // CV_CLIP
|
|
2147525376U, // CV_CLIPR
|
|
2147526412U, // CV_CLIPU
|
|
2147525431U, // CV_CLIPUR
|
|
2147519101U, // CV_CMPEQ_B
|
|
2147522006U, // CV_CMPEQ_H
|
|
2147518766U, // CV_CMPEQ_SCI_B
|
|
2147521601U, // CV_CMPEQ_SCI_H
|
|
2147518156U, // CV_CMPEQ_SC_B
|
|
2147521006U, // CV_CMPEQ_SC_H
|
|
2147519213U, // CV_CMPGEU_B
|
|
2147522162U, // CV_CMPGEU_H
|
|
2147518841U, // CV_CMPGEU_SCI_B
|
|
2147521676U, // CV_CMPGEU_SCI_H
|
|
2147518226U, // CV_CMPGEU_SC_B
|
|
2147521076U, // CV_CMPGEU_SC_H
|
|
2147518365U, // CV_CMPGE_B
|
|
2147521262U, // CV_CMPGE_H
|
|
2147518561U, // CV_CMPGE_SCI_B
|
|
2147521378U, // CV_CMPGE_SCI_H
|
|
2147517964U, // CV_CMPGE_SC_B
|
|
2147520814U, // CV_CMPGE_SC_H
|
|
2147519276U, // CV_CMPGTU_B
|
|
2147522236U, // CV_CMPGTU_H
|
|
2147518905U, // CV_CMPGTU_SCI_B
|
|
2147521740U, // CV_CMPGTU_SCI_H
|
|
2147518286U, // CV_CMPGTU_SC_B
|
|
2147521136U, // CV_CMPGTU_SC_H
|
|
2147519156U, // CV_CMPGT_B
|
|
2147522089U, // CV_CMPGT_H
|
|
2147518809U, // CV_CMPGT_SCI_B
|
|
2147521644U, // CV_CMPGT_SCI_H
|
|
2147518196U, // CV_CMPGT_SC_B
|
|
2147521046U, // CV_CMPGT_SC_H
|
|
2147519226U, // CV_CMPLEU_B
|
|
2147522175U, // CV_CMPLEU_H
|
|
2147518858U, // CV_CMPLEU_SCI_B
|
|
2147521693U, // CV_CMPLEU_SCI_H
|
|
2147518242U, // CV_CMPLEU_SC_B
|
|
2147521092U, // CV_CMPLEU_SC_H
|
|
2147518391U, // CV_CMPLE_B
|
|
2147521288U, // CV_CMPLE_H
|
|
2147518577U, // CV_CMPLE_SCI_B
|
|
2147521412U, // CV_CMPLE_SCI_H
|
|
2147517979U, // CV_CMPLE_SC_B
|
|
2147520829U, // CV_CMPLE_SC_H
|
|
2147519289U, // CV_CMPLTU_B
|
|
2147522249U, // CV_CMPLTU_H
|
|
2147518922U, // CV_CMPLTU_SCI_B
|
|
2147521757U, // CV_CMPLTU_SCI_H
|
|
2147518302U, // CV_CMPLTU_SC_B
|
|
2147521152U, // CV_CMPLTU_SC_H
|
|
2147519168U, // CV_CMPLT_B
|
|
2147522108U, // CV_CMPLT_H
|
|
2147518825U, // CV_CMPLT_SCI_B
|
|
2147521660U, // CV_CMPLT_SCI_H
|
|
2147518211U, // CV_CMPLT_SC_B
|
|
2147521061U, // CV_CMPLT_SC_H
|
|
2147518403U, // CV_CMPNE_B
|
|
2147521300U, // CV_CMPNE_H
|
|
2147518593U, // CV_CMPNE_SCI_B
|
|
2147521428U, // CV_CMPNE_SCI_H
|
|
2147517994U, // CV_CMPNE_SC_B
|
|
2147520844U, // CV_CMPNE_SC_H
|
|
33596987U, // CV_CNT
|
|
33593961U, // CV_CPLXCONJ
|
|
2954958835U, // CV_CPLXMUL_I
|
|
2954953087U, // CV_CPLXMUL_I_DIV2
|
|
2954953380U, // CV_CPLXMUL_I_DIV4
|
|
2954953749U, // CV_CPLXMUL_I_DIV8
|
|
2954961478U, // CV_CPLXMUL_R
|
|
2954953124U, // CV_CPLXMUL_R_DIV2
|
|
2954953417U, // CV_CPLXMUL_R_DIV4
|
|
2954953786U, // CV_CPLXMUL_R_DIV8
|
|
2147519024U, // CV_DOTSP_B
|
|
2147521914U, // CV_DOTSP_H
|
|
2147518665U, // CV_DOTSP_SCI_B
|
|
2147521500U, // CV_DOTSP_SCI_H
|
|
2147518061U, // CV_DOTSP_SC_B
|
|
2147520911U, // CV_DOTSP_SC_H
|
|
2147519076U, // CV_DOTUP_B
|
|
2147521966U, // CV_DOTUP_H
|
|
2147518733U, // CV_DOTUP_SCI_B
|
|
2147521568U, // CV_DOTUP_SCI_H
|
|
2147518125U, // CV_DOTUP_SC_B
|
|
2147520975U, // CV_DOTUP_SC_H
|
|
2147519049U, // CV_DOTUSP_B
|
|
2147521939U, // CV_DOTUSP_H
|
|
2147518698U, // CV_DOTUSP_SCI_B
|
|
2147521533U, // CV_DOTUSP_SCI_H
|
|
2147518092U, // CV_DOTUSP_SC_B
|
|
2147520942U, // CV_DOTUSP_SC_H
|
|
1679868177U, // CV_ELW
|
|
33596587U, // CV_EXTBS
|
|
33605220U, // CV_EXTBZ
|
|
33596615U, // CV_EXTHS
|
|
33605259U, // CV_EXTHZ
|
|
42488U, // CV_EXTRACT
|
|
2147525396U, // CV_EXTRACTR
|
|
42790U, // CV_EXTRACTU
|
|
2147525442U, // CV_EXTRACTUR
|
|
2147519261U, // CV_EXTRACTU_B
|
|
2147522221U, // CV_EXTRACTU_H
|
|
2147519142U, // CV_EXTRACT_B
|
|
2147522075U, // CV_EXTRACT_H
|
|
33587381U, // CV_FF1
|
|
33587447U, // CV_FL1
|
|
807478858U, // CV_INSERT
|
|
2954961707U, // CV_INSERTR
|
|
2954955468U, // CV_INSERT_B
|
|
2954958408U, // CV_INSERT_H
|
|
11052666U, // CV_LBU_ri_inc
|
|
12625530U, // CV_LBU_rr
|
|
11052666U, // CV_LBU_rr_inc
|
|
11045839U, // CV_LB_ri_inc
|
|
12618703U, // CV_LB_rr
|
|
11045839U, // CV_LB_rr_inc
|
|
11052723U, // CV_LHU_ri_inc
|
|
12625587U, // CV_LHU_rr
|
|
11052723U, // CV_LHU_rr_inc
|
|
11048814U, // CV_LH_ri_inc
|
|
12621678U, // CV_LH_rr
|
|
11048814U, // CV_LH_rr_inc
|
|
11059466U, // CV_LW_ri_inc
|
|
12632330U, // CV_LW_rr
|
|
11059466U, // CV_LW_rr_inc
|
|
2954955796U, // CV_MAC
|
|
807477248U, // CV_MACHHSN
|
|
807477131U, // CV_MACHHSRN
|
|
807477312U, // CV_MACHHUN
|
|
807477201U, // CV_MACHHURN
|
|
807477238U, // CV_MACSN
|
|
807477120U, // CV_MACSRN
|
|
807477292U, // CV_MACUN
|
|
807477179U, // CV_MACURN
|
|
2147533540U, // CV_MAX
|
|
2147526562U, // CV_MAXU
|
|
2147519302U, // CV_MAXU_B
|
|
2147522273U, // CV_MAXU_H
|
|
2147518939U, // CV_MAXU_SCI_B
|
|
2147521774U, // CV_MAXU_SCI_H
|
|
2147518318U, // CV_MAXU_SC_B
|
|
2147521168U, // CV_MAXU_SC_H
|
|
2147519327U, // CV_MAX_B
|
|
2147522325U, // CV_MAX_H
|
|
2147518954U, // CV_MAX_SCI_B
|
|
2147521789U, // CV_MAX_SCI_H
|
|
2147518332U, // CV_MAX_SC_B
|
|
2147521182U, // CV_MAX_SC_H
|
|
2147524435U, // CV_MIN
|
|
2147526403U, // CV_MINU
|
|
2147519250U, // CV_MINU_B
|
|
2147522210U, // CV_MINU_H
|
|
2147518890U, // CV_MINU_SCI_B
|
|
2147521725U, // CV_MINU_SCI_H
|
|
2147518272U, // CV_MINU_SC_B
|
|
2147521122U, // CV_MINU_SC_H
|
|
2147519001U, // CV_MIN_B
|
|
2147521886U, // CV_MIN_H
|
|
2147518651U, // CV_MIN_SCI_B
|
|
2147521486U, // CV_MIN_SCI_H
|
|
2147518048U, // CV_MIN_SC_B
|
|
2147520898U, // CV_MIN_SC_H
|
|
2954962718U, // CV_MSU
|
|
40972U, // CV_MULHHSN
|
|
40856U, // CV_MULHHSRN
|
|
41036U, // CV_MULHHUN
|
|
40926U, // CV_MULHHURN
|
|
40984U, // CV_MULSN
|
|
40869U, // CV_MULSRN
|
|
41048U, // CV_MULUN
|
|
40939U, // CV_MULURN
|
|
2147519113U, // CV_OR_B
|
|
2147522026U, // CV_OR_H
|
|
2147518782U, // CV_OR_SCI_B
|
|
2147521617U, // CV_OR_SCI_H
|
|
2147518171U, // CV_OR_SC_B
|
|
2147521021U, // CV_OR_SC_H
|
|
2147523190U, // CV_PACK
|
|
2954955256U, // CV_PACKHI_B
|
|
2954955299U, // CV_PACKLO_B
|
|
2147521819U, // CV_PACK_H
|
|
2147525361U, // CV_ROR
|
|
11078662U, // CV_SB_ri_inc
|
|
12618758U, // CV_SB_rr
|
|
11078662U, // CV_SB_rr_inc
|
|
2954955324U, // CV_SDOTSP_B
|
|
2954958214U, // CV_SDOTSP_H
|
|
2954954969U, // CV_SDOTSP_SCI_B
|
|
2954957804U, // CV_SDOTSP_SCI_H
|
|
2954954364U, // CV_SDOTSP_SC_B
|
|
2954957214U, // CV_SDOTSP_SC_H
|
|
2954955376U, // CV_SDOTUP_B
|
|
2954958266U, // CV_SDOTUP_H
|
|
2954955037U, // CV_SDOTUP_SCI_B
|
|
2954957872U, // CV_SDOTUP_SCI_H
|
|
2954954428U, // CV_SDOTUP_SC_B
|
|
2954957278U, // CV_SDOTUP_SC_H
|
|
2954955350U, // CV_SDOTUSP_B
|
|
2954958240U, // CV_SDOTUSP_H
|
|
2954955003U, // CV_SDOTUSP_SCI_B
|
|
2954957838U, // CV_SDOTUSP_SCI_H
|
|
2954954396U, // CV_SDOTUSP_SC_B
|
|
2954957246U, // CV_SDOTUSP_SC_H
|
|
2954954158U, // CV_SHUFFLE2_B
|
|
2954956988U, // CV_SHUFFLE2_H
|
|
2147518425U, // CV_SHUFFLEI0_SCI_B
|
|
2147518445U, // CV_SHUFFLEI1_SCI_B
|
|
2147518465U, // CV_SHUFFLEI2_SCI_B
|
|
2147518485U, // CV_SHUFFLEI3_SCI_B
|
|
2147518377U, // CV_SHUFFLE_B
|
|
2147521274U, // CV_SHUFFLE_H
|
|
2147521394U, // CV_SHUFFLE_SCI_H
|
|
11081642U, // CV_SH_ri_inc
|
|
12621738U, // CV_SH_rr
|
|
11081642U, // CV_SH_rr_inc
|
|
2147526148U, // CV_SLET
|
|
2147526451U, // CV_SLETU
|
|
2147518981U, // CV_SLL_B
|
|
2147521840U, // CV_SLL_H
|
|
2147518623U, // CV_SLL_SCI_B
|
|
2147521458U, // CV_SLL_SCI_H
|
|
2147518022U, // CV_SLL_SC_B
|
|
2147520872U, // CV_SLL_SC_H
|
|
2147517885U, // CV_SRA_B
|
|
2147520715U, // CV_SRA_H
|
|
2147518505U, // CV_SRA_SCI_B
|
|
2147521322U, // CV_SRA_SCI_H
|
|
2147517912U, // CV_SRA_SC_B
|
|
2147520762U, // CV_SRA_SC_H
|
|
2147518991U, // CV_SRL_B
|
|
2147521850U, // CV_SRL_H
|
|
2147518637U, // CV_SRL_SCI_B
|
|
2147521472U, // CV_SRL_SCI_H
|
|
2147518035U, // CV_SRL_SC_B
|
|
2147520885U, // CV_SRL_SC_H
|
|
40752U, // CV_SUBN
|
|
2954961549U, // CV_SUBNR
|
|
40807U, // CV_SUBRN
|
|
2954961569U, // CV_SUBRNR
|
|
2147523164U, // CV_SUBROTMJ
|
|
2147516818U, // CV_SUBROTMJ_DIV2
|
|
2147517111U, // CV_SUBROTMJ_DIV4
|
|
2147517480U, // CV_SUBROTMJ_DIV8
|
|
40994U, // CV_SUBUN
|
|
2954961615U, // CV_SUBUNR
|
|
40880U, // CV_SUBURN
|
|
2954961591U, // CV_SUBURNR
|
|
2147517895U, // CV_SUB_B
|
|
2147516773U, // CV_SUB_DIV2
|
|
2147517066U, // CV_SUB_DIV4
|
|
2147517435U, // CV_SUB_DIV8
|
|
2147520725U, // CV_SUB_H
|
|
2147518519U, // CV_SUB_SCI_B
|
|
2147521336U, // CV_SUB_SCI_H
|
|
2147517925U, // CV_SUB_SC_B
|
|
2147520775U, // CV_SUB_SC_H
|
|
11092384U, // CV_SW_ri_inc
|
|
12632480U, // CV_SW_rr
|
|
11092384U, // CV_SW_rr_inc
|
|
2147519122U, // CV_XOR_B
|
|
2147522035U, // CV_XOR_H
|
|
2147518795U, // CV_XOR_SCI_B
|
|
2147521630U, // CV_XOR_SCI_H
|
|
2147518183U, // CV_XOR_SC_B
|
|
2147521033U, // CV_XOR_SC_H
|
|
2147534490U, // CZERO_EQZ
|
|
2147534446U, // CZERO_NEZ
|
|
35720698U, // C_ADD
|
|
35723312U, // C_ADDI
|
|
35725470U, // C_ADDI16SP
|
|
2147524443U, // C_ADDI4SPN
|
|
35733717U, // C_ADDIW
|
|
35723312U, // C_ADDI_HINT_IMM_ZERO
|
|
35723312U, // C_ADDI_NOP
|
|
35733702U, // C_ADDW
|
|
35720698U, // C_ADD_HINT
|
|
35720776U, // C_AND
|
|
35723320U, // C_ANDI
|
|
14730917U, // C_BEQZ
|
|
14730873U, // C_BNEZ
|
|
18618U, // C_EBREAK
|
|
1679855169U, // C_FLD
|
|
1679859890U, // C_FLDSP
|
|
1679868185U, // C_FLW
|
|
1679859924U, // C_FLWSP
|
|
1679855261U, // C_FSD
|
|
1679859907U, // C_FSDSP
|
|
1679868342U, // C_FSW
|
|
1679859941U, // C_FSWSP
|
|
170583U, // C_J
|
|
170691U, // C_JAL
|
|
303732U, // C_JALR
|
|
303726U, // C_JR
|
|
1679861363U, // C_LBU
|
|
1679855163U, // C_LD
|
|
1679859882U, // C_LDSP
|
|
1679857512U, // C_LH
|
|
1679861420U, // C_LHU
|
|
33593408U, // C_LI
|
|
33593408U, // C_LI_HINT
|
|
33593547U, // C_LUI
|
|
33593547U, // C_LUI_HINT
|
|
1679868164U, // C_LW
|
|
1679859916U, // C_LWSP
|
|
35724710U, // C_MUL
|
|
33602045U, // C_MV
|
|
33602045U, // C_MV_HINT
|
|
18806U, // C_NOP
|
|
303241U, // C_NOP_HINT
|
|
337475U, // C_NOT
|
|
35726053U, // C_OR
|
|
1679854592U, // C_SB
|
|
1679855255U, // C_SD
|
|
1679859899U, // C_SDSP
|
|
330457U, // C_SEXT_B
|
|
333406U, // C_SEXT_H
|
|
1679857572U, // C_SH
|
|
35723334U, // C_SLLI
|
|
328280U, // C_SLLI64_HINT
|
|
35723334U, // C_SLLI_HINT
|
|
35723296U, // C_SRAI
|
|
328270U, // C_SRAI64_HINT
|
|
35723342U, // C_SRLI
|
|
328290U, // C_SRLI64_HINT
|
|
301695U, // C_SSPOPCHK
|
|
301012U, // C_SSPUSH
|
|
35720205U, // C_SUB
|
|
35733694U, // C_SUBW
|
|
1679868314U, // C_SW
|
|
1679859933U, // C_SWSP
|
|
18798U, // C_UNIMP
|
|
35726073U, // C_XOR
|
|
330467U, // C_ZEXT_B
|
|
333416U, // C_ZEXT_H
|
|
344144U, // C_ZEXT_W
|
|
2147531256U, // DIV
|
|
2147526482U, // DIVU
|
|
2147533335U, // DIVUW
|
|
2147533399U, // DIVW
|
|
18865U, // DRET
|
|
18620U, // EBREAK
|
|
18687U, // ECALL
|
|
35937U, // FADD_D
|
|
35937U, // FADD_D_IN32X
|
|
35937U, // FADD_D_INX
|
|
37567U, // FADD_H
|
|
37567U, // FADD_H_INX
|
|
41858U, // FADD_S
|
|
41858U, // FADD_S_INX
|
|
33590604U, // FCLASS_D
|
|
33590604U, // FCLASS_D_IN32X
|
|
33590604U, // FCLASS_D_INX
|
|
33592849U, // FCLASS_H
|
|
33592849U, // FCLASS_H_INX
|
|
33596447U, // FCLASS_S
|
|
33596447U, // FCLASS_S_INX
|
|
100699560U, // FCVTMOD_W_D
|
|
100705104U, // FCVT_BF16_S
|
|
134255275U, // FCVT_D_H
|
|
134255275U, // FCVT_D_H_IN32X
|
|
134255275U, // FCVT_D_H_INX
|
|
100702859U, // FCVT_D_L
|
|
100706012U, // FCVT_D_LU
|
|
100706012U, // FCVT_D_LU_INX
|
|
100702859U, // FCVT_D_L_INX
|
|
134259576U, // FCVT_D_S
|
|
134259576U, // FCVT_D_S_IN32X
|
|
134259576U, // FCVT_D_S_INX
|
|
134266724U, // FCVT_D_W
|
|
134260568U, // FCVT_D_WU
|
|
134260568U, // FCVT_D_WU_IN32X
|
|
134260568U, // FCVT_D_WU_INX
|
|
134266724U, // FCVT_D_W_IN32X
|
|
134266724U, // FCVT_D_W_INX
|
|
100699297U, // FCVT_H_D
|
|
100699297U, // FCVT_H_D_IN32X
|
|
100699297U, // FCVT_H_D_INX
|
|
100702869U, // FCVT_H_L
|
|
100706023U, // FCVT_H_LU
|
|
100706023U, // FCVT_H_LU_INX
|
|
100702869U, // FCVT_H_L_INX
|
|
100705208U, // FCVT_H_S
|
|
100705208U, // FCVT_H_S_INX
|
|
100712438U, // FCVT_H_W
|
|
100706147U, // FCVT_H_WU
|
|
100706147U, // FCVT_H_WU_INX
|
|
100712438U, // FCVT_H_W_INX
|
|
100699494U, // FCVT_LU_D
|
|
100699494U, // FCVT_LU_D_INX
|
|
100701847U, // FCVT_LU_H
|
|
100701847U, // FCVT_LU_H_INX
|
|
100705337U, // FCVT_LU_S
|
|
100705337U, // FCVT_LU_S_INX
|
|
100699323U, // FCVT_L_D
|
|
100699323U, // FCVT_L_D_INX
|
|
100701478U, // FCVT_L_H
|
|
100701478U, // FCVT_L_H_INX
|
|
100705234U, // FCVT_L_S
|
|
100705234U, // FCVT_L_S_INX
|
|
100696955U, // FCVT_S_BF16
|
|
100699448U, // FCVT_S_D
|
|
100699448U, // FCVT_S_D_IN32X
|
|
100699448U, // FCVT_S_D_INX
|
|
134256125U, // FCVT_S_H
|
|
134256125U, // FCVT_S_H_INX
|
|
100702879U, // FCVT_S_L
|
|
100706034U, // FCVT_S_LU
|
|
100706034U, // FCVT_S_LU_INX
|
|
100702879U, // FCVT_S_L_INX
|
|
100712508U, // FCVT_S_W
|
|
100706158U, // FCVT_S_WU
|
|
100706158U, // FCVT_S_WU_INX
|
|
100712508U, // FCVT_S_W_INX
|
|
100699516U, // FCVT_WU_D
|
|
100699516U, // FCVT_WU_D_IN32X
|
|
100699516U, // FCVT_WU_D_INX
|
|
100701910U, // FCVT_WU_H
|
|
100701910U, // FCVT_WU_H_INX
|
|
100705348U, // FCVT_WU_S
|
|
100705348U, // FCVT_WU_S_INX
|
|
100699573U, // FCVT_W_D
|
|
100699573U, // FCVT_W_D_IN32X
|
|
100699573U, // FCVT_W_D_INX
|
|
100701954U, // FCVT_W_H
|
|
100701954U, // FCVT_W_H_INX
|
|
100705367U, // FCVT_W_S
|
|
100705367U, // FCVT_W_S_INX
|
|
36242U, // FDIV_D
|
|
36242U, // FDIV_D_IN32X
|
|
36242U, // FDIV_D_INX
|
|
38636U, // FDIV_H
|
|
38636U, // FDIV_H_INX
|
|
42063U, // FDIV_S
|
|
42063U, // FDIV_S_INX
|
|
200381U, // FENCE
|
|
18606U, // FENCE_I
|
|
18772U, // FENCE_TSO
|
|
2147519752U, // FEQ_D
|
|
2147519752U, // FEQ_D_IN32X
|
|
2147519752U, // FEQ_D_INX
|
|
2147521991U, // FEQ_H
|
|
2147521991U, // FEQ_H_INX
|
|
2147525640U, // FEQ_S
|
|
2147525640U, // FEQ_S_INX
|
|
1679855171U, // FLD
|
|
2147519759U, // FLEQ_D
|
|
2147521998U, // FLEQ_H
|
|
2147525647U, // FLEQ_S
|
|
2147519642U, // FLE_D
|
|
2147519642U, // FLE_D_IN32X
|
|
2147519642U, // FLE_D_INX
|
|
2147521281U, // FLE_H
|
|
2147521281U, // FLE_H_INX
|
|
2147525543U, // FLE_S
|
|
2147525543U, // FLE_S_INX
|
|
1679857525U, // FLH
|
|
16813227U, // FLI_D
|
|
16815371U, // FLI_H
|
|
16819138U, // FLI_S
|
|
2147519767U, // FLTQ_D
|
|
2147522018U, // FLTQ_H
|
|
2147525655U, // FLTQ_S
|
|
2147519830U, // FLT_D
|
|
2147519830U, // FLT_D_IN32X
|
|
2147519830U, // FLT_D_INX
|
|
2147522101U, // FLT_H
|
|
2147522101U, // FLT_H_INX
|
|
2147525673U, // FLT_S
|
|
2147525673U, // FLT_S_INX
|
|
1679868187U, // FLW
|
|
35945U, // FMADD_D
|
|
35945U, // FMADD_D_IN32X
|
|
35945U, // FMADD_D_INX
|
|
37575U, // FMADD_H
|
|
37575U, // FMADD_H_INX
|
|
41866U, // FMADD_S
|
|
41866U, // FMADD_S_INX
|
|
2147519702U, // FMAXM_D
|
|
2147521877U, // FMAXM_H
|
|
2147525613U, // FMAXM_S
|
|
2147519954U, // FMAX_D
|
|
2147519954U, // FMAX_D_IN32X
|
|
2147519954U, // FMAX_D_INX
|
|
2147522335U, // FMAX_H
|
|
2147522335U, // FMAX_H_INX
|
|
2147525738U, // FMAX_S
|
|
2147525738U, // FMAX_S_INX
|
|
2147519693U, // FMINM_D
|
|
2147521868U, // FMINM_H
|
|
2147525604U, // FMINM_S
|
|
2147519711U, // FMIN_D
|
|
2147519711U, // FMIN_D_IN32X
|
|
2147519711U, // FMIN_D_INX
|
|
2147521896U, // FMIN_H
|
|
2147521896U, // FMIN_H_INX
|
|
2147525622U, // FMIN_S
|
|
2147525622U, // FMIN_S_INX
|
|
35912U, // FMSUB_D
|
|
35912U, // FMSUB_D_IN32X
|
|
35912U, // FMSUB_D_INX
|
|
37095U, // FMSUB_H
|
|
37095U, // FMSUB_H_INX
|
|
41829U, // FMSUB_S
|
|
41829U, // FMSUB_S_INX
|
|
36037U, // FMUL_D
|
|
36037U, // FMUL_D_IN32X
|
|
36037U, // FMUL_D_INX
|
|
38212U, // FMUL_H
|
|
38212U, // FMUL_H_INX
|
|
41948U, // FMUL_S
|
|
41948U, // FMUL_S_INX
|
|
33590719U, // FMVH_X_D
|
|
2147533474U, // FMVP_D_X
|
|
33604268U, // FMV_D_X
|
|
33604277U, // FMV_H_X
|
|
33604315U, // FMV_W_X
|
|
33590729U, // FMV_X_D
|
|
33593100U, // FMV_X_H
|
|
33603739U, // FMV_X_W
|
|
33603739U, // FMV_X_W_FPR64
|
|
35954U, // FNMADD_D
|
|
35954U, // FNMADD_D_IN32X
|
|
35954U, // FNMADD_D_INX
|
|
37584U, // FNMADD_H
|
|
37584U, // FNMADD_H_INX
|
|
41875U, // FNMADD_S
|
|
41875U, // FNMADD_S_INX
|
|
35921U, // FNMSUB_D
|
|
35921U, // FNMSUB_D_IN32X
|
|
35921U, // FNMSUB_D_INX
|
|
37104U, // FNMSUB_H
|
|
37104U, // FNMSUB_H_INX
|
|
41838U, // FNMSUB_S
|
|
41838U, // FNMSUB_S_INX
|
|
100699630U, // FROUNDNX_D
|
|
100702001U, // FROUNDNX_H
|
|
100705404U, // FROUNDNX_S
|
|
100699280U, // FROUND_D
|
|
100700900U, // FROUND_H
|
|
100705181U, // FROUND_S
|
|
1679855263U, // FSD
|
|
2147519729U, // FSGNJN_D
|
|
2147519729U, // FSGNJN_D_IN32X
|
|
2147519729U, // FSGNJN_D_INX
|
|
2147521904U, // FSGNJN_H
|
|
2147521904U, // FSGNJN_H_INX
|
|
2147525630U, // FSGNJN_S
|
|
2147525630U, // FSGNJN_S_INX
|
|
2147519972U, // FSGNJX_D
|
|
2147519972U, // FSGNJX_D_IN32X
|
|
2147519972U, // FSGNJX_D_INX
|
|
2147522343U, // FSGNJX_H
|
|
2147522343U, // FSGNJX_H_INX
|
|
2147525746U, // FSGNJX_S
|
|
2147525746U, // FSGNJX_S_INX
|
|
2147519666U, // FSGNJ_D
|
|
2147519666U, // FSGNJ_D_IN32X
|
|
2147519666U, // FSGNJ_D_INX
|
|
2147521810U, // FSGNJ_H
|
|
2147521810U, // FSGNJ_H_INX
|
|
2147525577U, // FSGNJ_S
|
|
2147525577U, // FSGNJ_S_INX
|
|
1679857585U, // FSH
|
|
100699485U, // FSQRT_D
|
|
100699485U, // FSQRT_D_IN32X
|
|
100699485U, // FSQRT_D_INX
|
|
100701781U, // FSQRT_H
|
|
100701781U, // FSQRT_H_INX
|
|
100705328U, // FSQRT_S
|
|
100705328U, // FSQRT_S_INX
|
|
35904U, // FSUB_D
|
|
35904U, // FSUB_D_IN32X
|
|
35904U, // FSUB_D_INX
|
|
37087U, // FSUB_H
|
|
37087U, // FSUB_H_INX
|
|
41821U, // FSUB_S
|
|
41821U, // FSUB_S_INX
|
|
1679868344U, // FSW
|
|
33588475U, // HFENCE_GVMA
|
|
33588501U, // HFENCE_VVMA
|
|
33588488U, // HINVAL_GVMA
|
|
33588514U, // HINVAL_VVMA
|
|
52471459U, // HLVX_HU
|
|
52471681U, // HLVX_WU
|
|
52464465U, // HLV_B
|
|
52471403U, // HLV_BU
|
|
52465050U, // HLV_D
|
|
52467444U, // HLV_H
|
|
52471451U, // HLV_HU
|
|
52478079U, // HLV_W
|
|
52471673U, // HLV_WU
|
|
52464472U, // HSV_B
|
|
52465057U, // HSV_D
|
|
52467451U, // HSV_H
|
|
52478086U, // HSV_W
|
|
50908U, // InsnB
|
|
807487186U, // InsnCA
|
|
50917U, // InsnCB
|
|
270616312U, // InsnCI
|
|
270616409U, // InsnCIW
|
|
1342228235U, // InsnCJ
|
|
270616341U, // InsnCL
|
|
270616360U, // InsnCR
|
|
51003U, // InsnCS
|
|
51013U, // InsnCSS
|
|
270616303U, // InsnI
|
|
270616303U, // InsnI_Mem
|
|
1346455298U, // InsnJ
|
|
807487263U, // InsnR
|
|
807487176U, // InsnR4
|
|
50994U, // InsnS
|
|
2151761744U, // InsnU
|
|
14719685U, // JAL
|
|
1679860342U, // JALR
|
|
1679854546U, // LB
|
|
1679861365U, // LBU
|
|
1679855165U, // LD
|
|
1679857514U, // LH
|
|
1679861422U, // LHU
|
|
52464927U, // LR_D
|
|
52470072U, // LR_D_AQ
|
|
52468850U, // LR_D_AQ_RL
|
|
52468523U, // LR_D_RL
|
|
52477987U, // LR_W
|
|
52470237U, // LR_W_AQ
|
|
52469041U, // LR_W_AQ_RL
|
|
52468688U, // LR_W_RL
|
|
33593549U, // LUI
|
|
1679868166U, // LW
|
|
1679861642U, // LWU
|
|
2147533543U, // MAX
|
|
2147526565U, // MAXU
|
|
2147524438U, // MIN
|
|
2147526406U, // MINU
|
|
33587201U, // MOPR0
|
|
33587313U, // MOPR1
|
|
33587220U, // MOPR10
|
|
33587343U, // MOPR11
|
|
33587505U, // MOPR12
|
|
33587731U, // MOPR13
|
|
33587770U, // MOPR14
|
|
33588042U, // MOPR15
|
|
33588081U, // MOPR16
|
|
33588133U, // MOPR17
|
|
33588162U, // MOPR18
|
|
33588310U, // MOPR19
|
|
33587486U, // MOPR2
|
|
33587230U, // MOPR20
|
|
33587353U, // MOPR21
|
|
33587515U, // MOPR22
|
|
33587741U, // MOPR23
|
|
33587780U, // MOPR24
|
|
33588052U, // MOPR25
|
|
33588104U, // MOPR26
|
|
33588143U, // MOPR27
|
|
33588172U, // MOPR28
|
|
33588320U, // MOPR29
|
|
33587712U, // MOPR3
|
|
33587240U, // MOPR30
|
|
33587363U, // MOPR31
|
|
33587751U, // MOPR4
|
|
33588023U, // MOPR5
|
|
33588062U, // MOPR6
|
|
33588114U, // MOPR7
|
|
33588153U, // MOPR8
|
|
33588301U, // MOPR9
|
|
2147516426U, // MOPRR0
|
|
2147516538U, // MOPRR1
|
|
2147516711U, // MOPRR2
|
|
2147516937U, // MOPRR3
|
|
2147516976U, // MOPRR4
|
|
2147517248U, // MOPRR5
|
|
2147517287U, // MOPRR6
|
|
2147517339U, // MOPRR7
|
|
18870U, // MRET
|
|
2147524008U, // MUL
|
|
2147522428U, // MULH
|
|
2147526422U, // MULHSU
|
|
2147526331U, // MULHU
|
|
2147533106U, // MULW
|
|
2147525351U, // OR
|
|
33588689U, // ORC_B
|
|
2147522695U, // ORI
|
|
2147524475U, // ORN
|
|
2147523193U, // PACK
|
|
2147522401U, // PACKH
|
|
2147533053U, // PACKW
|
|
858087U, // PREFETCH_I
|
|
860730U, // PREFETCH_R
|
|
868352U, // PREFETCH_W
|
|
2147524083U, // REM
|
|
2147526397U, // REMU
|
|
2147533328U, // REMUW
|
|
2147533112U, // REMW
|
|
33588213U, // REV8_RV32
|
|
33588213U, // REV8_RV64
|
|
2147523302U, // ROL
|
|
2147533094U, // ROLW
|
|
2147525364U, // ROR
|
|
2147522694U, // RORI
|
|
2147533036U, // RORIW
|
|
2147533142U, // RORW
|
|
1679854594U, // SB
|
|
1075874907U, // SC_D
|
|
1075880184U, // SC_D_AQ
|
|
1075878952U, // SC_D_AQ_RL
|
|
1075878635U, // SC_D_RL
|
|
1075887966U, // SC_W
|
|
1075880349U, // SC_W_AQ
|
|
1075879143U, // SC_W_AQ_RL
|
|
1075878800U, // SC_W_RL
|
|
1679855257U, // SD
|
|
33589979U, // SEXT_B
|
|
33592928U, // SEXT_H
|
|
18812U, // SFENCE_INVAL_IR
|
|
33588451U, // SFENCE_VMA
|
|
18627U, // SFENCE_W_INVAL
|
|
1679857574U, // SH
|
|
2147520001U, // SH1ADD
|
|
2147533286U, // SH1ADD_UW
|
|
2147520009U, // SH2ADD
|
|
2147533297U, // SH2ADD_UW
|
|
2147520017U, // SH3ADD
|
|
2147533308U, // SH3ADD_UW
|
|
33587270U, // SHA256SIG0
|
|
33587401U, // SHA256SIG1
|
|
33587294U, // SHA256SUM0
|
|
33587467U, // SHA256SUM1
|
|
33587258U, // SHA512SIG0
|
|
2147522365U, // SHA512SIG0H
|
|
2147523241U, // SHA512SIG0L
|
|
33587389U, // SHA512SIG1
|
|
2147522378U, // SHA512SIG1H
|
|
2147523254U, // SHA512SIG1L
|
|
33587282U, // SHA512SUM0
|
|
2147525204U, // SHA512SUM0R
|
|
33587455U, // SHA512SUM1
|
|
2147525217U, // SHA512SUM1R
|
|
33588463U, // SINVAL_VMA
|
|
2147523297U, // SLL
|
|
2147522632U, // SLLI
|
|
2147533022U, // SLLIW
|
|
2147533319U, // SLLI_UW
|
|
2147533088U, // SLLW
|
|
2147526198U, // SLT
|
|
2147522750U, // SLTI
|
|
2147526357U, // SLTIU
|
|
2147526467U, // SLTU
|
|
33587306U, // SM3P0
|
|
33587479U, // SM3P1
|
|
36393U, // SM4ED
|
|
42193U, // SM4KS
|
|
2147517804U, // SRA
|
|
2147522594U, // SRAI
|
|
2147533006U, // SRAIW
|
|
2147532984U, // SRAW
|
|
18875U, // SRET
|
|
2147523991U, // SRL
|
|
2147522640U, // SRLI
|
|
2147533029U, // SRLIW
|
|
2147533100U, // SRLW
|
|
1075875067U, // SSAMOSWAP_D
|
|
1075880232U, // SSAMOSWAP_D_AQ
|
|
1075879008U, // SSAMOSWAP_D_AQ_RL
|
|
1075878683U, // SSAMOSWAP_D_RL
|
|
1075888150U, // SSAMOSWAP_W
|
|
1075880397U, // SSAMOSWAP_W_AQ
|
|
1075879199U, // SSAMOSWAP_W_AQ_RL
|
|
1075878848U, // SSAMOSWAP_W_RL
|
|
301697U, // SSPOPCHK
|
|
301014U, // SSPUSH
|
|
303212U, // SSRDP
|
|
2147519503U, // SUB
|
|
2147532992U, // SUBW
|
|
1679868316U, // SW
|
|
2954968556U, // THVdotVMAQASU_VV
|
|
2954970516U, // THVdotVMAQASU_VX
|
|
2954970312U, // THVdotVMAQAUS_VX
|
|
2954968411U, // THVdotVMAQAU_VV
|
|
2954970360U, // THVdotVMAQAU_VX
|
|
2954967594U, // THVdotVMAQA_VV
|
|
2954969836U, // THVdotVMAQA_VX
|
|
40348U, // TH_ADDSL
|
|
18672U, // TH_DCACHE_CALL
|
|
18756U, // TH_DCACHE_CIALL
|
|
296284U, // TH_DCACHE_CIPA
|
|
311756U, // TH_DCACHE_CISW
|
|
296350U, // TH_DCACHE_CIVA
|
|
296239U, // TH_DCACHE_CPA
|
|
295125U, // TH_DCACHE_CPAL1
|
|
311719U, // TH_DCACHE_CSW
|
|
296305U, // TH_DCACHE_CVA
|
|
295142U, // TH_DCACHE_CVAL1
|
|
18709U, // TH_DCACHE_IALL
|
|
296254U, // TH_DCACHE_IPA
|
|
311741U, // TH_DCACHE_ISW
|
|
296320U, // TH_DCACHE_IVA
|
|
42589U, // TH_EXT
|
|
42825U, // TH_EXTU
|
|
33587250U, // TH_FF0
|
|
33587373U, // TH_FF1
|
|
36439U, // TH_FLRD
|
|
49485U, // TH_FLRW
|
|
36474U, // TH_FLURD
|
|
49533U, // TH_FLURW
|
|
36456U, // TH_FSRD
|
|
49515U, // TH_FSRW
|
|
36493U, // TH_FSURD
|
|
49552U, // TH_FSURW
|
|
18724U, // TH_ICACHE_IALL
|
|
18849U, // TH_ICACHE_IALLS
|
|
296269U, // TH_ICACHE_IPA
|
|
296335U, // TH_ICACHE_IVA
|
|
18656U, // TH_L2CACHE_CALL
|
|
18739U, // TH_L2CACHE_CIALL
|
|
18693U, // TH_L2CACHE_IALL
|
|
21529711U, // TH_LBIA
|
|
21531497U, // TH_LBIB
|
|
21529765U, // TH_LBUIA
|
|
21531551U, // TH_LBUIB
|
|
167808537U, // TH_LDD
|
|
21529729U, // TH_LDIA
|
|
21531515U, // TH_LDIB
|
|
21529747U, // TH_LHIA
|
|
21531533U, // TH_LHIB
|
|
21529775U, // TH_LHUIA
|
|
21531561U, // TH_LHUIB
|
|
35806U, // TH_LRB
|
|
42626U, // TH_LRBU
|
|
36431U, // TH_LRD
|
|
38786U, // TH_LRH
|
|
42690U, // TH_LRHU
|
|
49477U, // TH_LRW
|
|
42895U, // TH_LRWU
|
|
35822U, // TH_LURB
|
|
42635U, // TH_LURBU
|
|
36465U, // TH_LURD
|
|
38802U, // TH_LURH
|
|
42699U, // TH_LURHU
|
|
49524U, // TH_LURW
|
|
42904U, // TH_LURWU
|
|
167808685U, // TH_LWD
|
|
21529795U, // TH_LWIA
|
|
21531581U, // TH_LWIB
|
|
167808676U, // TH_LWUD
|
|
21529785U, // TH_LWUIA
|
|
21531571U, // TH_LWUIB
|
|
2954953946U, // TH_MULA
|
|
2954958679U, // TH_MULAH
|
|
2954969262U, // TH_MULAW
|
|
2954962136U, // TH_MULS
|
|
2954958774U, // TH_MULSH
|
|
2954969564U, // TH_MULSW
|
|
2954970797U, // TH_MVEQZ
|
|
2954970753U, // TH_MVNEZ
|
|
33601977U, // TH_REV
|
|
33604126U, // TH_REVW
|
|
21562488U, // TH_SBIA
|
|
21564274U, // TH_SBIB
|
|
167808545U, // TH_SDD
|
|
21562506U, // TH_SDIA
|
|
21564292U, // TH_SDIB
|
|
33596563U, // TH_SFENCE_VMAS
|
|
21562524U, // TH_SHIA
|
|
21564310U, // TH_SHIB
|
|
35814U, // TH_SRB
|
|
36448U, // TH_SRD
|
|
38794U, // TH_SRH
|
|
2147522706U, // TH_SRRI
|
|
2147533043U, // TH_SRRIW
|
|
49507U, // TH_SRW
|
|
35831U, // TH_SURB
|
|
36484U, // TH_SURD
|
|
38811U, // TH_SURH
|
|
49543U, // TH_SURW
|
|
167808693U, // TH_SWD
|
|
21562572U, // TH_SWIA
|
|
21564358U, // TH_SWIB
|
|
18588U, // TH_SYNC
|
|
18596U, // TH_SYNC_I
|
|
18838U, // TH_SYNC_IS
|
|
18828U, // TH_SYNC_S
|
|
2147526229U, // TH_TST
|
|
33605209U, // TH_TSTNBZ
|
|
18800U, // UNIMP
|
|
33595516U, // UNZIP_RV32
|
|
48534U, // VAADDU_VV
|
|
50483U, // VAADDU_VX
|
|
47942U, // VAADD_VV
|
|
50044U, // VAADD_VX
|
|
2147524121U, // VADC_VIM
|
|
2147524313U, // VADC_VVM
|
|
2147524367U, // VADC_VXM
|
|
39205U, // VADD_VI
|
|
48005U, // VADD_VV
|
|
50074U, // VADD_VX
|
|
33596660U, // VAESDF_VS
|
|
33602527U, // VAESDF_VV
|
|
33596682U, // VAESDM_VS
|
|
33602734U, // VAESDM_VV
|
|
33596671U, // VAESEF_VS
|
|
33602538U, // VAESEF_VV
|
|
33596693U, // VAESEM_VS
|
|
33602754U, // VAESEM_VV
|
|
2147522770U, // VAESKF1_VI
|
|
2147522782U, // VAESKF2_VI
|
|
33596910U, // VAESZ_VS
|
|
48333U, // VANDN_VV
|
|
50250U, // VANDN_VX
|
|
39214U, // VAND_VI
|
|
48035U, // VAND_VV
|
|
50093U, // VAND_VX
|
|
48489U, // VASUBU_VV
|
|
50438U, // VASUBU_VX
|
|
47690U, // VASUB_VV
|
|
49932U, // VASUB_VX
|
|
201373293U, // VBREV8_V
|
|
201374085U, // VBREV_V
|
|
48129U, // VCLMULH_VV
|
|
50132U, // VCLMULH_VX
|
|
48251U, // VCLMUL_VV
|
|
50201U, // VCLMUL_VX
|
|
201374121U, // VCLZ_V
|
|
2147524267U, // VCOMPRESS_VM
|
|
201367008U, // VCPOP_M
|
|
201373949U, // VCPOP_V
|
|
201374129U, // VCTZ_V
|
|
47564U, // VC_FV
|
|
48765U, // VC_FVV
|
|
49703U, // VC_FVW
|
|
38878U, // VC_I
|
|
47586U, // VC_IV
|
|
48789U, // VC_IVV
|
|
49727U, // VC_IVW
|
|
47932U, // VC_VV
|
|
48813U, // VC_VVV
|
|
49757U, // VC_VVW
|
|
4274646U, // VC_V_FV
|
|
807485064U, // VC_V_FVV
|
|
807486002U, // VC_V_FVW
|
|
270604289U, // VC_V_I
|
|
4274668U, // VC_V_IV
|
|
807485088U, // VC_V_IVV
|
|
807486026U, // VC_V_IVW
|
|
4275775U, // VC_V_VV
|
|
807485112U, // VC_V_VVV
|
|
807486056U, // VC_V_VVW
|
|
270615239U, // VC_V_X
|
|
4276050U, // VC_V_XV
|
|
807485136U, // VC_V_XVV
|
|
807486080U, // VC_V_XVW
|
|
49817U, // VC_X
|
|
48968U, // VC_XV
|
|
48837U, // VC_XVV
|
|
49781U, // VC_XVW
|
|
48683U, // VDIVU_VV
|
|
50654U, // VDIVU_VX
|
|
48725U, // VDIV_VV
|
|
50674U, // VDIV_VX
|
|
36797U, // VFADD_VF
|
|
47952U, // VFADD_VV
|
|
201374026U, // VFCLASS_V
|
|
201374047U, // VFCVT_F_XU_V
|
|
201374094U, // VFCVT_F_X_V
|
|
201373380U, // VFCVT_RTZ_XU_F_V
|
|
201373444U, // VFCVT_RTZ_X_F_V
|
|
201373351U, // VFCVT_XU_F_V
|
|
201373417U, // VFCVT_X_F_V
|
|
36987U, // VFDIV_VF
|
|
48715U, // VFDIV_VV
|
|
201367017U, // VFIRST_M
|
|
2954956685U, // VFMACC_VF
|
|
2954967789U, // VFMACC_VV
|
|
2954956743U, // VFMADD_VF
|
|
2954967898U, // VFMADD_VV
|
|
37008U, // VFMAX_VF
|
|
48734U, // VFMAX_VV
|
|
2147524088U, // VFMERGE_VFM
|
|
36903U, // VFMIN_VF
|
|
48343U, // VFMIN_VV
|
|
2954956637U, // VFMSAC_VF
|
|
2954967720U, // VFMSAC_VV
|
|
2954956592U, // VFMSUB_VF
|
|
2954967646U, // VFMSUB_VV
|
|
36882U, // VFMUL_VF
|
|
48231U, // VFMUL_VV
|
|
33596334U, // VFMV_F_S
|
|
35720921U, // VFMV_S_F
|
|
33591011U, // VFMV_V_F
|
|
201375618U, // VFNCVTBF16_F_F_W
|
|
201375654U, // VFNCVT_F_F_W
|
|
201375845U, // VFNCVT_F_XU_W
|
|
201375885U, // VFNCVT_F_X_W
|
|
201375636U, // VFNCVT_ROD_F_F_W
|
|
201375683U, // VFNCVT_RTZ_XU_F_W
|
|
201375716U, // VFNCVT_RTZ_X_F_W
|
|
201375668U, // VFNCVT_XU_F_W
|
|
201375702U, // VFNCVT_X_F_W
|
|
2954956696U, // VFNMACC_VF
|
|
2954967800U, // VFNMACC_VV
|
|
2954956754U, // VFNMADD_VF
|
|
2954967909U, // VFNMADD_VV
|
|
2954956648U, // VFNMSAC_VF
|
|
2954967731U, // VFNMSAC_VV
|
|
2954956603U, // VFNMSUB_VF
|
|
2954967657U, // VFNMSUB_VV
|
|
36589U, // VFNRCLIP_XU_F_QF
|
|
36610U, // VFNRCLIP_X_F_QF
|
|
36997U, // VFRDIV_VF
|
|
201372383U, // VFREC7_V
|
|
42453U, // VFREDMAX_VS
|
|
42355U, // VFREDMIN_VS
|
|
42297U, // VFREDOSUM_VS
|
|
42326U, // VFREDUSUM_VS
|
|
201372393U, // VFRSQRT7_V
|
|
36679U, // VFRSUB_VF
|
|
36913U, // VFSGNJN_VF
|
|
48362U, // VFSGNJN_VV
|
|
37018U, // VFSGNJX_VF
|
|
48753U, // VFSGNJX_VV
|
|
36871U, // VFSGNJ_VF
|
|
48161U, // VFSGNJ_VV
|
|
36925U, // VFSLIDE1DOWN_VF
|
|
36942U, // VFSLIDE1UP_VF
|
|
201374037U, // VFSQRT_V
|
|
36646U, // VFSUB_VF
|
|
47700U, // VFSUB_VV
|
|
36830U, // VFWADD_VF
|
|
48014U, // VFWADD_VV
|
|
37041U, // VFWADD_WF
|
|
48892U, // VFWADD_WV
|
|
201373319U, // VFWCVTBF16_F_F_V
|
|
201373337U, // VFWCVT_F_F_V
|
|
201374061U, // VFWCVT_F_XU_V
|
|
201374107U, // VFWCVT_F_X_V
|
|
201373398U, // VFWCVT_RTZ_XU_F_V
|
|
201373461U, // VFWCVT_RTZ_X_F_V
|
|
201373365U, // VFWCVT_XU_F_V
|
|
201373430U, // VFWCVT_X_F_V
|
|
2954956566U, // VFWMACCBF16_VF
|
|
2954967561U, // VFWMACCBF16_VV
|
|
2147517148U, // VFWMACC_4x4x4
|
|
2954956721U, // VFWMACC_VF
|
|
2954967835U, // VFWMACC_VV
|
|
2954956673U, // VFWMSAC_VF
|
|
2954967767U, // VFWMSAC_VV
|
|
36892U, // VFWMUL_VF
|
|
48281U, // VFWMUL_VV
|
|
2954956708U, // VFWNMACC_VF
|
|
2954967812U, // VFWNMACC_VV
|
|
2954956660U, // VFWNMSAC_VF
|
|
2954967754U, // VFWNMSAC_VV
|
|
42311U, // VFWREDOSUM_VS
|
|
42340U, // VFWREDUSUM_VS
|
|
36690U, // VFWSUB_VF
|
|
47763U, // VFWSUB_VV
|
|
37030U, // VFWSUB_WF
|
|
48871U, // VFWSUB_WV
|
|
2147531799U, // VGHSH_VV
|
|
33602673U, // VGMUL_VV
|
|
1095296U, // VID_V
|
|
201366972U, // VIOTA_M
|
|
52474022U, // VL1RE16_V
|
|
52472110U, // VL1RE32_V
|
|
52473066U, // VL1RE64_V
|
|
52474971U, // VL1RE8_V
|
|
52474033U, // VL2RE16_V
|
|
52472121U, // VL2RE32_V
|
|
52473077U, // VL2RE64_V
|
|
52474981U, // VL2RE8_V
|
|
52474044U, // VL4RE16_V
|
|
52472132U, // VL4RE32_V
|
|
52473088U, // VL4RE64_V
|
|
52474991U, // VL4RE8_V
|
|
52474055U, // VL8RE16_V
|
|
52472143U, // VL8RE32_V
|
|
52473099U, // VL8RE64_V
|
|
52475001U, // VL8RE8_V
|
|
220248184U, // VLE16FF_V
|
|
220246173U, // VLE16_V
|
|
220247952U, // VLE32FF_V
|
|
220244261U, // VLE32_V
|
|
220248068U, // VLE64FF_V
|
|
220245217U, // VLE64_V
|
|
220248293U, // VLE8FF_V
|
|
220247123U, // VLE8_V
|
|
52476143U, // VLM_V
|
|
18920111U, // VLOXEI16_V
|
|
18918199U, // VLOXEI32_V
|
|
18919155U, // VLOXEI64_V
|
|
18921025U, // VLOXEI8_V
|
|
18919663U, // VLOXSEG2EI16_V
|
|
18917751U, // VLOXSEG2EI32_V
|
|
18918707U, // VLOXSEG2EI64_V
|
|
18920605U, // VLOXSEG2EI8_V
|
|
18919727U, // VLOXSEG3EI16_V
|
|
18917815U, // VLOXSEG3EI32_V
|
|
18918771U, // VLOXSEG3EI64_V
|
|
18920665U, // VLOXSEG3EI8_V
|
|
18919791U, // VLOXSEG4EI16_V
|
|
18917879U, // VLOXSEG4EI32_V
|
|
18918835U, // VLOXSEG4EI64_V
|
|
18920725U, // VLOXSEG4EI8_V
|
|
18919855U, // VLOXSEG5EI16_V
|
|
18917943U, // VLOXSEG5EI32_V
|
|
18918899U, // VLOXSEG5EI64_V
|
|
18920785U, // VLOXSEG5EI8_V
|
|
18919919U, // VLOXSEG6EI16_V
|
|
18918007U, // VLOXSEG6EI32_V
|
|
18918963U, // VLOXSEG6EI64_V
|
|
18920845U, // VLOXSEG6EI8_V
|
|
18919983U, // VLOXSEG7EI16_V
|
|
18918071U, // VLOXSEG7EI32_V
|
|
18919027U, // VLOXSEG7EI64_V
|
|
18920905U, // VLOXSEG7EI8_V
|
|
18920047U, // VLOXSEG8EI16_V
|
|
18918135U, // VLOXSEG8EI32_V
|
|
18919091U, // VLOXSEG8EI64_V
|
|
18920965U, // VLOXSEG8EI8_V
|
|
18919634U, // VLSE16_V
|
|
18917722U, // VLSE32_V
|
|
18918678U, // VLSE64_V
|
|
18920579U, // VLSE8_V
|
|
220248079U, // VLSEG2E16FF_V
|
|
220245795U, // VLSEG2E16_V
|
|
220247847U, // VLSEG2E32FF_V
|
|
220243883U, // VLSEG2E32_V
|
|
220247963U, // VLSEG2E64FF_V
|
|
220244839U, // VLSEG2E64_V
|
|
220248195U, // VLSEG2E8FF_V
|
|
220246773U, // VLSEG2E8_V
|
|
220248094U, // VLSEG3E16FF_V
|
|
220245849U, // VLSEG3E16_V
|
|
220247862U, // VLSEG3E32FF_V
|
|
220243937U, // VLSEG3E32_V
|
|
220247978U, // VLSEG3E64FF_V
|
|
220244893U, // VLSEG3E64_V
|
|
220248209U, // VLSEG3E8FF_V
|
|
220246823U, // VLSEG3E8_V
|
|
220248109U, // VLSEG4E16FF_V
|
|
220245903U, // VLSEG4E16_V
|
|
220247877U, // VLSEG4E32FF_V
|
|
220243991U, // VLSEG4E32_V
|
|
220247993U, // VLSEG4E64FF_V
|
|
220244947U, // VLSEG4E64_V
|
|
220248223U, // VLSEG4E8FF_V
|
|
220246873U, // VLSEG4E8_V
|
|
220248124U, // VLSEG5E16FF_V
|
|
220245957U, // VLSEG5E16_V
|
|
220247892U, // VLSEG5E32FF_V
|
|
220244045U, // VLSEG5E32_V
|
|
220248008U, // VLSEG5E64FF_V
|
|
220245001U, // VLSEG5E64_V
|
|
220248237U, // VLSEG5E8FF_V
|
|
220246923U, // VLSEG5E8_V
|
|
220248139U, // VLSEG6E16FF_V
|
|
220246011U, // VLSEG6E16_V
|
|
220247907U, // VLSEG6E32FF_V
|
|
220244099U, // VLSEG6E32_V
|
|
220248023U, // VLSEG6E64FF_V
|
|
220245055U, // VLSEG6E64_V
|
|
220248251U, // VLSEG6E8FF_V
|
|
220246973U, // VLSEG6E8_V
|
|
220248154U, // VLSEG7E16FF_V
|
|
220246065U, // VLSEG7E16_V
|
|
220247922U, // VLSEG7E32FF_V
|
|
220244153U, // VLSEG7E32_V
|
|
220248038U, // VLSEG7E64FF_V
|
|
220245109U, // VLSEG7E64_V
|
|
220248265U, // VLSEG7E8FF_V
|
|
220247023U, // VLSEG7E8_V
|
|
220248169U, // VLSEG8E16FF_V
|
|
220246119U, // VLSEG8E16_V
|
|
220247937U, // VLSEG8E32FF_V
|
|
220244207U, // VLSEG8E32_V
|
|
220248053U, // VLSEG8E64FF_V
|
|
220245163U, // VLSEG8E64_V
|
|
220248279U, // VLSEG8E8FF_V
|
|
220247073U, // VLSEG8E8_V
|
|
18919216U, // VLSSEG2E16_V
|
|
18917304U, // VLSSEG2E32_V
|
|
18918260U, // VLSSEG2E64_V
|
|
18920193U, // VLSSEG2E8_V
|
|
18919270U, // VLSSEG3E16_V
|
|
18917358U, // VLSSEG3E32_V
|
|
18918314U, // VLSSEG3E64_V
|
|
18920243U, // VLSSEG3E8_V
|
|
18919324U, // VLSSEG4E16_V
|
|
18917412U, // VLSSEG4E32_V
|
|
18918368U, // VLSSEG4E64_V
|
|
18920293U, // VLSSEG4E8_V
|
|
18919378U, // VLSSEG5E16_V
|
|
18917466U, // VLSSEG5E32_V
|
|
18918422U, // VLSSEG5E64_V
|
|
18920343U, // VLSSEG5E8_V
|
|
18919432U, // VLSSEG6E16_V
|
|
18917520U, // VLSSEG6E32_V
|
|
18918476U, // VLSSEG6E64_V
|
|
18920393U, // VLSSEG6E8_V
|
|
18919486U, // VLSSEG7E16_V
|
|
18917574U, // VLSSEG7E32_V
|
|
18918530U, // VLSSEG7E64_V
|
|
18920443U, // VLSSEG7E8_V
|
|
18919540U, // VLSSEG8E16_V
|
|
18917628U, // VLSSEG8E32_V
|
|
18918584U, // VLSSEG8E64_V
|
|
18920493U, // VLSSEG8E8_V
|
|
18920135U, // VLUXEI16_V
|
|
18918223U, // VLUXEI32_V
|
|
18919179U, // VLUXEI64_V
|
|
18921047U, // VLUXEI8_V
|
|
18919695U, // VLUXSEG2EI16_V
|
|
18917783U, // VLUXSEG2EI32_V
|
|
18918739U, // VLUXSEG2EI64_V
|
|
18920635U, // VLUXSEG2EI8_V
|
|
18919759U, // VLUXSEG3EI16_V
|
|
18917847U, // VLUXSEG3EI32_V
|
|
18918803U, // VLUXSEG3EI64_V
|
|
18920695U, // VLUXSEG3EI8_V
|
|
18919823U, // VLUXSEG4EI16_V
|
|
18917911U, // VLUXSEG4EI32_V
|
|
18918867U, // VLUXSEG4EI64_V
|
|
18920755U, // VLUXSEG4EI8_V
|
|
18919887U, // VLUXSEG5EI16_V
|
|
18917975U, // VLUXSEG5EI32_V
|
|
18918931U, // VLUXSEG5EI64_V
|
|
18920815U, // VLUXSEG5EI8_V
|
|
18919951U, // VLUXSEG6EI16_V
|
|
18918039U, // VLUXSEG6EI32_V
|
|
18918995U, // VLUXSEG6EI64_V
|
|
18920875U, // VLUXSEG6EI8_V
|
|
18920015U, // VLUXSEG7EI16_V
|
|
18918103U, // VLUXSEG7EI32_V
|
|
18919059U, // VLUXSEG7EI64_V
|
|
18920935U, // VLUXSEG7EI8_V
|
|
18920079U, // VLUXSEG8EI16_V
|
|
18918167U, // VLUXSEG8EI32_V
|
|
18919123U, // VLUXSEG8EI64_V
|
|
18920995U, // VLUXSEG8EI8_V
|
|
2954967825U, // VMACC_VV
|
|
2954969949U, // VMACC_VX
|
|
2147522833U, // VMADC_VI
|
|
2147524110U, // VMADC_VIM
|
|
2147531570U, // VMADC_VV
|
|
2147524302U, // VMADC_VVM
|
|
2147533682U, // VMADC_VX
|
|
2147524356U, // VMADC_VXM
|
|
2954967921U, // VMADD_VV
|
|
2954969990U, // VMADD_VX
|
|
2147524164U, // VMANDN_MM
|
|
2147524143U, // VMAND_MM
|
|
48693U, // VMAXU_VV
|
|
50664U, // VMAXU_VX
|
|
48744U, // VMAX_VV
|
|
50683U, // VMAX_VX
|
|
2147524131U, // VMERGE_VIM
|
|
2147524323U, // VMERGE_VVM
|
|
2147524377U, // VMERGE_VXM
|
|
36957U, // VMFEQ_VF
|
|
48374U, // VMFEQ_VV
|
|
36841U, // VMFGE_VF
|
|
36967U, // VMFGT_VF
|
|
36851U, // VMFLE_VF
|
|
48044U, // VMFLE_VV
|
|
36977U, // VMFLT_VF
|
|
48455U, // VMFLT_VV
|
|
36861U, // VMFNE_VF
|
|
48075U, // VMFNE_VV
|
|
48610U, // VMINU_VV
|
|
50570U, // VMINU_VX
|
|
48353U, // VMIN_VV
|
|
50260U, // VMIN_VX
|
|
2147524153U, // VMNAND_MM
|
|
2147524194U, // VMNOR_MM
|
|
2147524175U, // VMORN_MM
|
|
2147524185U, // VMOR_MM
|
|
2147531491U, // VMSBC_VV
|
|
2147524281U, // VMSBC_VVM
|
|
2147533651U, // VMSBC_VX
|
|
2147524335U, // VMSBC_VXM
|
|
201366981U, // VMSBF_M
|
|
39329U, // VMSEQ_VI
|
|
48384U, // VMSEQ_VV
|
|
50327U, // VMSEQ_VX
|
|
39431U, // VMSGTU_VI
|
|
50632U, // VMSGTU_VX
|
|
39378U, // VMSGT_VI
|
|
50404U, // VMSGT_VX
|
|
201366990U, // VMSIF_M
|
|
39420U, // VMSLEU_VI
|
|
48567U, // VMSLEU_VV
|
|
50527U, // VMSLEU_VX
|
|
39233U, // VMSLE_VI
|
|
48054U, // VMSLE_VV
|
|
50112U, // VMSLE_VX
|
|
48672U, // VMSLTU_VV
|
|
50643U, // VMSLTU_VX
|
|
48465U, // VMSLT_VV
|
|
50414U, // VMSLT_VX
|
|
39243U, // VMSNE_VI
|
|
48085U, // VMSNE_VV
|
|
50122U, // VMSNE_VX
|
|
201366999U, // VMSOF_M
|
|
48648U, // VMULHSU_VV
|
|
50608U, // VMULHSU_VX
|
|
48578U, // VMULHU_VV
|
|
50538U, // VMULHU_VX
|
|
48141U, // VMULH_VV
|
|
50144U, // VMULH_VX
|
|
48272U, // VMUL_VV
|
|
50222U, // VMUL_VX
|
|
33601806U, // VMV1R_V
|
|
33601823U, // VMV2R_V
|
|
33601840U, // VMV4R_V
|
|
33601857U, // VMV8R_V
|
|
35734206U, // VMV_S_X
|
|
33593356U, // VMV_V_I
|
|
33601916U, // VMV_V_V
|
|
33604306U, // VMV_V_X
|
|
33596513U, // VMV_X_S
|
|
2147524204U, // VMXNOR_MM
|
|
2147524215U, // VMXOR_MM
|
|
39491U, // VNCLIPU_WI
|
|
48956U, // VNCLIPU_WV
|
|
50765U, // VNCLIPU_WX
|
|
39480U, // VNCLIP_WI
|
|
48923U, // VNCLIP_WV
|
|
50732U, // VNCLIP_WX
|
|
2954967743U, // VNMSAC_VV
|
|
2954969928U, // VNMSAC_VX
|
|
2954967669U, // VNMSUB_VV
|
|
2954969878U, // VNMSUB_VX
|
|
39460U, // VNSRA_WI
|
|
48861U, // VNSRA_WV
|
|
50692U, // VNSRA_WX
|
|
39470U, // VNSRL_WI
|
|
48913U, // VNSRL_WV
|
|
50722U, // VNSRL_WX
|
|
39361U, // VOR_VI
|
|
48426U, // VOR_VV
|
|
50359U, // VOR_VX
|
|
2147516909U, // VQMACCSU_2x8x2
|
|
2147517220U, // VQMACCSU_4x8x4
|
|
2147516872U, // VQMACCUS_2x8x2
|
|
2147517183U, // VQMACCUS_4x8x4
|
|
2147516891U, // VQMACCU_2x8x2
|
|
2147517202U, // VQMACCU_4x8x4
|
|
2147516855U, // VQMACC_2x8x2
|
|
2147517166U, // VQMACC_4x8x4
|
|
42216U, // VREDAND_VS
|
|
42440U, // VREDMAXU_VS
|
|
42466U, // VREDMAX_VS
|
|
42427U, // VREDMINU_VS
|
|
42368U, // VREDMIN_VS
|
|
42390U, // VREDOR_VS
|
|
42272U, // VREDSUM_VS
|
|
42401U, // VREDXOR_VS
|
|
48600U, // VREMU_VV
|
|
50560U, // VREMU_VX
|
|
48313U, // VREM_VV
|
|
50241U, // VREM_VX
|
|
201373303U, // VREV8_V
|
|
47641U, // VRGATHEREI16_VV
|
|
39339U, // VRGATHER_VI
|
|
48404U, // VRGATHER_VV
|
|
50337U, // VRGATHER_VX
|
|
48203U, // VROL_VV
|
|
50173U, // VROL_VX
|
|
39352U, // VROR_VI
|
|
48417U, // VROR_VV
|
|
50350U, // VROR_VX
|
|
39165U, // VRSUB_VI
|
|
49953U, // VRSUB_VX
|
|
52476166U, // VS1R_V
|
|
52476183U, // VS2R_V
|
|
52476200U, // VS4R_V
|
|
52476217U, // VS8R_V
|
|
39398U, // VSADDU_VI
|
|
48545U, // VSADDU_VV
|
|
50494U, // VSADDU_VX
|
|
39195U, // VSADD_VI
|
|
47995U, // VSADD_VV
|
|
50064U, // VSADD_VX
|
|
2147524292U, // VSBC_VVM
|
|
2147524346U, // VSBC_VXM
|
|
220246246U, // VSE16_V
|
|
220244334U, // VSE32_V
|
|
220245290U, // VSE64_V
|
|
220247189U, // VSE8_V
|
|
1879087190U, // VSETIVLI
|
|
2147524020U, // VSETVL
|
|
1879087200U, // VSETVLI
|
|
201359685U, // VSEXT_VF2
|
|
201359980U, // VSEXT_VF4
|
|
201360342U, // VSEXT_VF8
|
|
2147531765U, // VSHA2CH_VV
|
|
2147531820U, // VSHA2CL_VV
|
|
2147532091U, // VSHA2MS_VV
|
|
50269U, // VSLIDE1DOWN_VX
|
|
50300U, // VSLIDE1UP_VX
|
|
39301U, // VSLIDEDOWN_VI
|
|
50285U, // VSLIDEDOWN_VX
|
|
39316U, // VSLIDEUP_VI
|
|
50314U, // VSLIDEUP_VX
|
|
39263U, // VSLL_VI
|
|
48184U, // VSLL_VV
|
|
50154U, // VSLL_VX
|
|
2147522823U, // VSM3C_VI
|
|
2147531712U, // VSM3ME_VV
|
|
2147522901U, // VSM4K_VI
|
|
33596812U, // VSM4R_VS
|
|
33602826U, // VSM4R_VV
|
|
48262U, // VSMUL_VV
|
|
50212U, // VSMUL_VX
|
|
52476150U, // VSM_V
|
|
18920123U, // VSOXEI16_V
|
|
18918211U, // VSOXEI32_V
|
|
18919167U, // VSOXEI64_V
|
|
18921036U, // VSOXEI8_V
|
|
18919679U, // VSOXSEG2EI16_V
|
|
18917767U, // VSOXSEG2EI32_V
|
|
18918723U, // VSOXSEG2EI64_V
|
|
18920620U, // VSOXSEG2EI8_V
|
|
18919743U, // VSOXSEG3EI16_V
|
|
18917831U, // VSOXSEG3EI32_V
|
|
18918787U, // VSOXSEG3EI64_V
|
|
18920680U, // VSOXSEG3EI8_V
|
|
18919807U, // VSOXSEG4EI16_V
|
|
18917895U, // VSOXSEG4EI32_V
|
|
18918851U, // VSOXSEG4EI64_V
|
|
18920740U, // VSOXSEG4EI8_V
|
|
18919871U, // VSOXSEG5EI16_V
|
|
18917959U, // VSOXSEG5EI32_V
|
|
18918915U, // VSOXSEG5EI64_V
|
|
18920800U, // VSOXSEG5EI8_V
|
|
18919935U, // VSOXSEG6EI16_V
|
|
18918023U, // VSOXSEG6EI32_V
|
|
18918979U, // VSOXSEG6EI64_V
|
|
18920860U, // VSOXSEG6EI8_V
|
|
18919999U, // VSOXSEG7EI16_V
|
|
18918087U, // VSOXSEG7EI32_V
|
|
18919043U, // VSOXSEG7EI64_V
|
|
18920920U, // VSOXSEG7EI8_V
|
|
18920063U, // VSOXSEG8EI16_V
|
|
18918151U, // VSOXSEG8EI32_V
|
|
18919107U, // VSOXSEG8EI64_V
|
|
18920980U, // VSOXSEG8EI8_V
|
|
39156U, // VSRA_VI
|
|
47681U, // VSRA_VV
|
|
49923U, // VSRA_VX
|
|
39292U, // VSRL_VI
|
|
48222U, // VSRL_VV
|
|
50192U, // VSRL_VX
|
|
18919644U, // VSSE16_V
|
|
18917732U, // VSSE32_V
|
|
18918688U, // VSSE64_V
|
|
18920588U, // VSSE8_V
|
|
220245836U, // VSSEG2E16_V
|
|
220243924U, // VSSEG2E32_V
|
|
220244880U, // VSSEG2E64_V
|
|
220246811U, // VSSEG2E8_V
|
|
220245890U, // VSSEG3E16_V
|
|
220243978U, // VSSEG3E32_V
|
|
220244934U, // VSSEG3E64_V
|
|
220246861U, // VSSEG3E8_V
|
|
220245944U, // VSSEG4E16_V
|
|
220244032U, // VSSEG4E32_V
|
|
220244988U, // VSSEG4E64_V
|
|
220246911U, // VSSEG4E8_V
|
|
220245998U, // VSSEG5E16_V
|
|
220244086U, // VSSEG5E32_V
|
|
220245042U, // VSSEG5E64_V
|
|
220246961U, // VSSEG5E8_V
|
|
220246052U, // VSSEG6E16_V
|
|
220244140U, // VSSEG6E32_V
|
|
220245096U, // VSSEG6E64_V
|
|
220247011U, // VSSEG6E8_V
|
|
220246106U, // VSSEG7E16_V
|
|
220244194U, // VSSEG7E32_V
|
|
220245150U, // VSSEG7E64_V
|
|
220247061U, // VSSEG7E8_V
|
|
220246160U, // VSSEG8E16_V
|
|
220244248U, // VSSEG8E32_V
|
|
220245204U, // VSSEG8E64_V
|
|
220247111U, // VSSEG8E8_V
|
|
39146U, // VSSRA_VI
|
|
47671U, // VSSRA_VV
|
|
49913U, // VSSRA_VX
|
|
39282U, // VSSRL_VI
|
|
48212U, // VSSRL_VV
|
|
50182U, // VSSRL_VX
|
|
18919230U, // VSSSEG2E16_V
|
|
18917318U, // VSSSEG2E32_V
|
|
18918274U, // VSSSEG2E64_V
|
|
18920206U, // VSSSEG2E8_V
|
|
18919284U, // VSSSEG3E16_V
|
|
18917372U, // VSSSEG3E32_V
|
|
18918328U, // VSSSEG3E64_V
|
|
18920256U, // VSSSEG3E8_V
|
|
18919338U, // VSSSEG4E16_V
|
|
18917426U, // VSSSEG4E32_V
|
|
18918382U, // VSSSEG4E64_V
|
|
18920306U, // VSSSEG4E8_V
|
|
18919392U, // VSSSEG5E16_V
|
|
18917480U, // VSSSEG5E32_V
|
|
18918436U, // VSSSEG5E64_V
|
|
18920356U, // VSSSEG5E8_V
|
|
18919446U, // VSSSEG6E16_V
|
|
18917534U, // VSSSEG6E32_V
|
|
18918490U, // VSSSEG6E64_V
|
|
18920406U, // VSSSEG6E8_V
|
|
18919500U, // VSSSEG7E16_V
|
|
18917588U, // VSSSEG7E32_V
|
|
18918544U, // VSSSEG7E64_V
|
|
18920456U, // VSSSEG7E8_V
|
|
18919554U, // VSSSEG8E16_V
|
|
18917642U, // VSSSEG8E32_V
|
|
18918598U, // VSSSEG8E64_V
|
|
18920506U, // VSSSEG8E8_V
|
|
48500U, // VSSUBU_VV
|
|
50449U, // VSSUBU_VX
|
|
47744U, // VSSUB_VV
|
|
49963U, // VSSUB_VX
|
|
47754U, // VSUB_VV
|
|
49973U, // VSUB_VX
|
|
18920147U, // VSUXEI16_V
|
|
18918235U, // VSUXEI32_V
|
|
18919191U, // VSUXEI64_V
|
|
18921058U, // VSUXEI8_V
|
|
18919711U, // VSUXSEG2EI16_V
|
|
18917799U, // VSUXSEG2EI32_V
|
|
18918755U, // VSUXSEG2EI64_V
|
|
18920650U, // VSUXSEG2EI8_V
|
|
18919775U, // VSUXSEG3EI16_V
|
|
18917863U, // VSUXSEG3EI32_V
|
|
18918819U, // VSUXSEG3EI64_V
|
|
18920710U, // VSUXSEG3EI8_V
|
|
18919839U, // VSUXSEG4EI16_V
|
|
18917927U, // VSUXSEG4EI32_V
|
|
18918883U, // VSUXSEG4EI64_V
|
|
18920770U, // VSUXSEG4EI8_V
|
|
18919903U, // VSUXSEG5EI16_V
|
|
18917991U, // VSUXSEG5EI32_V
|
|
18918947U, // VSUXSEG5EI64_V
|
|
18920830U, // VSUXSEG5EI8_V
|
|
18919967U, // VSUXSEG6EI16_V
|
|
18918055U, // VSUXSEG6EI32_V
|
|
18919011U, // VSUXSEG6EI64_V
|
|
18920890U, // VSUXSEG6EI8_V
|
|
18920031U, // VSUXSEG7EI16_V
|
|
18918119U, // VSUXSEG7EI32_V
|
|
18919075U, // VSUXSEG7EI64_V
|
|
18920950U, // VSUXSEG7EI8_V
|
|
18920095U, // VSUXSEG8EI16_V
|
|
18918183U, // VSUXSEG8EI32_V
|
|
18919139U, // VSUXSEG8EI64_V
|
|
18921010U, // VSUXSEG8EI8_V
|
|
2147519516U, // VT_MASKC
|
|
2147524409U, // VT_MASKCN
|
|
48556U, // VWADDU_VV
|
|
50505U, // VWADDU_VX
|
|
48945U, // VWADDU_WV
|
|
50754U, // VWADDU_WX
|
|
48025U, // VWADD_VV
|
|
50083U, // VWADD_VX
|
|
48903U, // VWADD_WV
|
|
50712U, // VWADD_WX
|
|
2954968571U, // VWMACCSU_VV
|
|
2954970531U, // VWMACCSU_VX
|
|
2954970327U, // VWMACCUS_VX
|
|
2954968458U, // VWMACCU_VV
|
|
2954970407U, // VWMACCU_VX
|
|
2954967847U, // VWMACC_VV
|
|
2954969959U, // VWMACC_VX
|
|
48660U, // VWMULSU_VV
|
|
50620U, // VWMULSU_VX
|
|
48589U, // VWMULU_VV
|
|
50549U, // VWMULU_VX
|
|
48292U, // VWMUL_VV
|
|
50231U, // VWMUL_VX
|
|
42413U, // VWREDSUMU_VS
|
|
42284U, // VWREDSUM_VS
|
|
39272U, // VWSLL_VI
|
|
48193U, // VWSLL_VV
|
|
50163U, // VWSLL_VX
|
|
48511U, // VWSUBU_VV
|
|
50460U, // VWSUBU_VX
|
|
48934U, // VWSUBU_WV
|
|
50743U, // VWSUBU_WX
|
|
47774U, // VWSUB_VV
|
|
49982U, // VWSUB_VX
|
|
48882U, // VWSUB_WV
|
|
50702U, // VWSUB_WX
|
|
39369U, // VXOR_VI
|
|
48434U, // VXOR_VV
|
|
50367U, // VXOR_VX
|
|
201359696U, // VZEXT_VF2
|
|
201359991U, // VZEXT_VF4
|
|
201360353U, // VZEXT_VF8
|
|
18614U, // WFI
|
|
18782U, // WRS_NTO
|
|
18790U, // WRS_STO
|
|
2147525355U, // XNOR
|
|
2147525371U, // XOR
|
|
2147522700U, // XORI
|
|
2147517058U, // XPERM4
|
|
2147517420U, // XPERM8
|
|
33592938U, // ZEXT_H_RV32
|
|
33592938U, // ZEXT_H_RV64
|
|
33595518U, // ZIP_RV32
|
|
};
|
|
|
|
static const uint16_t OpInfo1[] = {
|
|
0U, // PHI
|
|
0U, // INLINEASM
|
|
0U, // INLINEASM_BR
|
|
0U, // CFI_INSTRUCTION
|
|
0U, // EH_LABEL
|
|
0U, // GC_LABEL
|
|
0U, // ANNOTATION_LABEL
|
|
0U, // KILL
|
|
0U, // EXTRACT_SUBREG
|
|
0U, // INSERT_SUBREG
|
|
0U, // IMPLICIT_DEF
|
|
0U, // SUBREG_TO_REG
|
|
0U, // COPY_TO_REGCLASS
|
|
0U, // DBG_VALUE
|
|
0U, // DBG_VALUE_LIST
|
|
0U, // DBG_INSTR_REF
|
|
0U, // DBG_PHI
|
|
0U, // DBG_LABEL
|
|
0U, // REG_SEQUENCE
|
|
0U, // COPY
|
|
0U, // BUNDLE
|
|
0U, // LIFETIME_START
|
|
0U, // LIFETIME_END
|
|
0U, // PSEUDO_PROBE
|
|
0U, // ARITH_FENCE
|
|
0U, // STACKMAP
|
|
0U, // FENTRY_CALL
|
|
0U, // PATCHPOINT
|
|
0U, // LOAD_STACK_GUARD
|
|
0U, // PREALLOCATED_SETUP
|
|
0U, // PREALLOCATED_ARG
|
|
0U, // STATEPOINT
|
|
0U, // LOCAL_ESCAPE
|
|
0U, // FAULTING_OP
|
|
0U, // PATCHABLE_OP
|
|
0U, // PATCHABLE_FUNCTION_ENTER
|
|
0U, // PATCHABLE_RET
|
|
0U, // PATCHABLE_FUNCTION_EXIT
|
|
0U, // PATCHABLE_TAIL_CALL
|
|
0U, // PATCHABLE_EVENT_CALL
|
|
0U, // PATCHABLE_TYPED_EVENT_CALL
|
|
0U, // ICALL_BRANCH_FUNNEL
|
|
0U, // MEMBARRIER
|
|
0U, // JUMP_TABLE_DEBUG_INFO
|
|
0U, // G_ASSERT_SEXT
|
|
0U, // G_ASSERT_ZEXT
|
|
0U, // G_ASSERT_ALIGN
|
|
0U, // G_ADD
|
|
0U, // G_SUB
|
|
0U, // G_MUL
|
|
0U, // G_SDIV
|
|
0U, // G_UDIV
|
|
0U, // G_SREM
|
|
0U, // G_UREM
|
|
0U, // G_SDIVREM
|
|
0U, // G_UDIVREM
|
|
0U, // G_AND
|
|
0U, // G_OR
|
|
0U, // G_XOR
|
|
0U, // G_IMPLICIT_DEF
|
|
0U, // G_PHI
|
|
0U, // G_FRAME_INDEX
|
|
0U, // G_GLOBAL_VALUE
|
|
0U, // G_CONSTANT_POOL
|
|
0U, // G_EXTRACT
|
|
0U, // G_UNMERGE_VALUES
|
|
0U, // G_INSERT
|
|
0U, // G_MERGE_VALUES
|
|
0U, // G_BUILD_VECTOR
|
|
0U, // G_BUILD_VECTOR_TRUNC
|
|
0U, // G_CONCAT_VECTORS
|
|
0U, // G_PTRTOINT
|
|
0U, // G_INTTOPTR
|
|
0U, // G_BITCAST
|
|
0U, // G_FREEZE
|
|
0U, // G_CONSTANT_FOLD_BARRIER
|
|
0U, // G_INTRINSIC_FPTRUNC_ROUND
|
|
0U, // G_INTRINSIC_TRUNC
|
|
0U, // G_INTRINSIC_ROUND
|
|
0U, // G_INTRINSIC_LRINT
|
|
0U, // G_INTRINSIC_ROUNDEVEN
|
|
0U, // G_READCYCLECOUNTER
|
|
0U, // G_LOAD
|
|
0U, // G_SEXTLOAD
|
|
0U, // G_ZEXTLOAD
|
|
0U, // G_INDEXED_LOAD
|
|
0U, // G_INDEXED_SEXTLOAD
|
|
0U, // G_INDEXED_ZEXTLOAD
|
|
0U, // G_STORE
|
|
0U, // G_INDEXED_STORE
|
|
0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
|
|
0U, // G_ATOMIC_CMPXCHG
|
|
0U, // G_ATOMICRMW_XCHG
|
|
0U, // G_ATOMICRMW_ADD
|
|
0U, // G_ATOMICRMW_SUB
|
|
0U, // G_ATOMICRMW_AND
|
|
0U, // G_ATOMICRMW_NAND
|
|
0U, // G_ATOMICRMW_OR
|
|
0U, // G_ATOMICRMW_XOR
|
|
0U, // G_ATOMICRMW_MAX
|
|
0U, // G_ATOMICRMW_MIN
|
|
0U, // G_ATOMICRMW_UMAX
|
|
0U, // G_ATOMICRMW_UMIN
|
|
0U, // G_ATOMICRMW_FADD
|
|
0U, // G_ATOMICRMW_FSUB
|
|
0U, // G_ATOMICRMW_FMAX
|
|
0U, // G_ATOMICRMW_FMIN
|
|
0U, // G_ATOMICRMW_UINC_WRAP
|
|
0U, // G_ATOMICRMW_UDEC_WRAP
|
|
0U, // G_FENCE
|
|
0U, // G_PREFETCH
|
|
0U, // G_BRCOND
|
|
0U, // G_BRINDIRECT
|
|
0U, // G_INVOKE_REGION_START
|
|
0U, // G_INTRINSIC
|
|
0U, // G_INTRINSIC_W_SIDE_EFFECTS
|
|
0U, // G_INTRINSIC_CONVERGENT
|
|
0U, // G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
|
|
0U, // G_ANYEXT
|
|
0U, // G_TRUNC
|
|
0U, // G_CONSTANT
|
|
0U, // G_FCONSTANT
|
|
0U, // G_VASTART
|
|
0U, // G_VAARG
|
|
0U, // G_SEXT
|
|
0U, // G_SEXT_INREG
|
|
0U, // G_ZEXT
|
|
0U, // G_SHL
|
|
0U, // G_LSHR
|
|
0U, // G_ASHR
|
|
0U, // G_FSHL
|
|
0U, // G_FSHR
|
|
0U, // G_ROTR
|
|
0U, // G_ROTL
|
|
0U, // G_ICMP
|
|
0U, // G_FCMP
|
|
0U, // G_SELECT
|
|
0U, // G_UADDO
|
|
0U, // G_UADDE
|
|
0U, // G_USUBO
|
|
0U, // G_USUBE
|
|
0U, // G_SADDO
|
|
0U, // G_SADDE
|
|
0U, // G_SSUBO
|
|
0U, // G_SSUBE
|
|
0U, // G_UMULO
|
|
0U, // G_SMULO
|
|
0U, // G_UMULH
|
|
0U, // G_SMULH
|
|
0U, // G_UADDSAT
|
|
0U, // G_SADDSAT
|
|
0U, // G_USUBSAT
|
|
0U, // G_SSUBSAT
|
|
0U, // G_USHLSAT
|
|
0U, // G_SSHLSAT
|
|
0U, // G_SMULFIX
|
|
0U, // G_UMULFIX
|
|
0U, // G_SMULFIXSAT
|
|
0U, // G_UMULFIXSAT
|
|
0U, // G_SDIVFIX
|
|
0U, // G_UDIVFIX
|
|
0U, // G_SDIVFIXSAT
|
|
0U, // G_UDIVFIXSAT
|
|
0U, // G_FADD
|
|
0U, // G_FSUB
|
|
0U, // G_FMUL
|
|
0U, // G_FMA
|
|
0U, // G_FMAD
|
|
0U, // G_FDIV
|
|
0U, // G_FREM
|
|
0U, // G_FPOW
|
|
0U, // G_FPOWI
|
|
0U, // G_FEXP
|
|
0U, // G_FEXP2
|
|
0U, // G_FEXP10
|
|
0U, // G_FLOG
|
|
0U, // G_FLOG2
|
|
0U, // G_FLOG10
|
|
0U, // G_FLDEXP
|
|
0U, // G_FFREXP
|
|
0U, // G_FNEG
|
|
0U, // G_FPEXT
|
|
0U, // G_FPTRUNC
|
|
0U, // G_FPTOSI
|
|
0U, // G_FPTOUI
|
|
0U, // G_SITOFP
|
|
0U, // G_UITOFP
|
|
0U, // G_FABS
|
|
0U, // G_FCOPYSIGN
|
|
0U, // G_IS_FPCLASS
|
|
0U, // G_FCANONICALIZE
|
|
0U, // G_FMINNUM
|
|
0U, // G_FMAXNUM
|
|
0U, // G_FMINNUM_IEEE
|
|
0U, // G_FMAXNUM_IEEE
|
|
0U, // G_FMINIMUM
|
|
0U, // G_FMAXIMUM
|
|
0U, // G_GET_FPENV
|
|
0U, // G_SET_FPENV
|
|
0U, // G_RESET_FPENV
|
|
0U, // G_GET_FPMODE
|
|
0U, // G_SET_FPMODE
|
|
0U, // G_RESET_FPMODE
|
|
0U, // G_PTR_ADD
|
|
0U, // G_PTRMASK
|
|
0U, // G_SMIN
|
|
0U, // G_SMAX
|
|
0U, // G_UMIN
|
|
0U, // G_UMAX
|
|
0U, // G_ABS
|
|
0U, // G_LROUND
|
|
0U, // G_LLROUND
|
|
0U, // G_BR
|
|
0U, // G_BRJT
|
|
0U, // G_INSERT_VECTOR_ELT
|
|
0U, // G_EXTRACT_VECTOR_ELT
|
|
0U, // G_SHUFFLE_VECTOR
|
|
0U, // G_CTTZ
|
|
0U, // G_CTTZ_ZERO_UNDEF
|
|
0U, // G_CTLZ
|
|
0U, // G_CTLZ_ZERO_UNDEF
|
|
0U, // G_CTPOP
|
|
0U, // G_BSWAP
|
|
0U, // G_BITREVERSE
|
|
0U, // G_FCEIL
|
|
0U, // G_FCOS
|
|
0U, // G_FSIN
|
|
0U, // G_FSQRT
|
|
0U, // G_FFLOOR
|
|
0U, // G_FRINT
|
|
0U, // G_FNEARBYINT
|
|
0U, // G_ADDRSPACE_CAST
|
|
0U, // G_BLOCK_ADDR
|
|
0U, // G_JUMP_TABLE
|
|
0U, // G_DYN_STACKALLOC
|
|
0U, // G_STACKSAVE
|
|
0U, // G_STACKRESTORE
|
|
0U, // G_STRICT_FADD
|
|
0U, // G_STRICT_FSUB
|
|
0U, // G_STRICT_FMUL
|
|
0U, // G_STRICT_FDIV
|
|
0U, // G_STRICT_FREM
|
|
0U, // G_STRICT_FMA
|
|
0U, // G_STRICT_FSQRT
|
|
0U, // G_STRICT_FLDEXP
|
|
0U, // G_READ_REGISTER
|
|
0U, // G_WRITE_REGISTER
|
|
0U, // G_MEMCPY
|
|
0U, // G_MEMCPY_INLINE
|
|
0U, // G_MEMMOVE
|
|
0U, // G_MEMSET
|
|
0U, // G_BZERO
|
|
0U, // G_VECREDUCE_SEQ_FADD
|
|
0U, // G_VECREDUCE_SEQ_FMUL
|
|
0U, // G_VECREDUCE_FADD
|
|
0U, // G_VECREDUCE_FMUL
|
|
0U, // G_VECREDUCE_FMAX
|
|
0U, // G_VECREDUCE_FMIN
|
|
0U, // G_VECREDUCE_FMAXIMUM
|
|
0U, // G_VECREDUCE_FMINIMUM
|
|
0U, // G_VECREDUCE_ADD
|
|
0U, // G_VECREDUCE_MUL
|
|
0U, // G_VECREDUCE_AND
|
|
0U, // G_VECREDUCE_OR
|
|
0U, // G_VECREDUCE_XOR
|
|
0U, // G_VECREDUCE_SMAX
|
|
0U, // G_VECREDUCE_SMIN
|
|
0U, // G_VECREDUCE_UMAX
|
|
0U, // G_VECREDUCE_UMIN
|
|
0U, // G_SBFX
|
|
0U, // G_UBFX
|
|
0U, // ADJCALLSTACKDOWN
|
|
0U, // ADJCALLSTACKUP
|
|
0U, // BuildPairF64Pseudo
|
|
0U, // BuildPairF64Pseudo_INX
|
|
0U, // G_FCLASS
|
|
0U, // HWASAN_CHECK_MEMACCESS_SHORTGRANULES
|
|
0U, // KCFI_CHECK
|
|
0U, // PseudoAddTPRel
|
|
0U, // PseudoAtomicLoadNand32
|
|
0U, // PseudoAtomicLoadNand64
|
|
0U, // PseudoBR
|
|
0U, // PseudoBRIND
|
|
0U, // PseudoCALL
|
|
0U, // PseudoCALLIndirect
|
|
0U, // PseudoCALLReg
|
|
0U, // PseudoCCADD
|
|
0U, // PseudoCCADDI
|
|
0U, // PseudoCCADDIW
|
|
0U, // PseudoCCADDW
|
|
0U, // PseudoCCAND
|
|
0U, // PseudoCCANDI
|
|
0U, // PseudoCCANDN
|
|
0U, // PseudoCCMOVGPR
|
|
0U, // PseudoCCMOVGPRNoX0
|
|
0U, // PseudoCCOR
|
|
0U, // PseudoCCORI
|
|
0U, // PseudoCCORN
|
|
0U, // PseudoCCSLL
|
|
0U, // PseudoCCSLLI
|
|
0U, // PseudoCCSLLIW
|
|
0U, // PseudoCCSLLW
|
|
0U, // PseudoCCSRA
|
|
0U, // PseudoCCSRAI
|
|
0U, // PseudoCCSRAIW
|
|
0U, // PseudoCCSRAW
|
|
0U, // PseudoCCSRL
|
|
0U, // PseudoCCSRLI
|
|
0U, // PseudoCCSRLIW
|
|
0U, // PseudoCCSRLW
|
|
0U, // PseudoCCSUB
|
|
0U, // PseudoCCSUBW
|
|
0U, // PseudoCCXNOR
|
|
0U, // PseudoCCXOR
|
|
0U, // PseudoCCXORI
|
|
0U, // PseudoCmpXchg32
|
|
0U, // PseudoCmpXchg64
|
|
0U, // PseudoFLD
|
|
0U, // PseudoFLH
|
|
0U, // PseudoFLW
|
|
0U, // PseudoFROUND_D
|
|
0U, // PseudoFROUND_D_IN32X
|
|
0U, // PseudoFROUND_D_INX
|
|
0U, // PseudoFROUND_H
|
|
0U, // PseudoFROUND_H_INX
|
|
0U, // PseudoFROUND_S
|
|
0U, // PseudoFROUND_S_INX
|
|
0U, // PseudoFSD
|
|
0U, // PseudoFSH
|
|
0U, // PseudoFSW
|
|
0U, // PseudoJump
|
|
0U, // PseudoLA
|
|
0U, // PseudoLAImm
|
|
0U, // PseudoLA_TLSDESC
|
|
0U, // PseudoLA_TLS_GD
|
|
0U, // PseudoLA_TLS_IE
|
|
0U, // PseudoLB
|
|
0U, // PseudoLBU
|
|
0U, // PseudoLD
|
|
0U, // PseudoLGA
|
|
0U, // PseudoLH
|
|
0U, // PseudoLHU
|
|
0U, // PseudoLI
|
|
0U, // PseudoLLA
|
|
0U, // PseudoLLAImm
|
|
0U, // PseudoLW
|
|
0U, // PseudoLWU
|
|
0U, // PseudoLongBEQ
|
|
0U, // PseudoLongBGE
|
|
0U, // PseudoLongBGEU
|
|
0U, // PseudoLongBLT
|
|
0U, // PseudoLongBLTU
|
|
0U, // PseudoLongBNE
|
|
0U, // PseudoMaskedAtomicLoadAdd32
|
|
0U, // PseudoMaskedAtomicLoadMax32
|
|
0U, // PseudoMaskedAtomicLoadMin32
|
|
0U, // PseudoMaskedAtomicLoadNand32
|
|
0U, // PseudoMaskedAtomicLoadSub32
|
|
0U, // PseudoMaskedAtomicLoadUMax32
|
|
0U, // PseudoMaskedAtomicLoadUMin32
|
|
0U, // PseudoMaskedAtomicSwap32
|
|
0U, // PseudoMaskedCmpXchg32
|
|
0U, // PseudoMovImm
|
|
0U, // PseudoQuietFLE_D
|
|
0U, // PseudoQuietFLE_D_IN32X
|
|
0U, // PseudoQuietFLE_D_INX
|
|
0U, // PseudoQuietFLE_H
|
|
0U, // PseudoQuietFLE_H_INX
|
|
0U, // PseudoQuietFLE_S
|
|
0U, // PseudoQuietFLE_S_INX
|
|
0U, // PseudoQuietFLT_D
|
|
0U, // PseudoQuietFLT_D_IN32X
|
|
0U, // PseudoQuietFLT_D_INX
|
|
0U, // PseudoQuietFLT_H
|
|
0U, // PseudoQuietFLT_H_INX
|
|
0U, // PseudoQuietFLT_S
|
|
0U, // PseudoQuietFLT_S_INX
|
|
0U, // PseudoRET
|
|
0U, // PseudoRV32ZdinxLD
|
|
0U, // PseudoRV32ZdinxSD
|
|
0U, // PseudoRVVInitUndefM1
|
|
0U, // PseudoRVVInitUndefM2
|
|
0U, // PseudoRVVInitUndefM4
|
|
0U, // PseudoRVVInitUndefM8
|
|
0U, // PseudoReadVL
|
|
0U, // PseudoReadVLENB
|
|
0U, // PseudoSB
|
|
0U, // PseudoSD
|
|
0U, // PseudoSEXT_B
|
|
0U, // PseudoSEXT_H
|
|
0U, // PseudoSH
|
|
0U, // PseudoSW
|
|
0U, // PseudoTAIL
|
|
0U, // PseudoTAILIndirect
|
|
0U, // PseudoTHVdotVMAQASU_VV_M1
|
|
0U, // PseudoTHVdotVMAQASU_VV_M1_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VV_M2
|
|
0U, // PseudoTHVdotVMAQASU_VV_M2_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VV_M4
|
|
0U, // PseudoTHVdotVMAQASU_VV_M4_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VV_M8
|
|
0U, // PseudoTHVdotVMAQASU_VV_M8_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VV_MF2
|
|
0U, // PseudoTHVdotVMAQASU_VV_MF2_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VX_M1
|
|
0U, // PseudoTHVdotVMAQASU_VX_M1_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VX_M2
|
|
0U, // PseudoTHVdotVMAQASU_VX_M2_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VX_M4
|
|
0U, // PseudoTHVdotVMAQASU_VX_M4_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VX_M8
|
|
0U, // PseudoTHVdotVMAQASU_VX_M8_MASK
|
|
0U, // PseudoTHVdotVMAQASU_VX_MF2
|
|
0U, // PseudoTHVdotVMAQASU_VX_MF2_MASK
|
|
0U, // PseudoTHVdotVMAQAUS_VX_M1
|
|
0U, // PseudoTHVdotVMAQAUS_VX_M1_MASK
|
|
0U, // PseudoTHVdotVMAQAUS_VX_M2
|
|
0U, // PseudoTHVdotVMAQAUS_VX_M2_MASK
|
|
0U, // PseudoTHVdotVMAQAUS_VX_M4
|
|
0U, // PseudoTHVdotVMAQAUS_VX_M4_MASK
|
|
0U, // PseudoTHVdotVMAQAUS_VX_M8
|
|
0U, // PseudoTHVdotVMAQAUS_VX_M8_MASK
|
|
0U, // PseudoTHVdotVMAQAUS_VX_MF2
|
|
0U, // PseudoTHVdotVMAQAUS_VX_MF2_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VV_M1
|
|
0U, // PseudoTHVdotVMAQAU_VV_M1_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VV_M2
|
|
0U, // PseudoTHVdotVMAQAU_VV_M2_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VV_M4
|
|
0U, // PseudoTHVdotVMAQAU_VV_M4_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VV_M8
|
|
0U, // PseudoTHVdotVMAQAU_VV_M8_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VV_MF2
|
|
0U, // PseudoTHVdotVMAQAU_VV_MF2_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VX_M1
|
|
0U, // PseudoTHVdotVMAQAU_VX_M1_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VX_M2
|
|
0U, // PseudoTHVdotVMAQAU_VX_M2_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VX_M4
|
|
0U, // PseudoTHVdotVMAQAU_VX_M4_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VX_M8
|
|
0U, // PseudoTHVdotVMAQAU_VX_M8_MASK
|
|
0U, // PseudoTHVdotVMAQAU_VX_MF2
|
|
0U, // PseudoTHVdotVMAQAU_VX_MF2_MASK
|
|
0U, // PseudoTHVdotVMAQA_VV_M1
|
|
0U, // PseudoTHVdotVMAQA_VV_M1_MASK
|
|
0U, // PseudoTHVdotVMAQA_VV_M2
|
|
0U, // PseudoTHVdotVMAQA_VV_M2_MASK
|
|
0U, // PseudoTHVdotVMAQA_VV_M4
|
|
0U, // PseudoTHVdotVMAQA_VV_M4_MASK
|
|
0U, // PseudoTHVdotVMAQA_VV_M8
|
|
0U, // PseudoTHVdotVMAQA_VV_M8_MASK
|
|
0U, // PseudoTHVdotVMAQA_VV_MF2
|
|
0U, // PseudoTHVdotVMAQA_VV_MF2_MASK
|
|
0U, // PseudoTHVdotVMAQA_VX_M1
|
|
0U, // PseudoTHVdotVMAQA_VX_M1_MASK
|
|
0U, // PseudoTHVdotVMAQA_VX_M2
|
|
0U, // PseudoTHVdotVMAQA_VX_M2_MASK
|
|
0U, // PseudoTHVdotVMAQA_VX_M4
|
|
0U, // PseudoTHVdotVMAQA_VX_M4_MASK
|
|
0U, // PseudoTHVdotVMAQA_VX_M8
|
|
0U, // PseudoTHVdotVMAQA_VX_M8_MASK
|
|
0U, // PseudoTHVdotVMAQA_VX_MF2
|
|
0U, // PseudoTHVdotVMAQA_VX_MF2_MASK
|
|
0U, // PseudoTLSDESCCall
|
|
0U, // PseudoVAADDU_VV_M1
|
|
0U, // PseudoVAADDU_VV_M1_MASK
|
|
0U, // PseudoVAADDU_VV_M2
|
|
0U, // PseudoVAADDU_VV_M2_MASK
|
|
0U, // PseudoVAADDU_VV_M4
|
|
0U, // PseudoVAADDU_VV_M4_MASK
|
|
0U, // PseudoVAADDU_VV_M8
|
|
0U, // PseudoVAADDU_VV_M8_MASK
|
|
0U, // PseudoVAADDU_VV_MF2
|
|
0U, // PseudoVAADDU_VV_MF2_MASK
|
|
0U, // PseudoVAADDU_VV_MF4
|
|
0U, // PseudoVAADDU_VV_MF4_MASK
|
|
0U, // PseudoVAADDU_VV_MF8
|
|
0U, // PseudoVAADDU_VV_MF8_MASK
|
|
0U, // PseudoVAADDU_VX_M1
|
|
0U, // PseudoVAADDU_VX_M1_MASK
|
|
0U, // PseudoVAADDU_VX_M2
|
|
0U, // PseudoVAADDU_VX_M2_MASK
|
|
0U, // PseudoVAADDU_VX_M4
|
|
0U, // PseudoVAADDU_VX_M4_MASK
|
|
0U, // PseudoVAADDU_VX_M8
|
|
0U, // PseudoVAADDU_VX_M8_MASK
|
|
0U, // PseudoVAADDU_VX_MF2
|
|
0U, // PseudoVAADDU_VX_MF2_MASK
|
|
0U, // PseudoVAADDU_VX_MF4
|
|
0U, // PseudoVAADDU_VX_MF4_MASK
|
|
0U, // PseudoVAADDU_VX_MF8
|
|
0U, // PseudoVAADDU_VX_MF8_MASK
|
|
0U, // PseudoVAADD_VV_M1
|
|
0U, // PseudoVAADD_VV_M1_MASK
|
|
0U, // PseudoVAADD_VV_M2
|
|
0U, // PseudoVAADD_VV_M2_MASK
|
|
0U, // PseudoVAADD_VV_M4
|
|
0U, // PseudoVAADD_VV_M4_MASK
|
|
0U, // PseudoVAADD_VV_M8
|
|
0U, // PseudoVAADD_VV_M8_MASK
|
|
0U, // PseudoVAADD_VV_MF2
|
|
0U, // PseudoVAADD_VV_MF2_MASK
|
|
0U, // PseudoVAADD_VV_MF4
|
|
0U, // PseudoVAADD_VV_MF4_MASK
|
|
0U, // PseudoVAADD_VV_MF8
|
|
0U, // PseudoVAADD_VV_MF8_MASK
|
|
0U, // PseudoVAADD_VX_M1
|
|
0U, // PseudoVAADD_VX_M1_MASK
|
|
0U, // PseudoVAADD_VX_M2
|
|
0U, // PseudoVAADD_VX_M2_MASK
|
|
0U, // PseudoVAADD_VX_M4
|
|
0U, // PseudoVAADD_VX_M4_MASK
|
|
0U, // PseudoVAADD_VX_M8
|
|
0U, // PseudoVAADD_VX_M8_MASK
|
|
0U, // PseudoVAADD_VX_MF2
|
|
0U, // PseudoVAADD_VX_MF2_MASK
|
|
0U, // PseudoVAADD_VX_MF4
|
|
0U, // PseudoVAADD_VX_MF4_MASK
|
|
0U, // PseudoVAADD_VX_MF8
|
|
0U, // PseudoVAADD_VX_MF8_MASK
|
|
0U, // PseudoVADC_VIM_M1
|
|
0U, // PseudoVADC_VIM_M2
|
|
0U, // PseudoVADC_VIM_M4
|
|
0U, // PseudoVADC_VIM_M8
|
|
0U, // PseudoVADC_VIM_MF2
|
|
0U, // PseudoVADC_VIM_MF4
|
|
0U, // PseudoVADC_VIM_MF8
|
|
0U, // PseudoVADC_VVM_M1
|
|
0U, // PseudoVADC_VVM_M2
|
|
0U, // PseudoVADC_VVM_M4
|
|
0U, // PseudoVADC_VVM_M8
|
|
0U, // PseudoVADC_VVM_MF2
|
|
0U, // PseudoVADC_VVM_MF4
|
|
0U, // PseudoVADC_VVM_MF8
|
|
0U, // PseudoVADC_VXM_M1
|
|
0U, // PseudoVADC_VXM_M2
|
|
0U, // PseudoVADC_VXM_M4
|
|
0U, // PseudoVADC_VXM_M8
|
|
0U, // PseudoVADC_VXM_MF2
|
|
0U, // PseudoVADC_VXM_MF4
|
|
0U, // PseudoVADC_VXM_MF8
|
|
0U, // PseudoVADD_VI_M1
|
|
0U, // PseudoVADD_VI_M1_MASK
|
|
0U, // PseudoVADD_VI_M2
|
|
0U, // PseudoVADD_VI_M2_MASK
|
|
0U, // PseudoVADD_VI_M4
|
|
0U, // PseudoVADD_VI_M4_MASK
|
|
0U, // PseudoVADD_VI_M8
|
|
0U, // PseudoVADD_VI_M8_MASK
|
|
0U, // PseudoVADD_VI_MF2
|
|
0U, // PseudoVADD_VI_MF2_MASK
|
|
0U, // PseudoVADD_VI_MF4
|
|
0U, // PseudoVADD_VI_MF4_MASK
|
|
0U, // PseudoVADD_VI_MF8
|
|
0U, // PseudoVADD_VI_MF8_MASK
|
|
0U, // PseudoVADD_VV_M1
|
|
0U, // PseudoVADD_VV_M1_MASK
|
|
0U, // PseudoVADD_VV_M2
|
|
0U, // PseudoVADD_VV_M2_MASK
|
|
0U, // PseudoVADD_VV_M4
|
|
0U, // PseudoVADD_VV_M4_MASK
|
|
0U, // PseudoVADD_VV_M8
|
|
0U, // PseudoVADD_VV_M8_MASK
|
|
0U, // PseudoVADD_VV_MF2
|
|
0U, // PseudoVADD_VV_MF2_MASK
|
|
0U, // PseudoVADD_VV_MF4
|
|
0U, // PseudoVADD_VV_MF4_MASK
|
|
0U, // PseudoVADD_VV_MF8
|
|
0U, // PseudoVADD_VV_MF8_MASK
|
|
0U, // PseudoVADD_VX_M1
|
|
0U, // PseudoVADD_VX_M1_MASK
|
|
0U, // PseudoVADD_VX_M2
|
|
0U, // PseudoVADD_VX_M2_MASK
|
|
0U, // PseudoVADD_VX_M4
|
|
0U, // PseudoVADD_VX_M4_MASK
|
|
0U, // PseudoVADD_VX_M8
|
|
0U, // PseudoVADD_VX_M8_MASK
|
|
0U, // PseudoVADD_VX_MF2
|
|
0U, // PseudoVADD_VX_MF2_MASK
|
|
0U, // PseudoVADD_VX_MF4
|
|
0U, // PseudoVADD_VX_MF4_MASK
|
|
0U, // PseudoVADD_VX_MF8
|
|
0U, // PseudoVADD_VX_MF8_MASK
|
|
0U, // PseudoVAESDF_VS_M1_M1
|
|
0U, // PseudoVAESDF_VS_M1_MF2
|
|
0U, // PseudoVAESDF_VS_M1_MF4
|
|
0U, // PseudoVAESDF_VS_M1_MF8
|
|
0U, // PseudoVAESDF_VS_M2_M1
|
|
0U, // PseudoVAESDF_VS_M2_M2
|
|
0U, // PseudoVAESDF_VS_M2_MF2
|
|
0U, // PseudoVAESDF_VS_M2_MF4
|
|
0U, // PseudoVAESDF_VS_M2_MF8
|
|
0U, // PseudoVAESDF_VS_M4_M1
|
|
0U, // PseudoVAESDF_VS_M4_M2
|
|
0U, // PseudoVAESDF_VS_M4_M4
|
|
0U, // PseudoVAESDF_VS_M4_MF2
|
|
0U, // PseudoVAESDF_VS_M4_MF4
|
|
0U, // PseudoVAESDF_VS_M4_MF8
|
|
0U, // PseudoVAESDF_VS_M8_M1
|
|
0U, // PseudoVAESDF_VS_M8_M2
|
|
0U, // PseudoVAESDF_VS_M8_M4
|
|
0U, // PseudoVAESDF_VS_M8_MF2
|
|
0U, // PseudoVAESDF_VS_M8_MF4
|
|
0U, // PseudoVAESDF_VS_M8_MF8
|
|
0U, // PseudoVAESDF_VS_MF2_MF2
|
|
0U, // PseudoVAESDF_VS_MF2_MF4
|
|
0U, // PseudoVAESDF_VS_MF2_MF8
|
|
0U, // PseudoVAESDF_VV_M1
|
|
0U, // PseudoVAESDF_VV_M2
|
|
0U, // PseudoVAESDF_VV_M4
|
|
0U, // PseudoVAESDF_VV_M8
|
|
0U, // PseudoVAESDF_VV_MF2
|
|
0U, // PseudoVAESDM_VS_M1_M1
|
|
0U, // PseudoVAESDM_VS_M1_MF2
|
|
0U, // PseudoVAESDM_VS_M1_MF4
|
|
0U, // PseudoVAESDM_VS_M1_MF8
|
|
0U, // PseudoVAESDM_VS_M2_M1
|
|
0U, // PseudoVAESDM_VS_M2_M2
|
|
0U, // PseudoVAESDM_VS_M2_MF2
|
|
0U, // PseudoVAESDM_VS_M2_MF4
|
|
0U, // PseudoVAESDM_VS_M2_MF8
|
|
0U, // PseudoVAESDM_VS_M4_M1
|
|
0U, // PseudoVAESDM_VS_M4_M2
|
|
0U, // PseudoVAESDM_VS_M4_M4
|
|
0U, // PseudoVAESDM_VS_M4_MF2
|
|
0U, // PseudoVAESDM_VS_M4_MF4
|
|
0U, // PseudoVAESDM_VS_M4_MF8
|
|
0U, // PseudoVAESDM_VS_M8_M1
|
|
0U, // PseudoVAESDM_VS_M8_M2
|
|
0U, // PseudoVAESDM_VS_M8_M4
|
|
0U, // PseudoVAESDM_VS_M8_MF2
|
|
0U, // PseudoVAESDM_VS_M8_MF4
|
|
0U, // PseudoVAESDM_VS_M8_MF8
|
|
0U, // PseudoVAESDM_VS_MF2_MF2
|
|
0U, // PseudoVAESDM_VS_MF2_MF4
|
|
0U, // PseudoVAESDM_VS_MF2_MF8
|
|
0U, // PseudoVAESDM_VV_M1
|
|
0U, // PseudoVAESDM_VV_M2
|
|
0U, // PseudoVAESDM_VV_M4
|
|
0U, // PseudoVAESDM_VV_M8
|
|
0U, // PseudoVAESDM_VV_MF2
|
|
0U, // PseudoVAESEF_VS_M1_M1
|
|
0U, // PseudoVAESEF_VS_M1_MF2
|
|
0U, // PseudoVAESEF_VS_M1_MF4
|
|
0U, // PseudoVAESEF_VS_M1_MF8
|
|
0U, // PseudoVAESEF_VS_M2_M1
|
|
0U, // PseudoVAESEF_VS_M2_M2
|
|
0U, // PseudoVAESEF_VS_M2_MF2
|
|
0U, // PseudoVAESEF_VS_M2_MF4
|
|
0U, // PseudoVAESEF_VS_M2_MF8
|
|
0U, // PseudoVAESEF_VS_M4_M1
|
|
0U, // PseudoVAESEF_VS_M4_M2
|
|
0U, // PseudoVAESEF_VS_M4_M4
|
|
0U, // PseudoVAESEF_VS_M4_MF2
|
|
0U, // PseudoVAESEF_VS_M4_MF4
|
|
0U, // PseudoVAESEF_VS_M4_MF8
|
|
0U, // PseudoVAESEF_VS_M8_M1
|
|
0U, // PseudoVAESEF_VS_M8_M2
|
|
0U, // PseudoVAESEF_VS_M8_M4
|
|
0U, // PseudoVAESEF_VS_M8_MF2
|
|
0U, // PseudoVAESEF_VS_M8_MF4
|
|
0U, // PseudoVAESEF_VS_M8_MF8
|
|
0U, // PseudoVAESEF_VS_MF2_MF2
|
|
0U, // PseudoVAESEF_VS_MF2_MF4
|
|
0U, // PseudoVAESEF_VS_MF2_MF8
|
|
0U, // PseudoVAESEF_VV_M1
|
|
0U, // PseudoVAESEF_VV_M2
|
|
0U, // PseudoVAESEF_VV_M4
|
|
0U, // PseudoVAESEF_VV_M8
|
|
0U, // PseudoVAESEF_VV_MF2
|
|
0U, // PseudoVAESEM_VS_M1_M1
|
|
0U, // PseudoVAESEM_VS_M1_MF2
|
|
0U, // PseudoVAESEM_VS_M1_MF4
|
|
0U, // PseudoVAESEM_VS_M1_MF8
|
|
0U, // PseudoVAESEM_VS_M2_M1
|
|
0U, // PseudoVAESEM_VS_M2_M2
|
|
0U, // PseudoVAESEM_VS_M2_MF2
|
|
0U, // PseudoVAESEM_VS_M2_MF4
|
|
0U, // PseudoVAESEM_VS_M2_MF8
|
|
0U, // PseudoVAESEM_VS_M4_M1
|
|
0U, // PseudoVAESEM_VS_M4_M2
|
|
0U, // PseudoVAESEM_VS_M4_M4
|
|
0U, // PseudoVAESEM_VS_M4_MF2
|
|
0U, // PseudoVAESEM_VS_M4_MF4
|
|
0U, // PseudoVAESEM_VS_M4_MF8
|
|
0U, // PseudoVAESEM_VS_M8_M1
|
|
0U, // PseudoVAESEM_VS_M8_M2
|
|
0U, // PseudoVAESEM_VS_M8_M4
|
|
0U, // PseudoVAESEM_VS_M8_MF2
|
|
0U, // PseudoVAESEM_VS_M8_MF4
|
|
0U, // PseudoVAESEM_VS_M8_MF8
|
|
0U, // PseudoVAESEM_VS_MF2_MF2
|
|
0U, // PseudoVAESEM_VS_MF2_MF4
|
|
0U, // PseudoVAESEM_VS_MF2_MF8
|
|
0U, // PseudoVAESEM_VV_M1
|
|
0U, // PseudoVAESEM_VV_M2
|
|
0U, // PseudoVAESEM_VV_M4
|
|
0U, // PseudoVAESEM_VV_M8
|
|
0U, // PseudoVAESEM_VV_MF2
|
|
0U, // PseudoVAESKF1_VI_M1
|
|
0U, // PseudoVAESKF1_VI_M2
|
|
0U, // PseudoVAESKF1_VI_M4
|
|
0U, // PseudoVAESKF1_VI_M8
|
|
0U, // PseudoVAESKF1_VI_MF2
|
|
0U, // PseudoVAESKF2_VI_M1
|
|
0U, // PseudoVAESKF2_VI_M2
|
|
0U, // PseudoVAESKF2_VI_M4
|
|
0U, // PseudoVAESKF2_VI_M8
|
|
0U, // PseudoVAESKF2_VI_MF2
|
|
0U, // PseudoVAESZ_VS_M1_M1
|
|
0U, // PseudoVAESZ_VS_M1_MF2
|
|
0U, // PseudoVAESZ_VS_M1_MF4
|
|
0U, // PseudoVAESZ_VS_M1_MF8
|
|
0U, // PseudoVAESZ_VS_M2_M1
|
|
0U, // PseudoVAESZ_VS_M2_M2
|
|
0U, // PseudoVAESZ_VS_M2_MF2
|
|
0U, // PseudoVAESZ_VS_M2_MF4
|
|
0U, // PseudoVAESZ_VS_M2_MF8
|
|
0U, // PseudoVAESZ_VS_M4_M1
|
|
0U, // PseudoVAESZ_VS_M4_M2
|
|
0U, // PseudoVAESZ_VS_M4_M4
|
|
0U, // PseudoVAESZ_VS_M4_MF2
|
|
0U, // PseudoVAESZ_VS_M4_MF4
|
|
0U, // PseudoVAESZ_VS_M4_MF8
|
|
0U, // PseudoVAESZ_VS_M8_M1
|
|
0U, // PseudoVAESZ_VS_M8_M2
|
|
0U, // PseudoVAESZ_VS_M8_M4
|
|
0U, // PseudoVAESZ_VS_M8_MF2
|
|
0U, // PseudoVAESZ_VS_M8_MF4
|
|
0U, // PseudoVAESZ_VS_M8_MF8
|
|
0U, // PseudoVAESZ_VS_MF2_MF2
|
|
0U, // PseudoVAESZ_VS_MF2_MF4
|
|
0U, // PseudoVAESZ_VS_MF2_MF8
|
|
0U, // PseudoVANDN_VV_M1
|
|
0U, // PseudoVANDN_VV_M1_MASK
|
|
0U, // PseudoVANDN_VV_M2
|
|
0U, // PseudoVANDN_VV_M2_MASK
|
|
0U, // PseudoVANDN_VV_M4
|
|
0U, // PseudoVANDN_VV_M4_MASK
|
|
0U, // PseudoVANDN_VV_M8
|
|
0U, // PseudoVANDN_VV_M8_MASK
|
|
0U, // PseudoVANDN_VV_MF2
|
|
0U, // PseudoVANDN_VV_MF2_MASK
|
|
0U, // PseudoVANDN_VV_MF4
|
|
0U, // PseudoVANDN_VV_MF4_MASK
|
|
0U, // PseudoVANDN_VV_MF8
|
|
0U, // PseudoVANDN_VV_MF8_MASK
|
|
0U, // PseudoVANDN_VX_M1
|
|
0U, // PseudoVANDN_VX_M1_MASK
|
|
0U, // PseudoVANDN_VX_M2
|
|
0U, // PseudoVANDN_VX_M2_MASK
|
|
0U, // PseudoVANDN_VX_M4
|
|
0U, // PseudoVANDN_VX_M4_MASK
|
|
0U, // PseudoVANDN_VX_M8
|
|
0U, // PseudoVANDN_VX_M8_MASK
|
|
0U, // PseudoVANDN_VX_MF2
|
|
0U, // PseudoVANDN_VX_MF2_MASK
|
|
0U, // PseudoVANDN_VX_MF4
|
|
0U, // PseudoVANDN_VX_MF4_MASK
|
|
0U, // PseudoVANDN_VX_MF8
|
|
0U, // PseudoVANDN_VX_MF8_MASK
|
|
0U, // PseudoVAND_VI_M1
|
|
0U, // PseudoVAND_VI_M1_MASK
|
|
0U, // PseudoVAND_VI_M2
|
|
0U, // PseudoVAND_VI_M2_MASK
|
|
0U, // PseudoVAND_VI_M4
|
|
0U, // PseudoVAND_VI_M4_MASK
|
|
0U, // PseudoVAND_VI_M8
|
|
0U, // PseudoVAND_VI_M8_MASK
|
|
0U, // PseudoVAND_VI_MF2
|
|
0U, // PseudoVAND_VI_MF2_MASK
|
|
0U, // PseudoVAND_VI_MF4
|
|
0U, // PseudoVAND_VI_MF4_MASK
|
|
0U, // PseudoVAND_VI_MF8
|
|
0U, // PseudoVAND_VI_MF8_MASK
|
|
0U, // PseudoVAND_VV_M1
|
|
0U, // PseudoVAND_VV_M1_MASK
|
|
0U, // PseudoVAND_VV_M2
|
|
0U, // PseudoVAND_VV_M2_MASK
|
|
0U, // PseudoVAND_VV_M4
|
|
0U, // PseudoVAND_VV_M4_MASK
|
|
0U, // PseudoVAND_VV_M8
|
|
0U, // PseudoVAND_VV_M8_MASK
|
|
0U, // PseudoVAND_VV_MF2
|
|
0U, // PseudoVAND_VV_MF2_MASK
|
|
0U, // PseudoVAND_VV_MF4
|
|
0U, // PseudoVAND_VV_MF4_MASK
|
|
0U, // PseudoVAND_VV_MF8
|
|
0U, // PseudoVAND_VV_MF8_MASK
|
|
0U, // PseudoVAND_VX_M1
|
|
0U, // PseudoVAND_VX_M1_MASK
|
|
0U, // PseudoVAND_VX_M2
|
|
0U, // PseudoVAND_VX_M2_MASK
|
|
0U, // PseudoVAND_VX_M4
|
|
0U, // PseudoVAND_VX_M4_MASK
|
|
0U, // PseudoVAND_VX_M8
|
|
0U, // PseudoVAND_VX_M8_MASK
|
|
0U, // PseudoVAND_VX_MF2
|
|
0U, // PseudoVAND_VX_MF2_MASK
|
|
0U, // PseudoVAND_VX_MF4
|
|
0U, // PseudoVAND_VX_MF4_MASK
|
|
0U, // PseudoVAND_VX_MF8
|
|
0U, // PseudoVAND_VX_MF8_MASK
|
|
0U, // PseudoVASUBU_VV_M1
|
|
0U, // PseudoVASUBU_VV_M1_MASK
|
|
0U, // PseudoVASUBU_VV_M2
|
|
0U, // PseudoVASUBU_VV_M2_MASK
|
|
0U, // PseudoVASUBU_VV_M4
|
|
0U, // PseudoVASUBU_VV_M4_MASK
|
|
0U, // PseudoVASUBU_VV_M8
|
|
0U, // PseudoVASUBU_VV_M8_MASK
|
|
0U, // PseudoVASUBU_VV_MF2
|
|
0U, // PseudoVASUBU_VV_MF2_MASK
|
|
0U, // PseudoVASUBU_VV_MF4
|
|
0U, // PseudoVASUBU_VV_MF4_MASK
|
|
0U, // PseudoVASUBU_VV_MF8
|
|
0U, // PseudoVASUBU_VV_MF8_MASK
|
|
0U, // PseudoVASUBU_VX_M1
|
|
0U, // PseudoVASUBU_VX_M1_MASK
|
|
0U, // PseudoVASUBU_VX_M2
|
|
0U, // PseudoVASUBU_VX_M2_MASK
|
|
0U, // PseudoVASUBU_VX_M4
|
|
0U, // PseudoVASUBU_VX_M4_MASK
|
|
0U, // PseudoVASUBU_VX_M8
|
|
0U, // PseudoVASUBU_VX_M8_MASK
|
|
0U, // PseudoVASUBU_VX_MF2
|
|
0U, // PseudoVASUBU_VX_MF2_MASK
|
|
0U, // PseudoVASUBU_VX_MF4
|
|
0U, // PseudoVASUBU_VX_MF4_MASK
|
|
0U, // PseudoVASUBU_VX_MF8
|
|
0U, // PseudoVASUBU_VX_MF8_MASK
|
|
0U, // PseudoVASUB_VV_M1
|
|
0U, // PseudoVASUB_VV_M1_MASK
|
|
0U, // PseudoVASUB_VV_M2
|
|
0U, // PseudoVASUB_VV_M2_MASK
|
|
0U, // PseudoVASUB_VV_M4
|
|
0U, // PseudoVASUB_VV_M4_MASK
|
|
0U, // PseudoVASUB_VV_M8
|
|
0U, // PseudoVASUB_VV_M8_MASK
|
|
0U, // PseudoVASUB_VV_MF2
|
|
0U, // PseudoVASUB_VV_MF2_MASK
|
|
0U, // PseudoVASUB_VV_MF4
|
|
0U, // PseudoVASUB_VV_MF4_MASK
|
|
0U, // PseudoVASUB_VV_MF8
|
|
0U, // PseudoVASUB_VV_MF8_MASK
|
|
0U, // PseudoVASUB_VX_M1
|
|
0U, // PseudoVASUB_VX_M1_MASK
|
|
0U, // PseudoVASUB_VX_M2
|
|
0U, // PseudoVASUB_VX_M2_MASK
|
|
0U, // PseudoVASUB_VX_M4
|
|
0U, // PseudoVASUB_VX_M4_MASK
|
|
0U, // PseudoVASUB_VX_M8
|
|
0U, // PseudoVASUB_VX_M8_MASK
|
|
0U, // PseudoVASUB_VX_MF2
|
|
0U, // PseudoVASUB_VX_MF2_MASK
|
|
0U, // PseudoVASUB_VX_MF4
|
|
0U, // PseudoVASUB_VX_MF4_MASK
|
|
0U, // PseudoVASUB_VX_MF8
|
|
0U, // PseudoVASUB_VX_MF8_MASK
|
|
0U, // PseudoVBREV8_V_M1
|
|
0U, // PseudoVBREV8_V_M1_MASK
|
|
0U, // PseudoVBREV8_V_M2
|
|
0U, // PseudoVBREV8_V_M2_MASK
|
|
0U, // PseudoVBREV8_V_M4
|
|
0U, // PseudoVBREV8_V_M4_MASK
|
|
0U, // PseudoVBREV8_V_M8
|
|
0U, // PseudoVBREV8_V_M8_MASK
|
|
0U, // PseudoVBREV8_V_MF2
|
|
0U, // PseudoVBREV8_V_MF2_MASK
|
|
0U, // PseudoVBREV8_V_MF4
|
|
0U, // PseudoVBREV8_V_MF4_MASK
|
|
0U, // PseudoVBREV8_V_MF8
|
|
0U, // PseudoVBREV8_V_MF8_MASK
|
|
0U, // PseudoVBREV_V_M1
|
|
0U, // PseudoVBREV_V_M1_MASK
|
|
0U, // PseudoVBREV_V_M2
|
|
0U, // PseudoVBREV_V_M2_MASK
|
|
0U, // PseudoVBREV_V_M4
|
|
0U, // PseudoVBREV_V_M4_MASK
|
|
0U, // PseudoVBREV_V_M8
|
|
0U, // PseudoVBREV_V_M8_MASK
|
|
0U, // PseudoVBREV_V_MF2
|
|
0U, // PseudoVBREV_V_MF2_MASK
|
|
0U, // PseudoVBREV_V_MF4
|
|
0U, // PseudoVBREV_V_MF4_MASK
|
|
0U, // PseudoVBREV_V_MF8
|
|
0U, // PseudoVBREV_V_MF8_MASK
|
|
0U, // PseudoVCLMULH_VV_M1
|
|
0U, // PseudoVCLMULH_VV_M1_MASK
|
|
0U, // PseudoVCLMULH_VV_M2
|
|
0U, // PseudoVCLMULH_VV_M2_MASK
|
|
0U, // PseudoVCLMULH_VV_M4
|
|
0U, // PseudoVCLMULH_VV_M4_MASK
|
|
0U, // PseudoVCLMULH_VV_M8
|
|
0U, // PseudoVCLMULH_VV_M8_MASK
|
|
0U, // PseudoVCLMULH_VV_MF2
|
|
0U, // PseudoVCLMULH_VV_MF2_MASK
|
|
0U, // PseudoVCLMULH_VV_MF4
|
|
0U, // PseudoVCLMULH_VV_MF4_MASK
|
|
0U, // PseudoVCLMULH_VV_MF8
|
|
0U, // PseudoVCLMULH_VV_MF8_MASK
|
|
0U, // PseudoVCLMULH_VX_M1
|
|
0U, // PseudoVCLMULH_VX_M1_MASK
|
|
0U, // PseudoVCLMULH_VX_M2
|
|
0U, // PseudoVCLMULH_VX_M2_MASK
|
|
0U, // PseudoVCLMULH_VX_M4
|
|
0U, // PseudoVCLMULH_VX_M4_MASK
|
|
0U, // PseudoVCLMULH_VX_M8
|
|
0U, // PseudoVCLMULH_VX_M8_MASK
|
|
0U, // PseudoVCLMULH_VX_MF2
|
|
0U, // PseudoVCLMULH_VX_MF2_MASK
|
|
0U, // PseudoVCLMULH_VX_MF4
|
|
0U, // PseudoVCLMULH_VX_MF4_MASK
|
|
0U, // PseudoVCLMULH_VX_MF8
|
|
0U, // PseudoVCLMULH_VX_MF8_MASK
|
|
0U, // PseudoVCLMUL_VV_M1
|
|
0U, // PseudoVCLMUL_VV_M1_MASK
|
|
0U, // PseudoVCLMUL_VV_M2
|
|
0U, // PseudoVCLMUL_VV_M2_MASK
|
|
0U, // PseudoVCLMUL_VV_M4
|
|
0U, // PseudoVCLMUL_VV_M4_MASK
|
|
0U, // PseudoVCLMUL_VV_M8
|
|
0U, // PseudoVCLMUL_VV_M8_MASK
|
|
0U, // PseudoVCLMUL_VV_MF2
|
|
0U, // PseudoVCLMUL_VV_MF2_MASK
|
|
0U, // PseudoVCLMUL_VV_MF4
|
|
0U, // PseudoVCLMUL_VV_MF4_MASK
|
|
0U, // PseudoVCLMUL_VV_MF8
|
|
0U, // PseudoVCLMUL_VV_MF8_MASK
|
|
0U, // PseudoVCLMUL_VX_M1
|
|
0U, // PseudoVCLMUL_VX_M1_MASK
|
|
0U, // PseudoVCLMUL_VX_M2
|
|
0U, // PseudoVCLMUL_VX_M2_MASK
|
|
0U, // PseudoVCLMUL_VX_M4
|
|
0U, // PseudoVCLMUL_VX_M4_MASK
|
|
0U, // PseudoVCLMUL_VX_M8
|
|
0U, // PseudoVCLMUL_VX_M8_MASK
|
|
0U, // PseudoVCLMUL_VX_MF2
|
|
0U, // PseudoVCLMUL_VX_MF2_MASK
|
|
0U, // PseudoVCLMUL_VX_MF4
|
|
0U, // PseudoVCLMUL_VX_MF4_MASK
|
|
0U, // PseudoVCLMUL_VX_MF8
|
|
0U, // PseudoVCLMUL_VX_MF8_MASK
|
|
0U, // PseudoVCLZ_V_M1
|
|
0U, // PseudoVCLZ_V_M1_MASK
|
|
0U, // PseudoVCLZ_V_M2
|
|
0U, // PseudoVCLZ_V_M2_MASK
|
|
0U, // PseudoVCLZ_V_M4
|
|
0U, // PseudoVCLZ_V_M4_MASK
|
|
0U, // PseudoVCLZ_V_M8
|
|
0U, // PseudoVCLZ_V_M8_MASK
|
|
0U, // PseudoVCLZ_V_MF2
|
|
0U, // PseudoVCLZ_V_MF2_MASK
|
|
0U, // PseudoVCLZ_V_MF4
|
|
0U, // PseudoVCLZ_V_MF4_MASK
|
|
0U, // PseudoVCLZ_V_MF8
|
|
0U, // PseudoVCLZ_V_MF8_MASK
|
|
0U, // PseudoVCOMPRESS_VM_M1_E16
|
|
0U, // PseudoVCOMPRESS_VM_M1_E32
|
|
0U, // PseudoVCOMPRESS_VM_M1_E64
|
|
0U, // PseudoVCOMPRESS_VM_M1_E8
|
|
0U, // PseudoVCOMPRESS_VM_M2_E16
|
|
0U, // PseudoVCOMPRESS_VM_M2_E32
|
|
0U, // PseudoVCOMPRESS_VM_M2_E64
|
|
0U, // PseudoVCOMPRESS_VM_M2_E8
|
|
0U, // PseudoVCOMPRESS_VM_M4_E16
|
|
0U, // PseudoVCOMPRESS_VM_M4_E32
|
|
0U, // PseudoVCOMPRESS_VM_M4_E64
|
|
0U, // PseudoVCOMPRESS_VM_M4_E8
|
|
0U, // PseudoVCOMPRESS_VM_M8_E16
|
|
0U, // PseudoVCOMPRESS_VM_M8_E32
|
|
0U, // PseudoVCOMPRESS_VM_M8_E64
|
|
0U, // PseudoVCOMPRESS_VM_M8_E8
|
|
0U, // PseudoVCOMPRESS_VM_MF2_E16
|
|
0U, // PseudoVCOMPRESS_VM_MF2_E32
|
|
0U, // PseudoVCOMPRESS_VM_MF2_E8
|
|
0U, // PseudoVCOMPRESS_VM_MF4_E16
|
|
0U, // PseudoVCOMPRESS_VM_MF4_E8
|
|
0U, // PseudoVCOMPRESS_VM_MF8_E8
|
|
0U, // PseudoVCPOP_M_B1
|
|
0U, // PseudoVCPOP_M_B16
|
|
0U, // PseudoVCPOP_M_B16_MASK
|
|
0U, // PseudoVCPOP_M_B1_MASK
|
|
0U, // PseudoVCPOP_M_B2
|
|
0U, // PseudoVCPOP_M_B2_MASK
|
|
0U, // PseudoVCPOP_M_B32
|
|
0U, // PseudoVCPOP_M_B32_MASK
|
|
0U, // PseudoVCPOP_M_B4
|
|
0U, // PseudoVCPOP_M_B4_MASK
|
|
0U, // PseudoVCPOP_M_B64
|
|
0U, // PseudoVCPOP_M_B64_MASK
|
|
0U, // PseudoVCPOP_M_B8
|
|
0U, // PseudoVCPOP_M_B8_MASK
|
|
0U, // PseudoVCPOP_V_M1
|
|
0U, // PseudoVCPOP_V_M1_MASK
|
|
0U, // PseudoVCPOP_V_M2
|
|
0U, // PseudoVCPOP_V_M2_MASK
|
|
0U, // PseudoVCPOP_V_M4
|
|
0U, // PseudoVCPOP_V_M4_MASK
|
|
0U, // PseudoVCPOP_V_M8
|
|
0U, // PseudoVCPOP_V_M8_MASK
|
|
0U, // PseudoVCPOP_V_MF2
|
|
0U, // PseudoVCPOP_V_MF2_MASK
|
|
0U, // PseudoVCPOP_V_MF4
|
|
0U, // PseudoVCPOP_V_MF4_MASK
|
|
0U, // PseudoVCPOP_V_MF8
|
|
0U, // PseudoVCPOP_V_MF8_MASK
|
|
0U, // PseudoVCTZ_V_M1
|
|
0U, // PseudoVCTZ_V_M1_MASK
|
|
0U, // PseudoVCTZ_V_M2
|
|
0U, // PseudoVCTZ_V_M2_MASK
|
|
0U, // PseudoVCTZ_V_M4
|
|
0U, // PseudoVCTZ_V_M4_MASK
|
|
0U, // PseudoVCTZ_V_M8
|
|
0U, // PseudoVCTZ_V_M8_MASK
|
|
0U, // PseudoVCTZ_V_MF2
|
|
0U, // PseudoVCTZ_V_MF2_MASK
|
|
0U, // PseudoVCTZ_V_MF4
|
|
0U, // PseudoVCTZ_V_MF4_MASK
|
|
0U, // PseudoVCTZ_V_MF8
|
|
0U, // PseudoVCTZ_V_MF8_MASK
|
|
0U, // PseudoVC_FPR16VV_SE_M1
|
|
0U, // PseudoVC_FPR16VV_SE_M2
|
|
0U, // PseudoVC_FPR16VV_SE_M4
|
|
0U, // PseudoVC_FPR16VV_SE_M8
|
|
0U, // PseudoVC_FPR16VV_SE_MF2
|
|
0U, // PseudoVC_FPR16VV_SE_MF4
|
|
0U, // PseudoVC_FPR16VW_SE_M1
|
|
0U, // PseudoVC_FPR16VW_SE_M2
|
|
0U, // PseudoVC_FPR16VW_SE_M4
|
|
0U, // PseudoVC_FPR16VW_SE_M8
|
|
0U, // PseudoVC_FPR16VW_SE_MF2
|
|
0U, // PseudoVC_FPR16VW_SE_MF4
|
|
0U, // PseudoVC_FPR16V_SE_M1
|
|
0U, // PseudoVC_FPR16V_SE_M2
|
|
0U, // PseudoVC_FPR16V_SE_M4
|
|
0U, // PseudoVC_FPR16V_SE_M8
|
|
0U, // PseudoVC_FPR16V_SE_MF2
|
|
0U, // PseudoVC_FPR16V_SE_MF4
|
|
0U, // PseudoVC_FPR32VV_SE_M1
|
|
0U, // PseudoVC_FPR32VV_SE_M2
|
|
0U, // PseudoVC_FPR32VV_SE_M4
|
|
0U, // PseudoVC_FPR32VV_SE_M8
|
|
0U, // PseudoVC_FPR32VV_SE_MF2
|
|
0U, // PseudoVC_FPR32VW_SE_M1
|
|
0U, // PseudoVC_FPR32VW_SE_M2
|
|
0U, // PseudoVC_FPR32VW_SE_M4
|
|
0U, // PseudoVC_FPR32VW_SE_M8
|
|
0U, // PseudoVC_FPR32VW_SE_MF2
|
|
0U, // PseudoVC_FPR32V_SE_M1
|
|
0U, // PseudoVC_FPR32V_SE_M2
|
|
0U, // PseudoVC_FPR32V_SE_M4
|
|
0U, // PseudoVC_FPR32V_SE_M8
|
|
0U, // PseudoVC_FPR32V_SE_MF2
|
|
0U, // PseudoVC_FPR64VV_SE_M1
|
|
0U, // PseudoVC_FPR64VV_SE_M2
|
|
0U, // PseudoVC_FPR64VV_SE_M4
|
|
0U, // PseudoVC_FPR64VV_SE_M8
|
|
0U, // PseudoVC_FPR64V_SE_M1
|
|
0U, // PseudoVC_FPR64V_SE_M2
|
|
0U, // PseudoVC_FPR64V_SE_M4
|
|
0U, // PseudoVC_FPR64V_SE_M8
|
|
0U, // PseudoVC_IVV_SE_M1
|
|
0U, // PseudoVC_IVV_SE_M2
|
|
0U, // PseudoVC_IVV_SE_M4
|
|
0U, // PseudoVC_IVV_SE_M8
|
|
0U, // PseudoVC_IVV_SE_MF2
|
|
0U, // PseudoVC_IVV_SE_MF4
|
|
0U, // PseudoVC_IVV_SE_MF8
|
|
0U, // PseudoVC_IVW_SE_M1
|
|
0U, // PseudoVC_IVW_SE_M2
|
|
0U, // PseudoVC_IVW_SE_M4
|
|
0U, // PseudoVC_IVW_SE_MF2
|
|
0U, // PseudoVC_IVW_SE_MF4
|
|
0U, // PseudoVC_IVW_SE_MF8
|
|
0U, // PseudoVC_IV_SE_M1
|
|
0U, // PseudoVC_IV_SE_M2
|
|
0U, // PseudoVC_IV_SE_M4
|
|
0U, // PseudoVC_IV_SE_M8
|
|
0U, // PseudoVC_IV_SE_MF2
|
|
0U, // PseudoVC_IV_SE_MF4
|
|
0U, // PseudoVC_IV_SE_MF8
|
|
0U, // PseudoVC_I_SE_M1
|
|
0U, // PseudoVC_I_SE_M2
|
|
0U, // PseudoVC_I_SE_M4
|
|
0U, // PseudoVC_I_SE_M8
|
|
0U, // PseudoVC_I_SE_MF2
|
|
0U, // PseudoVC_I_SE_MF4
|
|
0U, // PseudoVC_I_SE_MF8
|
|
0U, // PseudoVC_VVV_SE_M1
|
|
0U, // PseudoVC_VVV_SE_M2
|
|
0U, // PseudoVC_VVV_SE_M4
|
|
0U, // PseudoVC_VVV_SE_M8
|
|
0U, // PseudoVC_VVV_SE_MF2
|
|
0U, // PseudoVC_VVV_SE_MF4
|
|
0U, // PseudoVC_VVV_SE_MF8
|
|
0U, // PseudoVC_VVW_SE_M1
|
|
0U, // PseudoVC_VVW_SE_M2
|
|
0U, // PseudoVC_VVW_SE_M4
|
|
0U, // PseudoVC_VVW_SE_MF2
|
|
0U, // PseudoVC_VVW_SE_MF4
|
|
0U, // PseudoVC_VVW_SE_MF8
|
|
0U, // PseudoVC_VV_SE_M1
|
|
0U, // PseudoVC_VV_SE_M2
|
|
0U, // PseudoVC_VV_SE_M4
|
|
0U, // PseudoVC_VV_SE_M8
|
|
0U, // PseudoVC_VV_SE_MF2
|
|
0U, // PseudoVC_VV_SE_MF4
|
|
0U, // PseudoVC_VV_SE_MF8
|
|
0U, // PseudoVC_V_FPR16VV_M1
|
|
0U, // PseudoVC_V_FPR16VV_M2
|
|
0U, // PseudoVC_V_FPR16VV_M4
|
|
0U, // PseudoVC_V_FPR16VV_M8
|
|
0U, // PseudoVC_V_FPR16VV_MF2
|
|
0U, // PseudoVC_V_FPR16VV_MF4
|
|
0U, // PseudoVC_V_FPR16VV_SE_M1
|
|
0U, // PseudoVC_V_FPR16VV_SE_M2
|
|
0U, // PseudoVC_V_FPR16VV_SE_M4
|
|
0U, // PseudoVC_V_FPR16VV_SE_M8
|
|
0U, // PseudoVC_V_FPR16VV_SE_MF2
|
|
0U, // PseudoVC_V_FPR16VV_SE_MF4
|
|
0U, // PseudoVC_V_FPR16VW_M1
|
|
0U, // PseudoVC_V_FPR16VW_M2
|
|
0U, // PseudoVC_V_FPR16VW_M4
|
|
0U, // PseudoVC_V_FPR16VW_M8
|
|
0U, // PseudoVC_V_FPR16VW_MF2
|
|
0U, // PseudoVC_V_FPR16VW_MF4
|
|
0U, // PseudoVC_V_FPR16VW_SE_M1
|
|
0U, // PseudoVC_V_FPR16VW_SE_M2
|
|
0U, // PseudoVC_V_FPR16VW_SE_M4
|
|
0U, // PseudoVC_V_FPR16VW_SE_M8
|
|
0U, // PseudoVC_V_FPR16VW_SE_MF2
|
|
0U, // PseudoVC_V_FPR16VW_SE_MF4
|
|
0U, // PseudoVC_V_FPR16V_M1
|
|
0U, // PseudoVC_V_FPR16V_M2
|
|
0U, // PseudoVC_V_FPR16V_M4
|
|
0U, // PseudoVC_V_FPR16V_M8
|
|
0U, // PseudoVC_V_FPR16V_MF2
|
|
0U, // PseudoVC_V_FPR16V_MF4
|
|
0U, // PseudoVC_V_FPR16V_SE_M1
|
|
0U, // PseudoVC_V_FPR16V_SE_M2
|
|
0U, // PseudoVC_V_FPR16V_SE_M4
|
|
0U, // PseudoVC_V_FPR16V_SE_M8
|
|
0U, // PseudoVC_V_FPR16V_SE_MF2
|
|
0U, // PseudoVC_V_FPR16V_SE_MF4
|
|
0U, // PseudoVC_V_FPR32VV_M1
|
|
0U, // PseudoVC_V_FPR32VV_M2
|
|
0U, // PseudoVC_V_FPR32VV_M4
|
|
0U, // PseudoVC_V_FPR32VV_M8
|
|
0U, // PseudoVC_V_FPR32VV_MF2
|
|
0U, // PseudoVC_V_FPR32VV_SE_M1
|
|
0U, // PseudoVC_V_FPR32VV_SE_M2
|
|
0U, // PseudoVC_V_FPR32VV_SE_M4
|
|
0U, // PseudoVC_V_FPR32VV_SE_M8
|
|
0U, // PseudoVC_V_FPR32VV_SE_MF2
|
|
0U, // PseudoVC_V_FPR32VW_M1
|
|
0U, // PseudoVC_V_FPR32VW_M2
|
|
0U, // PseudoVC_V_FPR32VW_M4
|
|
0U, // PseudoVC_V_FPR32VW_M8
|
|
0U, // PseudoVC_V_FPR32VW_MF2
|
|
0U, // PseudoVC_V_FPR32VW_SE_M1
|
|
0U, // PseudoVC_V_FPR32VW_SE_M2
|
|
0U, // PseudoVC_V_FPR32VW_SE_M4
|
|
0U, // PseudoVC_V_FPR32VW_SE_M8
|
|
0U, // PseudoVC_V_FPR32VW_SE_MF2
|
|
0U, // PseudoVC_V_FPR32V_M1
|
|
0U, // PseudoVC_V_FPR32V_M2
|
|
0U, // PseudoVC_V_FPR32V_M4
|
|
0U, // PseudoVC_V_FPR32V_M8
|
|
0U, // PseudoVC_V_FPR32V_MF2
|
|
0U, // PseudoVC_V_FPR32V_SE_M1
|
|
0U, // PseudoVC_V_FPR32V_SE_M2
|
|
0U, // PseudoVC_V_FPR32V_SE_M4
|
|
0U, // PseudoVC_V_FPR32V_SE_M8
|
|
0U, // PseudoVC_V_FPR32V_SE_MF2
|
|
0U, // PseudoVC_V_FPR64VV_M1
|
|
0U, // PseudoVC_V_FPR64VV_M2
|
|
0U, // PseudoVC_V_FPR64VV_M4
|
|
0U, // PseudoVC_V_FPR64VV_M8
|
|
0U, // PseudoVC_V_FPR64VV_SE_M1
|
|
0U, // PseudoVC_V_FPR64VV_SE_M2
|
|
0U, // PseudoVC_V_FPR64VV_SE_M4
|
|
0U, // PseudoVC_V_FPR64VV_SE_M8
|
|
0U, // PseudoVC_V_FPR64V_M1
|
|
0U, // PseudoVC_V_FPR64V_M2
|
|
0U, // PseudoVC_V_FPR64V_M4
|
|
0U, // PseudoVC_V_FPR64V_M8
|
|
0U, // PseudoVC_V_FPR64V_SE_M1
|
|
0U, // PseudoVC_V_FPR64V_SE_M2
|
|
0U, // PseudoVC_V_FPR64V_SE_M4
|
|
0U, // PseudoVC_V_FPR64V_SE_M8
|
|
0U, // PseudoVC_V_IVV_M1
|
|
0U, // PseudoVC_V_IVV_M2
|
|
0U, // PseudoVC_V_IVV_M4
|
|
0U, // PseudoVC_V_IVV_M8
|
|
0U, // PseudoVC_V_IVV_MF2
|
|
0U, // PseudoVC_V_IVV_MF4
|
|
0U, // PseudoVC_V_IVV_MF8
|
|
0U, // PseudoVC_V_IVV_SE_M1
|
|
0U, // PseudoVC_V_IVV_SE_M2
|
|
0U, // PseudoVC_V_IVV_SE_M4
|
|
0U, // PseudoVC_V_IVV_SE_M8
|
|
0U, // PseudoVC_V_IVV_SE_MF2
|
|
0U, // PseudoVC_V_IVV_SE_MF4
|
|
0U, // PseudoVC_V_IVV_SE_MF8
|
|
0U, // PseudoVC_V_IVW_M1
|
|
0U, // PseudoVC_V_IVW_M2
|
|
0U, // PseudoVC_V_IVW_M4
|
|
0U, // PseudoVC_V_IVW_MF2
|
|
0U, // PseudoVC_V_IVW_MF4
|
|
0U, // PseudoVC_V_IVW_MF8
|
|
0U, // PseudoVC_V_IVW_SE_M1
|
|
0U, // PseudoVC_V_IVW_SE_M2
|
|
0U, // PseudoVC_V_IVW_SE_M4
|
|
0U, // PseudoVC_V_IVW_SE_MF2
|
|
0U, // PseudoVC_V_IVW_SE_MF4
|
|
0U, // PseudoVC_V_IVW_SE_MF8
|
|
0U, // PseudoVC_V_IV_M1
|
|
0U, // PseudoVC_V_IV_M2
|
|
0U, // PseudoVC_V_IV_M4
|
|
0U, // PseudoVC_V_IV_M8
|
|
0U, // PseudoVC_V_IV_MF2
|
|
0U, // PseudoVC_V_IV_MF4
|
|
0U, // PseudoVC_V_IV_MF8
|
|
0U, // PseudoVC_V_IV_SE_M1
|
|
0U, // PseudoVC_V_IV_SE_M2
|
|
0U, // PseudoVC_V_IV_SE_M4
|
|
0U, // PseudoVC_V_IV_SE_M8
|
|
0U, // PseudoVC_V_IV_SE_MF2
|
|
0U, // PseudoVC_V_IV_SE_MF4
|
|
0U, // PseudoVC_V_IV_SE_MF8
|
|
0U, // PseudoVC_V_I_M1
|
|
0U, // PseudoVC_V_I_M2
|
|
0U, // PseudoVC_V_I_M4
|
|
0U, // PseudoVC_V_I_M8
|
|
0U, // PseudoVC_V_I_MF2
|
|
0U, // PseudoVC_V_I_MF4
|
|
0U, // PseudoVC_V_I_MF8
|
|
0U, // PseudoVC_V_I_SE_M1
|
|
0U, // PseudoVC_V_I_SE_M2
|
|
0U, // PseudoVC_V_I_SE_M4
|
|
0U, // PseudoVC_V_I_SE_M8
|
|
0U, // PseudoVC_V_I_SE_MF2
|
|
0U, // PseudoVC_V_I_SE_MF4
|
|
0U, // PseudoVC_V_I_SE_MF8
|
|
0U, // PseudoVC_V_VVV_M1
|
|
0U, // PseudoVC_V_VVV_M2
|
|
0U, // PseudoVC_V_VVV_M4
|
|
0U, // PseudoVC_V_VVV_M8
|
|
0U, // PseudoVC_V_VVV_MF2
|
|
0U, // PseudoVC_V_VVV_MF4
|
|
0U, // PseudoVC_V_VVV_MF8
|
|
0U, // PseudoVC_V_VVV_SE_M1
|
|
0U, // PseudoVC_V_VVV_SE_M2
|
|
0U, // PseudoVC_V_VVV_SE_M4
|
|
0U, // PseudoVC_V_VVV_SE_M8
|
|
0U, // PseudoVC_V_VVV_SE_MF2
|
|
0U, // PseudoVC_V_VVV_SE_MF4
|
|
0U, // PseudoVC_V_VVV_SE_MF8
|
|
0U, // PseudoVC_V_VVW_M1
|
|
0U, // PseudoVC_V_VVW_M2
|
|
0U, // PseudoVC_V_VVW_M4
|
|
0U, // PseudoVC_V_VVW_MF2
|
|
0U, // PseudoVC_V_VVW_MF4
|
|
0U, // PseudoVC_V_VVW_MF8
|
|
0U, // PseudoVC_V_VVW_SE_M1
|
|
0U, // PseudoVC_V_VVW_SE_M2
|
|
0U, // PseudoVC_V_VVW_SE_M4
|
|
0U, // PseudoVC_V_VVW_SE_MF2
|
|
0U, // PseudoVC_V_VVW_SE_MF4
|
|
0U, // PseudoVC_V_VVW_SE_MF8
|
|
0U, // PseudoVC_V_VV_M1
|
|
0U, // PseudoVC_V_VV_M2
|
|
0U, // PseudoVC_V_VV_M4
|
|
0U, // PseudoVC_V_VV_M8
|
|
0U, // PseudoVC_V_VV_MF2
|
|
0U, // PseudoVC_V_VV_MF4
|
|
0U, // PseudoVC_V_VV_MF8
|
|
0U, // PseudoVC_V_VV_SE_M1
|
|
0U, // PseudoVC_V_VV_SE_M2
|
|
0U, // PseudoVC_V_VV_SE_M4
|
|
0U, // PseudoVC_V_VV_SE_M8
|
|
0U, // PseudoVC_V_VV_SE_MF2
|
|
0U, // PseudoVC_V_VV_SE_MF4
|
|
0U, // PseudoVC_V_VV_SE_MF8
|
|
0U, // PseudoVC_V_XVV_M1
|
|
0U, // PseudoVC_V_XVV_M2
|
|
0U, // PseudoVC_V_XVV_M4
|
|
0U, // PseudoVC_V_XVV_M8
|
|
0U, // PseudoVC_V_XVV_MF2
|
|
0U, // PseudoVC_V_XVV_MF4
|
|
0U, // PseudoVC_V_XVV_MF8
|
|
0U, // PseudoVC_V_XVV_SE_M1
|
|
0U, // PseudoVC_V_XVV_SE_M2
|
|
0U, // PseudoVC_V_XVV_SE_M4
|
|
0U, // PseudoVC_V_XVV_SE_M8
|
|
0U, // PseudoVC_V_XVV_SE_MF2
|
|
0U, // PseudoVC_V_XVV_SE_MF4
|
|
0U, // PseudoVC_V_XVV_SE_MF8
|
|
0U, // PseudoVC_V_XVW_M1
|
|
0U, // PseudoVC_V_XVW_M2
|
|
0U, // PseudoVC_V_XVW_M4
|
|
0U, // PseudoVC_V_XVW_MF2
|
|
0U, // PseudoVC_V_XVW_MF4
|
|
0U, // PseudoVC_V_XVW_MF8
|
|
0U, // PseudoVC_V_XVW_SE_M1
|
|
0U, // PseudoVC_V_XVW_SE_M2
|
|
0U, // PseudoVC_V_XVW_SE_M4
|
|
0U, // PseudoVC_V_XVW_SE_MF2
|
|
0U, // PseudoVC_V_XVW_SE_MF4
|
|
0U, // PseudoVC_V_XVW_SE_MF8
|
|
0U, // PseudoVC_V_XV_M1
|
|
0U, // PseudoVC_V_XV_M2
|
|
0U, // PseudoVC_V_XV_M4
|
|
0U, // PseudoVC_V_XV_M8
|
|
0U, // PseudoVC_V_XV_MF2
|
|
0U, // PseudoVC_V_XV_MF4
|
|
0U, // PseudoVC_V_XV_MF8
|
|
0U, // PseudoVC_V_XV_SE_M1
|
|
0U, // PseudoVC_V_XV_SE_M2
|
|
0U, // PseudoVC_V_XV_SE_M4
|
|
0U, // PseudoVC_V_XV_SE_M8
|
|
0U, // PseudoVC_V_XV_SE_MF2
|
|
0U, // PseudoVC_V_XV_SE_MF4
|
|
0U, // PseudoVC_V_XV_SE_MF8
|
|
0U, // PseudoVC_V_X_M1
|
|
0U, // PseudoVC_V_X_M2
|
|
0U, // PseudoVC_V_X_M4
|
|
0U, // PseudoVC_V_X_M8
|
|
0U, // PseudoVC_V_X_MF2
|
|
0U, // PseudoVC_V_X_MF4
|
|
0U, // PseudoVC_V_X_MF8
|
|
0U, // PseudoVC_V_X_SE_M1
|
|
0U, // PseudoVC_V_X_SE_M2
|
|
0U, // PseudoVC_V_X_SE_M4
|
|
0U, // PseudoVC_V_X_SE_M8
|
|
0U, // PseudoVC_V_X_SE_MF2
|
|
0U, // PseudoVC_V_X_SE_MF4
|
|
0U, // PseudoVC_V_X_SE_MF8
|
|
0U, // PseudoVC_XVV_SE_M1
|
|
0U, // PseudoVC_XVV_SE_M2
|
|
0U, // PseudoVC_XVV_SE_M4
|
|
0U, // PseudoVC_XVV_SE_M8
|
|
0U, // PseudoVC_XVV_SE_MF2
|
|
0U, // PseudoVC_XVV_SE_MF4
|
|
0U, // PseudoVC_XVV_SE_MF8
|
|
0U, // PseudoVC_XVW_SE_M1
|
|
0U, // PseudoVC_XVW_SE_M2
|
|
0U, // PseudoVC_XVW_SE_M4
|
|
0U, // PseudoVC_XVW_SE_MF2
|
|
0U, // PseudoVC_XVW_SE_MF4
|
|
0U, // PseudoVC_XVW_SE_MF8
|
|
0U, // PseudoVC_XV_SE_M1
|
|
0U, // PseudoVC_XV_SE_M2
|
|
0U, // PseudoVC_XV_SE_M4
|
|
0U, // PseudoVC_XV_SE_M8
|
|
0U, // PseudoVC_XV_SE_MF2
|
|
0U, // PseudoVC_XV_SE_MF4
|
|
0U, // PseudoVC_XV_SE_MF8
|
|
0U, // PseudoVC_X_SE_M1
|
|
0U, // PseudoVC_X_SE_M2
|
|
0U, // PseudoVC_X_SE_M4
|
|
0U, // PseudoVC_X_SE_M8
|
|
0U, // PseudoVC_X_SE_MF2
|
|
0U, // PseudoVC_X_SE_MF4
|
|
0U, // PseudoVC_X_SE_MF8
|
|
0U, // PseudoVDIVU_VV_M1_E16
|
|
0U, // PseudoVDIVU_VV_M1_E16_MASK
|
|
0U, // PseudoVDIVU_VV_M1_E32
|
|
0U, // PseudoVDIVU_VV_M1_E32_MASK
|
|
0U, // PseudoVDIVU_VV_M1_E64
|
|
0U, // PseudoVDIVU_VV_M1_E64_MASK
|
|
0U, // PseudoVDIVU_VV_M1_E8
|
|
0U, // PseudoVDIVU_VV_M1_E8_MASK
|
|
0U, // PseudoVDIVU_VV_M2_E16
|
|
0U, // PseudoVDIVU_VV_M2_E16_MASK
|
|
0U, // PseudoVDIVU_VV_M2_E32
|
|
0U, // PseudoVDIVU_VV_M2_E32_MASK
|
|
0U, // PseudoVDIVU_VV_M2_E64
|
|
0U, // PseudoVDIVU_VV_M2_E64_MASK
|
|
0U, // PseudoVDIVU_VV_M2_E8
|
|
0U, // PseudoVDIVU_VV_M2_E8_MASK
|
|
0U, // PseudoVDIVU_VV_M4_E16
|
|
0U, // PseudoVDIVU_VV_M4_E16_MASK
|
|
0U, // PseudoVDIVU_VV_M4_E32
|
|
0U, // PseudoVDIVU_VV_M4_E32_MASK
|
|
0U, // PseudoVDIVU_VV_M4_E64
|
|
0U, // PseudoVDIVU_VV_M4_E64_MASK
|
|
0U, // PseudoVDIVU_VV_M4_E8
|
|
0U, // PseudoVDIVU_VV_M4_E8_MASK
|
|
0U, // PseudoVDIVU_VV_M8_E16
|
|
0U, // PseudoVDIVU_VV_M8_E16_MASK
|
|
0U, // PseudoVDIVU_VV_M8_E32
|
|
0U, // PseudoVDIVU_VV_M8_E32_MASK
|
|
0U, // PseudoVDIVU_VV_M8_E64
|
|
0U, // PseudoVDIVU_VV_M8_E64_MASK
|
|
0U, // PseudoVDIVU_VV_M8_E8
|
|
0U, // PseudoVDIVU_VV_M8_E8_MASK
|
|
0U, // PseudoVDIVU_VV_MF2_E16
|
|
0U, // PseudoVDIVU_VV_MF2_E16_MASK
|
|
0U, // PseudoVDIVU_VV_MF2_E32
|
|
0U, // PseudoVDIVU_VV_MF2_E32_MASK
|
|
0U, // PseudoVDIVU_VV_MF2_E8
|
|
0U, // PseudoVDIVU_VV_MF2_E8_MASK
|
|
0U, // PseudoVDIVU_VV_MF4_E16
|
|
0U, // PseudoVDIVU_VV_MF4_E16_MASK
|
|
0U, // PseudoVDIVU_VV_MF4_E8
|
|
0U, // PseudoVDIVU_VV_MF4_E8_MASK
|
|
0U, // PseudoVDIVU_VV_MF8_E8
|
|
0U, // PseudoVDIVU_VV_MF8_E8_MASK
|
|
0U, // PseudoVDIVU_VX_M1_E16
|
|
0U, // PseudoVDIVU_VX_M1_E16_MASK
|
|
0U, // PseudoVDIVU_VX_M1_E32
|
|
0U, // PseudoVDIVU_VX_M1_E32_MASK
|
|
0U, // PseudoVDIVU_VX_M1_E64
|
|
0U, // PseudoVDIVU_VX_M1_E64_MASK
|
|
0U, // PseudoVDIVU_VX_M1_E8
|
|
0U, // PseudoVDIVU_VX_M1_E8_MASK
|
|
0U, // PseudoVDIVU_VX_M2_E16
|
|
0U, // PseudoVDIVU_VX_M2_E16_MASK
|
|
0U, // PseudoVDIVU_VX_M2_E32
|
|
0U, // PseudoVDIVU_VX_M2_E32_MASK
|
|
0U, // PseudoVDIVU_VX_M2_E64
|
|
0U, // PseudoVDIVU_VX_M2_E64_MASK
|
|
0U, // PseudoVDIVU_VX_M2_E8
|
|
0U, // PseudoVDIVU_VX_M2_E8_MASK
|
|
0U, // PseudoVDIVU_VX_M4_E16
|
|
0U, // PseudoVDIVU_VX_M4_E16_MASK
|
|
0U, // PseudoVDIVU_VX_M4_E32
|
|
0U, // PseudoVDIVU_VX_M4_E32_MASK
|
|
0U, // PseudoVDIVU_VX_M4_E64
|
|
0U, // PseudoVDIVU_VX_M4_E64_MASK
|
|
0U, // PseudoVDIVU_VX_M4_E8
|
|
0U, // PseudoVDIVU_VX_M4_E8_MASK
|
|
0U, // PseudoVDIVU_VX_M8_E16
|
|
0U, // PseudoVDIVU_VX_M8_E16_MASK
|
|
0U, // PseudoVDIVU_VX_M8_E32
|
|
0U, // PseudoVDIVU_VX_M8_E32_MASK
|
|
0U, // PseudoVDIVU_VX_M8_E64
|
|
0U, // PseudoVDIVU_VX_M8_E64_MASK
|
|
0U, // PseudoVDIVU_VX_M8_E8
|
|
0U, // PseudoVDIVU_VX_M8_E8_MASK
|
|
0U, // PseudoVDIVU_VX_MF2_E16
|
|
0U, // PseudoVDIVU_VX_MF2_E16_MASK
|
|
0U, // PseudoVDIVU_VX_MF2_E32
|
|
0U, // PseudoVDIVU_VX_MF2_E32_MASK
|
|
0U, // PseudoVDIVU_VX_MF2_E8
|
|
0U, // PseudoVDIVU_VX_MF2_E8_MASK
|
|
0U, // PseudoVDIVU_VX_MF4_E16
|
|
0U, // PseudoVDIVU_VX_MF4_E16_MASK
|
|
0U, // PseudoVDIVU_VX_MF4_E8
|
|
0U, // PseudoVDIVU_VX_MF4_E8_MASK
|
|
0U, // PseudoVDIVU_VX_MF8_E8
|
|
0U, // PseudoVDIVU_VX_MF8_E8_MASK
|
|
0U, // PseudoVDIV_VV_M1_E16
|
|
0U, // PseudoVDIV_VV_M1_E16_MASK
|
|
0U, // PseudoVDIV_VV_M1_E32
|
|
0U, // PseudoVDIV_VV_M1_E32_MASK
|
|
0U, // PseudoVDIV_VV_M1_E64
|
|
0U, // PseudoVDIV_VV_M1_E64_MASK
|
|
0U, // PseudoVDIV_VV_M1_E8
|
|
0U, // PseudoVDIV_VV_M1_E8_MASK
|
|
0U, // PseudoVDIV_VV_M2_E16
|
|
0U, // PseudoVDIV_VV_M2_E16_MASK
|
|
0U, // PseudoVDIV_VV_M2_E32
|
|
0U, // PseudoVDIV_VV_M2_E32_MASK
|
|
0U, // PseudoVDIV_VV_M2_E64
|
|
0U, // PseudoVDIV_VV_M2_E64_MASK
|
|
0U, // PseudoVDIV_VV_M2_E8
|
|
0U, // PseudoVDIV_VV_M2_E8_MASK
|
|
0U, // PseudoVDIV_VV_M4_E16
|
|
0U, // PseudoVDIV_VV_M4_E16_MASK
|
|
0U, // PseudoVDIV_VV_M4_E32
|
|
0U, // PseudoVDIV_VV_M4_E32_MASK
|
|
0U, // PseudoVDIV_VV_M4_E64
|
|
0U, // PseudoVDIV_VV_M4_E64_MASK
|
|
0U, // PseudoVDIV_VV_M4_E8
|
|
0U, // PseudoVDIV_VV_M4_E8_MASK
|
|
0U, // PseudoVDIV_VV_M8_E16
|
|
0U, // PseudoVDIV_VV_M8_E16_MASK
|
|
0U, // PseudoVDIV_VV_M8_E32
|
|
0U, // PseudoVDIV_VV_M8_E32_MASK
|
|
0U, // PseudoVDIV_VV_M8_E64
|
|
0U, // PseudoVDIV_VV_M8_E64_MASK
|
|
0U, // PseudoVDIV_VV_M8_E8
|
|
0U, // PseudoVDIV_VV_M8_E8_MASK
|
|
0U, // PseudoVDIV_VV_MF2_E16
|
|
0U, // PseudoVDIV_VV_MF2_E16_MASK
|
|
0U, // PseudoVDIV_VV_MF2_E32
|
|
0U, // PseudoVDIV_VV_MF2_E32_MASK
|
|
0U, // PseudoVDIV_VV_MF2_E8
|
|
0U, // PseudoVDIV_VV_MF2_E8_MASK
|
|
0U, // PseudoVDIV_VV_MF4_E16
|
|
0U, // PseudoVDIV_VV_MF4_E16_MASK
|
|
0U, // PseudoVDIV_VV_MF4_E8
|
|
0U, // PseudoVDIV_VV_MF4_E8_MASK
|
|
0U, // PseudoVDIV_VV_MF8_E8
|
|
0U, // PseudoVDIV_VV_MF8_E8_MASK
|
|
0U, // PseudoVDIV_VX_M1_E16
|
|
0U, // PseudoVDIV_VX_M1_E16_MASK
|
|
0U, // PseudoVDIV_VX_M1_E32
|
|
0U, // PseudoVDIV_VX_M1_E32_MASK
|
|
0U, // PseudoVDIV_VX_M1_E64
|
|
0U, // PseudoVDIV_VX_M1_E64_MASK
|
|
0U, // PseudoVDIV_VX_M1_E8
|
|
0U, // PseudoVDIV_VX_M1_E8_MASK
|
|
0U, // PseudoVDIV_VX_M2_E16
|
|
0U, // PseudoVDIV_VX_M2_E16_MASK
|
|
0U, // PseudoVDIV_VX_M2_E32
|
|
0U, // PseudoVDIV_VX_M2_E32_MASK
|
|
0U, // PseudoVDIV_VX_M2_E64
|
|
0U, // PseudoVDIV_VX_M2_E64_MASK
|
|
0U, // PseudoVDIV_VX_M2_E8
|
|
0U, // PseudoVDIV_VX_M2_E8_MASK
|
|
0U, // PseudoVDIV_VX_M4_E16
|
|
0U, // PseudoVDIV_VX_M4_E16_MASK
|
|
0U, // PseudoVDIV_VX_M4_E32
|
|
0U, // PseudoVDIV_VX_M4_E32_MASK
|
|
0U, // PseudoVDIV_VX_M4_E64
|
|
0U, // PseudoVDIV_VX_M4_E64_MASK
|
|
0U, // PseudoVDIV_VX_M4_E8
|
|
0U, // PseudoVDIV_VX_M4_E8_MASK
|
|
0U, // PseudoVDIV_VX_M8_E16
|
|
0U, // PseudoVDIV_VX_M8_E16_MASK
|
|
0U, // PseudoVDIV_VX_M8_E32
|
|
0U, // PseudoVDIV_VX_M8_E32_MASK
|
|
0U, // PseudoVDIV_VX_M8_E64
|
|
0U, // PseudoVDIV_VX_M8_E64_MASK
|
|
0U, // PseudoVDIV_VX_M8_E8
|
|
0U, // PseudoVDIV_VX_M8_E8_MASK
|
|
0U, // PseudoVDIV_VX_MF2_E16
|
|
0U, // PseudoVDIV_VX_MF2_E16_MASK
|
|
0U, // PseudoVDIV_VX_MF2_E32
|
|
0U, // PseudoVDIV_VX_MF2_E32_MASK
|
|
0U, // PseudoVDIV_VX_MF2_E8
|
|
0U, // PseudoVDIV_VX_MF2_E8_MASK
|
|
0U, // PseudoVDIV_VX_MF4_E16
|
|
0U, // PseudoVDIV_VX_MF4_E16_MASK
|
|
0U, // PseudoVDIV_VX_MF4_E8
|
|
0U, // PseudoVDIV_VX_MF4_E8_MASK
|
|
0U, // PseudoVDIV_VX_MF8_E8
|
|
0U, // PseudoVDIV_VX_MF8_E8_MASK
|
|
0U, // PseudoVFADD_VFPR16_M1
|
|
0U, // PseudoVFADD_VFPR16_M1_MASK
|
|
0U, // PseudoVFADD_VFPR16_M2
|
|
0U, // PseudoVFADD_VFPR16_M2_MASK
|
|
0U, // PseudoVFADD_VFPR16_M4
|
|
0U, // PseudoVFADD_VFPR16_M4_MASK
|
|
0U, // PseudoVFADD_VFPR16_M8
|
|
0U, // PseudoVFADD_VFPR16_M8_MASK
|
|
0U, // PseudoVFADD_VFPR16_MF2
|
|
0U, // PseudoVFADD_VFPR16_MF2_MASK
|
|
0U, // PseudoVFADD_VFPR16_MF4
|
|
0U, // PseudoVFADD_VFPR16_MF4_MASK
|
|
0U, // PseudoVFADD_VFPR32_M1
|
|
0U, // PseudoVFADD_VFPR32_M1_MASK
|
|
0U, // PseudoVFADD_VFPR32_M2
|
|
0U, // PseudoVFADD_VFPR32_M2_MASK
|
|
0U, // PseudoVFADD_VFPR32_M4
|
|
0U, // PseudoVFADD_VFPR32_M4_MASK
|
|
0U, // PseudoVFADD_VFPR32_M8
|
|
0U, // PseudoVFADD_VFPR32_M8_MASK
|
|
0U, // PseudoVFADD_VFPR32_MF2
|
|
0U, // PseudoVFADD_VFPR32_MF2_MASK
|
|
0U, // PseudoVFADD_VFPR64_M1
|
|
0U, // PseudoVFADD_VFPR64_M1_MASK
|
|
0U, // PseudoVFADD_VFPR64_M2
|
|
0U, // PseudoVFADD_VFPR64_M2_MASK
|
|
0U, // PseudoVFADD_VFPR64_M4
|
|
0U, // PseudoVFADD_VFPR64_M4_MASK
|
|
0U, // PseudoVFADD_VFPR64_M8
|
|
0U, // PseudoVFADD_VFPR64_M8_MASK
|
|
0U, // PseudoVFADD_VV_M1
|
|
0U, // PseudoVFADD_VV_M1_MASK
|
|
0U, // PseudoVFADD_VV_M2
|
|
0U, // PseudoVFADD_VV_M2_MASK
|
|
0U, // PseudoVFADD_VV_M4
|
|
0U, // PseudoVFADD_VV_M4_MASK
|
|
0U, // PseudoVFADD_VV_M8
|
|
0U, // PseudoVFADD_VV_M8_MASK
|
|
0U, // PseudoVFADD_VV_MF2
|
|
0U, // PseudoVFADD_VV_MF2_MASK
|
|
0U, // PseudoVFADD_VV_MF4
|
|
0U, // PseudoVFADD_VV_MF4_MASK
|
|
0U, // PseudoVFCLASS_V_M1
|
|
0U, // PseudoVFCLASS_V_M1_MASK
|
|
0U, // PseudoVFCLASS_V_M2
|
|
0U, // PseudoVFCLASS_V_M2_MASK
|
|
0U, // PseudoVFCLASS_V_M4
|
|
0U, // PseudoVFCLASS_V_M4_MASK
|
|
0U, // PseudoVFCLASS_V_M8
|
|
0U, // PseudoVFCLASS_V_M8_MASK
|
|
0U, // PseudoVFCLASS_V_MF2
|
|
0U, // PseudoVFCLASS_V_MF2_MASK
|
|
0U, // PseudoVFCLASS_V_MF4
|
|
0U, // PseudoVFCLASS_V_MF4_MASK
|
|
0U, // PseudoVFCVT_F_XU_V_M1
|
|
0U, // PseudoVFCVT_F_XU_V_M1_MASK
|
|
0U, // PseudoVFCVT_F_XU_V_M2
|
|
0U, // PseudoVFCVT_F_XU_V_M2_MASK
|
|
0U, // PseudoVFCVT_F_XU_V_M4
|
|
0U, // PseudoVFCVT_F_XU_V_M4_MASK
|
|
0U, // PseudoVFCVT_F_XU_V_M8
|
|
0U, // PseudoVFCVT_F_XU_V_M8_MASK
|
|
0U, // PseudoVFCVT_F_XU_V_MF2
|
|
0U, // PseudoVFCVT_F_XU_V_MF2_MASK
|
|
0U, // PseudoVFCVT_F_XU_V_MF4
|
|
0U, // PseudoVFCVT_F_XU_V_MF4_MASK
|
|
0U, // PseudoVFCVT_F_X_V_M1
|
|
0U, // PseudoVFCVT_F_X_V_M1_MASK
|
|
0U, // PseudoVFCVT_F_X_V_M2
|
|
0U, // PseudoVFCVT_F_X_V_M2_MASK
|
|
0U, // PseudoVFCVT_F_X_V_M4
|
|
0U, // PseudoVFCVT_F_X_V_M4_MASK
|
|
0U, // PseudoVFCVT_F_X_V_M8
|
|
0U, // PseudoVFCVT_F_X_V_M8_MASK
|
|
0U, // PseudoVFCVT_F_X_V_MF2
|
|
0U, // PseudoVFCVT_F_X_V_MF2_MASK
|
|
0U, // PseudoVFCVT_F_X_V_MF4
|
|
0U, // PseudoVFCVT_F_X_V_MF4_MASK
|
|
0U, // PseudoVFCVT_RM_F_XU_V_M1
|
|
0U, // PseudoVFCVT_RM_F_XU_V_M1_MASK
|
|
0U, // PseudoVFCVT_RM_F_XU_V_M2
|
|
0U, // PseudoVFCVT_RM_F_XU_V_M2_MASK
|
|
0U, // PseudoVFCVT_RM_F_XU_V_M4
|
|
0U, // PseudoVFCVT_RM_F_XU_V_M4_MASK
|
|
0U, // PseudoVFCVT_RM_F_XU_V_M8
|
|
0U, // PseudoVFCVT_RM_F_XU_V_M8_MASK
|
|
0U, // PseudoVFCVT_RM_F_XU_V_MF2
|
|
0U, // PseudoVFCVT_RM_F_XU_V_MF2_MASK
|
|
0U, // PseudoVFCVT_RM_F_XU_V_MF4
|
|
0U, // PseudoVFCVT_RM_F_XU_V_MF4_MASK
|
|
0U, // PseudoVFCVT_RM_F_X_V_M1
|
|
0U, // PseudoVFCVT_RM_F_X_V_M1_MASK
|
|
0U, // PseudoVFCVT_RM_F_X_V_M2
|
|
0U, // PseudoVFCVT_RM_F_X_V_M2_MASK
|
|
0U, // PseudoVFCVT_RM_F_X_V_M4
|
|
0U, // PseudoVFCVT_RM_F_X_V_M4_MASK
|
|
0U, // PseudoVFCVT_RM_F_X_V_M8
|
|
0U, // PseudoVFCVT_RM_F_X_V_M8_MASK
|
|
0U, // PseudoVFCVT_RM_F_X_V_MF2
|
|
0U, // PseudoVFCVT_RM_F_X_V_MF2_MASK
|
|
0U, // PseudoVFCVT_RM_F_X_V_MF4
|
|
0U, // PseudoVFCVT_RM_F_X_V_MF4_MASK
|
|
0U, // PseudoVFCVT_RM_XU_F_V_M1
|
|
0U, // PseudoVFCVT_RM_XU_F_V_M1_MASK
|
|
0U, // PseudoVFCVT_RM_XU_F_V_M2
|
|
0U, // PseudoVFCVT_RM_XU_F_V_M2_MASK
|
|
0U, // PseudoVFCVT_RM_XU_F_V_M4
|
|
0U, // PseudoVFCVT_RM_XU_F_V_M4_MASK
|
|
0U, // PseudoVFCVT_RM_XU_F_V_M8
|
|
0U, // PseudoVFCVT_RM_XU_F_V_M8_MASK
|
|
0U, // PseudoVFCVT_RM_XU_F_V_MF2
|
|
0U, // PseudoVFCVT_RM_XU_F_V_MF2_MASK
|
|
0U, // PseudoVFCVT_RM_XU_F_V_MF4
|
|
0U, // PseudoVFCVT_RM_XU_F_V_MF4_MASK
|
|
0U, // PseudoVFCVT_RM_X_F_V_M1
|
|
0U, // PseudoVFCVT_RM_X_F_V_M1_MASK
|
|
0U, // PseudoVFCVT_RM_X_F_V_M2
|
|
0U, // PseudoVFCVT_RM_X_F_V_M2_MASK
|
|
0U, // PseudoVFCVT_RM_X_F_V_M4
|
|
0U, // PseudoVFCVT_RM_X_F_V_M4_MASK
|
|
0U, // PseudoVFCVT_RM_X_F_V_M8
|
|
0U, // PseudoVFCVT_RM_X_F_V_M8_MASK
|
|
0U, // PseudoVFCVT_RM_X_F_V_MF2
|
|
0U, // PseudoVFCVT_RM_X_F_V_MF2_MASK
|
|
0U, // PseudoVFCVT_RM_X_F_V_MF4
|
|
0U, // PseudoVFCVT_RM_X_F_V_MF4_MASK
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_M1
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_M1_MASK
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_M2
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_M2_MASK
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_M4
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_M4_MASK
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_M8
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_M8_MASK
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_MF2
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_MF2_MASK
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_MF4
|
|
0U, // PseudoVFCVT_RTZ_XU_F_V_MF4_MASK
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_M1
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_M1_MASK
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_M2
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_M2_MASK
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_M4
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_M4_MASK
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_M8
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_M8_MASK
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_MF2
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_MF2_MASK
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_MF4
|
|
0U, // PseudoVFCVT_RTZ_X_F_V_MF4_MASK
|
|
0U, // PseudoVFCVT_XU_F_V_M1
|
|
0U, // PseudoVFCVT_XU_F_V_M1_MASK
|
|
0U, // PseudoVFCVT_XU_F_V_M2
|
|
0U, // PseudoVFCVT_XU_F_V_M2_MASK
|
|
0U, // PseudoVFCVT_XU_F_V_M4
|
|
0U, // PseudoVFCVT_XU_F_V_M4_MASK
|
|
0U, // PseudoVFCVT_XU_F_V_M8
|
|
0U, // PseudoVFCVT_XU_F_V_M8_MASK
|
|
0U, // PseudoVFCVT_XU_F_V_MF2
|
|
0U, // PseudoVFCVT_XU_F_V_MF2_MASK
|
|
0U, // PseudoVFCVT_XU_F_V_MF4
|
|
0U, // PseudoVFCVT_XU_F_V_MF4_MASK
|
|
0U, // PseudoVFCVT_X_F_V_M1
|
|
0U, // PseudoVFCVT_X_F_V_M1_MASK
|
|
0U, // PseudoVFCVT_X_F_V_M2
|
|
0U, // PseudoVFCVT_X_F_V_M2_MASK
|
|
0U, // PseudoVFCVT_X_F_V_M4
|
|
0U, // PseudoVFCVT_X_F_V_M4_MASK
|
|
0U, // PseudoVFCVT_X_F_V_M8
|
|
0U, // PseudoVFCVT_X_F_V_M8_MASK
|
|
0U, // PseudoVFCVT_X_F_V_MF2
|
|
0U, // PseudoVFCVT_X_F_V_MF2_MASK
|
|
0U, // PseudoVFCVT_X_F_V_MF4
|
|
0U, // PseudoVFCVT_X_F_V_MF4_MASK
|
|
0U, // PseudoVFDIV_VFPR16_M1_E16
|
|
0U, // PseudoVFDIV_VFPR16_M1_E16_MASK
|
|
0U, // PseudoVFDIV_VFPR16_M2_E16
|
|
0U, // PseudoVFDIV_VFPR16_M2_E16_MASK
|
|
0U, // PseudoVFDIV_VFPR16_M4_E16
|
|
0U, // PseudoVFDIV_VFPR16_M4_E16_MASK
|
|
0U, // PseudoVFDIV_VFPR16_M8_E16
|
|
0U, // PseudoVFDIV_VFPR16_M8_E16_MASK
|
|
0U, // PseudoVFDIV_VFPR16_MF2_E16
|
|
0U, // PseudoVFDIV_VFPR16_MF2_E16_MASK
|
|
0U, // PseudoVFDIV_VFPR16_MF4_E16
|
|
0U, // PseudoVFDIV_VFPR16_MF4_E16_MASK
|
|
0U, // PseudoVFDIV_VFPR32_M1_E32
|
|
0U, // PseudoVFDIV_VFPR32_M1_E32_MASK
|
|
0U, // PseudoVFDIV_VFPR32_M2_E32
|
|
0U, // PseudoVFDIV_VFPR32_M2_E32_MASK
|
|
0U, // PseudoVFDIV_VFPR32_M4_E32
|
|
0U, // PseudoVFDIV_VFPR32_M4_E32_MASK
|
|
0U, // PseudoVFDIV_VFPR32_M8_E32
|
|
0U, // PseudoVFDIV_VFPR32_M8_E32_MASK
|
|
0U, // PseudoVFDIV_VFPR32_MF2_E32
|
|
0U, // PseudoVFDIV_VFPR32_MF2_E32_MASK
|
|
0U, // PseudoVFDIV_VFPR64_M1_E64
|
|
0U, // PseudoVFDIV_VFPR64_M1_E64_MASK
|
|
0U, // PseudoVFDIV_VFPR64_M2_E64
|
|
0U, // PseudoVFDIV_VFPR64_M2_E64_MASK
|
|
0U, // PseudoVFDIV_VFPR64_M4_E64
|
|
0U, // PseudoVFDIV_VFPR64_M4_E64_MASK
|
|
0U, // PseudoVFDIV_VFPR64_M8_E64
|
|
0U, // PseudoVFDIV_VFPR64_M8_E64_MASK
|
|
0U, // PseudoVFDIV_VV_M1_E16
|
|
0U, // PseudoVFDIV_VV_M1_E16_MASK
|
|
0U, // PseudoVFDIV_VV_M1_E32
|
|
0U, // PseudoVFDIV_VV_M1_E32_MASK
|
|
0U, // PseudoVFDIV_VV_M1_E64
|
|
0U, // PseudoVFDIV_VV_M1_E64_MASK
|
|
0U, // PseudoVFDIV_VV_M2_E16
|
|
0U, // PseudoVFDIV_VV_M2_E16_MASK
|
|
0U, // PseudoVFDIV_VV_M2_E32
|
|
0U, // PseudoVFDIV_VV_M2_E32_MASK
|
|
0U, // PseudoVFDIV_VV_M2_E64
|
|
0U, // PseudoVFDIV_VV_M2_E64_MASK
|
|
0U, // PseudoVFDIV_VV_M4_E16
|
|
0U, // PseudoVFDIV_VV_M4_E16_MASK
|
|
0U, // PseudoVFDIV_VV_M4_E32
|
|
0U, // PseudoVFDIV_VV_M4_E32_MASK
|
|
0U, // PseudoVFDIV_VV_M4_E64
|
|
0U, // PseudoVFDIV_VV_M4_E64_MASK
|
|
0U, // PseudoVFDIV_VV_M8_E16
|
|
0U, // PseudoVFDIV_VV_M8_E16_MASK
|
|
0U, // PseudoVFDIV_VV_M8_E32
|
|
0U, // PseudoVFDIV_VV_M8_E32_MASK
|
|
0U, // PseudoVFDIV_VV_M8_E64
|
|
0U, // PseudoVFDIV_VV_M8_E64_MASK
|
|
0U, // PseudoVFDIV_VV_MF2_E16
|
|
0U, // PseudoVFDIV_VV_MF2_E16_MASK
|
|
0U, // PseudoVFDIV_VV_MF2_E32
|
|
0U, // PseudoVFDIV_VV_MF2_E32_MASK
|
|
0U, // PseudoVFDIV_VV_MF4_E16
|
|
0U, // PseudoVFDIV_VV_MF4_E16_MASK
|
|
0U, // PseudoVFIRST_M_B1
|
|
0U, // PseudoVFIRST_M_B16
|
|
0U, // PseudoVFIRST_M_B16_MASK
|
|
0U, // PseudoVFIRST_M_B1_MASK
|
|
0U, // PseudoVFIRST_M_B2
|
|
0U, // PseudoVFIRST_M_B2_MASK
|
|
0U, // PseudoVFIRST_M_B32
|
|
0U, // PseudoVFIRST_M_B32_MASK
|
|
0U, // PseudoVFIRST_M_B4
|
|
0U, // PseudoVFIRST_M_B4_MASK
|
|
0U, // PseudoVFIRST_M_B64
|
|
0U, // PseudoVFIRST_M_B64_MASK
|
|
0U, // PseudoVFIRST_M_B8
|
|
0U, // PseudoVFIRST_M_B8_MASK
|
|
0U, // PseudoVFMACC_VFPR16_M1
|
|
0U, // PseudoVFMACC_VFPR16_M1_MASK
|
|
0U, // PseudoVFMACC_VFPR16_M2
|
|
0U, // PseudoVFMACC_VFPR16_M2_MASK
|
|
0U, // PseudoVFMACC_VFPR16_M4
|
|
0U, // PseudoVFMACC_VFPR16_M4_MASK
|
|
0U, // PseudoVFMACC_VFPR16_M8
|
|
0U, // PseudoVFMACC_VFPR16_M8_MASK
|
|
0U, // PseudoVFMACC_VFPR16_MF2
|
|
0U, // PseudoVFMACC_VFPR16_MF2_MASK
|
|
0U, // PseudoVFMACC_VFPR16_MF4
|
|
0U, // PseudoVFMACC_VFPR16_MF4_MASK
|
|
0U, // PseudoVFMACC_VFPR32_M1
|
|
0U, // PseudoVFMACC_VFPR32_M1_MASK
|
|
0U, // PseudoVFMACC_VFPR32_M2
|
|
0U, // PseudoVFMACC_VFPR32_M2_MASK
|
|
0U, // PseudoVFMACC_VFPR32_M4
|
|
0U, // PseudoVFMACC_VFPR32_M4_MASK
|
|
0U, // PseudoVFMACC_VFPR32_M8
|
|
0U, // PseudoVFMACC_VFPR32_M8_MASK
|
|
0U, // PseudoVFMACC_VFPR32_MF2
|
|
0U, // PseudoVFMACC_VFPR32_MF2_MASK
|
|
0U, // PseudoVFMACC_VFPR64_M1
|
|
0U, // PseudoVFMACC_VFPR64_M1_MASK
|
|
0U, // PseudoVFMACC_VFPR64_M2
|
|
0U, // PseudoVFMACC_VFPR64_M2_MASK
|
|
0U, // PseudoVFMACC_VFPR64_M4
|
|
0U, // PseudoVFMACC_VFPR64_M4_MASK
|
|
0U, // PseudoVFMACC_VFPR64_M8
|
|
0U, // PseudoVFMACC_VFPR64_M8_MASK
|
|
0U, // PseudoVFMACC_VV_M1
|
|
0U, // PseudoVFMACC_VV_M1_MASK
|
|
0U, // PseudoVFMACC_VV_M2
|
|
0U, // PseudoVFMACC_VV_M2_MASK
|
|
0U, // PseudoVFMACC_VV_M4
|
|
0U, // PseudoVFMACC_VV_M4_MASK
|
|
0U, // PseudoVFMACC_VV_M8
|
|
0U, // PseudoVFMACC_VV_M8_MASK
|
|
0U, // PseudoVFMACC_VV_MF2
|
|
0U, // PseudoVFMACC_VV_MF2_MASK
|
|
0U, // PseudoVFMACC_VV_MF4
|
|
0U, // PseudoVFMACC_VV_MF4_MASK
|
|
0U, // PseudoVFMADD_VFPR16_M1
|
|
0U, // PseudoVFMADD_VFPR16_M1_MASK
|
|
0U, // PseudoVFMADD_VFPR16_M2
|
|
0U, // PseudoVFMADD_VFPR16_M2_MASK
|
|
0U, // PseudoVFMADD_VFPR16_M4
|
|
0U, // PseudoVFMADD_VFPR16_M4_MASK
|
|
0U, // PseudoVFMADD_VFPR16_M8
|
|
0U, // PseudoVFMADD_VFPR16_M8_MASK
|
|
0U, // PseudoVFMADD_VFPR16_MF2
|
|
0U, // PseudoVFMADD_VFPR16_MF2_MASK
|
|
0U, // PseudoVFMADD_VFPR16_MF4
|
|
0U, // PseudoVFMADD_VFPR16_MF4_MASK
|
|
0U, // PseudoVFMADD_VFPR32_M1
|
|
0U, // PseudoVFMADD_VFPR32_M1_MASK
|
|
0U, // PseudoVFMADD_VFPR32_M2
|
|
0U, // PseudoVFMADD_VFPR32_M2_MASK
|
|
0U, // PseudoVFMADD_VFPR32_M4
|
|
0U, // PseudoVFMADD_VFPR32_M4_MASK
|
|
0U, // PseudoVFMADD_VFPR32_M8
|
|
0U, // PseudoVFMADD_VFPR32_M8_MASK
|
|
0U, // PseudoVFMADD_VFPR32_MF2
|
|
0U, // PseudoVFMADD_VFPR32_MF2_MASK
|
|
0U, // PseudoVFMADD_VFPR64_M1
|
|
0U, // PseudoVFMADD_VFPR64_M1_MASK
|
|
0U, // PseudoVFMADD_VFPR64_M2
|
|
0U, // PseudoVFMADD_VFPR64_M2_MASK
|
|
0U, // PseudoVFMADD_VFPR64_M4
|
|
0U, // PseudoVFMADD_VFPR64_M4_MASK
|
|
0U, // PseudoVFMADD_VFPR64_M8
|
|
0U, // PseudoVFMADD_VFPR64_M8_MASK
|
|
0U, // PseudoVFMADD_VV_M1
|
|
0U, // PseudoVFMADD_VV_M1_MASK
|
|
0U, // PseudoVFMADD_VV_M2
|
|
0U, // PseudoVFMADD_VV_M2_MASK
|
|
0U, // PseudoVFMADD_VV_M4
|
|
0U, // PseudoVFMADD_VV_M4_MASK
|
|
0U, // PseudoVFMADD_VV_M8
|
|
0U, // PseudoVFMADD_VV_M8_MASK
|
|
0U, // PseudoVFMADD_VV_MF2
|
|
0U, // PseudoVFMADD_VV_MF2_MASK
|
|
0U, // PseudoVFMADD_VV_MF4
|
|
0U, // PseudoVFMADD_VV_MF4_MASK
|
|
0U, // PseudoVFMAX_VFPR16_M1
|
|
0U, // PseudoVFMAX_VFPR16_M1_MASK
|
|
0U, // PseudoVFMAX_VFPR16_M2
|
|
0U, // PseudoVFMAX_VFPR16_M2_MASK
|
|
0U, // PseudoVFMAX_VFPR16_M4
|
|
0U, // PseudoVFMAX_VFPR16_M4_MASK
|
|
0U, // PseudoVFMAX_VFPR16_M8
|
|
0U, // PseudoVFMAX_VFPR16_M8_MASK
|
|
0U, // PseudoVFMAX_VFPR16_MF2
|
|
0U, // PseudoVFMAX_VFPR16_MF2_MASK
|
|
0U, // PseudoVFMAX_VFPR16_MF4
|
|
0U, // PseudoVFMAX_VFPR16_MF4_MASK
|
|
0U, // PseudoVFMAX_VFPR32_M1
|
|
0U, // PseudoVFMAX_VFPR32_M1_MASK
|
|
0U, // PseudoVFMAX_VFPR32_M2
|
|
0U, // PseudoVFMAX_VFPR32_M2_MASK
|
|
0U, // PseudoVFMAX_VFPR32_M4
|
|
0U, // PseudoVFMAX_VFPR32_M4_MASK
|
|
0U, // PseudoVFMAX_VFPR32_M8
|
|
0U, // PseudoVFMAX_VFPR32_M8_MASK
|
|
0U, // PseudoVFMAX_VFPR32_MF2
|
|
0U, // PseudoVFMAX_VFPR32_MF2_MASK
|
|
0U, // PseudoVFMAX_VFPR64_M1
|
|
0U, // PseudoVFMAX_VFPR64_M1_MASK
|
|
0U, // PseudoVFMAX_VFPR64_M2
|
|
0U, // PseudoVFMAX_VFPR64_M2_MASK
|
|
0U, // PseudoVFMAX_VFPR64_M4
|
|
0U, // PseudoVFMAX_VFPR64_M4_MASK
|
|
0U, // PseudoVFMAX_VFPR64_M8
|
|
0U, // PseudoVFMAX_VFPR64_M8_MASK
|
|
0U, // PseudoVFMAX_VV_M1
|
|
0U, // PseudoVFMAX_VV_M1_MASK
|
|
0U, // PseudoVFMAX_VV_M2
|
|
0U, // PseudoVFMAX_VV_M2_MASK
|
|
0U, // PseudoVFMAX_VV_M4
|
|
0U, // PseudoVFMAX_VV_M4_MASK
|
|
0U, // PseudoVFMAX_VV_M8
|
|
0U, // PseudoVFMAX_VV_M8_MASK
|
|
0U, // PseudoVFMAX_VV_MF2
|
|
0U, // PseudoVFMAX_VV_MF2_MASK
|
|
0U, // PseudoVFMAX_VV_MF4
|
|
0U, // PseudoVFMAX_VV_MF4_MASK
|
|
0U, // PseudoVFMERGE_VFPR16M_M1
|
|
0U, // PseudoVFMERGE_VFPR16M_M2
|
|
0U, // PseudoVFMERGE_VFPR16M_M4
|
|
0U, // PseudoVFMERGE_VFPR16M_M8
|
|
0U, // PseudoVFMERGE_VFPR16M_MF2
|
|
0U, // PseudoVFMERGE_VFPR16M_MF4
|
|
0U, // PseudoVFMERGE_VFPR32M_M1
|
|
0U, // PseudoVFMERGE_VFPR32M_M2
|
|
0U, // PseudoVFMERGE_VFPR32M_M4
|
|
0U, // PseudoVFMERGE_VFPR32M_M8
|
|
0U, // PseudoVFMERGE_VFPR32M_MF2
|
|
0U, // PseudoVFMERGE_VFPR64M_M1
|
|
0U, // PseudoVFMERGE_VFPR64M_M2
|
|
0U, // PseudoVFMERGE_VFPR64M_M4
|
|
0U, // PseudoVFMERGE_VFPR64M_M8
|
|
0U, // PseudoVFMIN_VFPR16_M1
|
|
0U, // PseudoVFMIN_VFPR16_M1_MASK
|
|
0U, // PseudoVFMIN_VFPR16_M2
|
|
0U, // PseudoVFMIN_VFPR16_M2_MASK
|
|
0U, // PseudoVFMIN_VFPR16_M4
|
|
0U, // PseudoVFMIN_VFPR16_M4_MASK
|
|
0U, // PseudoVFMIN_VFPR16_M8
|
|
0U, // PseudoVFMIN_VFPR16_M8_MASK
|
|
0U, // PseudoVFMIN_VFPR16_MF2
|
|
0U, // PseudoVFMIN_VFPR16_MF2_MASK
|
|
0U, // PseudoVFMIN_VFPR16_MF4
|
|
0U, // PseudoVFMIN_VFPR16_MF4_MASK
|
|
0U, // PseudoVFMIN_VFPR32_M1
|
|
0U, // PseudoVFMIN_VFPR32_M1_MASK
|
|
0U, // PseudoVFMIN_VFPR32_M2
|
|
0U, // PseudoVFMIN_VFPR32_M2_MASK
|
|
0U, // PseudoVFMIN_VFPR32_M4
|
|
0U, // PseudoVFMIN_VFPR32_M4_MASK
|
|
0U, // PseudoVFMIN_VFPR32_M8
|
|
0U, // PseudoVFMIN_VFPR32_M8_MASK
|
|
0U, // PseudoVFMIN_VFPR32_MF2
|
|
0U, // PseudoVFMIN_VFPR32_MF2_MASK
|
|
0U, // PseudoVFMIN_VFPR64_M1
|
|
0U, // PseudoVFMIN_VFPR64_M1_MASK
|
|
0U, // PseudoVFMIN_VFPR64_M2
|
|
0U, // PseudoVFMIN_VFPR64_M2_MASK
|
|
0U, // PseudoVFMIN_VFPR64_M4
|
|
0U, // PseudoVFMIN_VFPR64_M4_MASK
|
|
0U, // PseudoVFMIN_VFPR64_M8
|
|
0U, // PseudoVFMIN_VFPR64_M8_MASK
|
|
0U, // PseudoVFMIN_VV_M1
|
|
0U, // PseudoVFMIN_VV_M1_MASK
|
|
0U, // PseudoVFMIN_VV_M2
|
|
0U, // PseudoVFMIN_VV_M2_MASK
|
|
0U, // PseudoVFMIN_VV_M4
|
|
0U, // PseudoVFMIN_VV_M4_MASK
|
|
0U, // PseudoVFMIN_VV_M8
|
|
0U, // PseudoVFMIN_VV_M8_MASK
|
|
0U, // PseudoVFMIN_VV_MF2
|
|
0U, // PseudoVFMIN_VV_MF2_MASK
|
|
0U, // PseudoVFMIN_VV_MF4
|
|
0U, // PseudoVFMIN_VV_MF4_MASK
|
|
0U, // PseudoVFMSAC_VFPR16_M1
|
|
0U, // PseudoVFMSAC_VFPR16_M1_MASK
|
|
0U, // PseudoVFMSAC_VFPR16_M2
|
|
0U, // PseudoVFMSAC_VFPR16_M2_MASK
|
|
0U, // PseudoVFMSAC_VFPR16_M4
|
|
0U, // PseudoVFMSAC_VFPR16_M4_MASK
|
|
0U, // PseudoVFMSAC_VFPR16_M8
|
|
0U, // PseudoVFMSAC_VFPR16_M8_MASK
|
|
0U, // PseudoVFMSAC_VFPR16_MF2
|
|
0U, // PseudoVFMSAC_VFPR16_MF2_MASK
|
|
0U, // PseudoVFMSAC_VFPR16_MF4
|
|
0U, // PseudoVFMSAC_VFPR16_MF4_MASK
|
|
0U, // PseudoVFMSAC_VFPR32_M1
|
|
0U, // PseudoVFMSAC_VFPR32_M1_MASK
|
|
0U, // PseudoVFMSAC_VFPR32_M2
|
|
0U, // PseudoVFMSAC_VFPR32_M2_MASK
|
|
0U, // PseudoVFMSAC_VFPR32_M4
|
|
0U, // PseudoVFMSAC_VFPR32_M4_MASK
|
|
0U, // PseudoVFMSAC_VFPR32_M8
|
|
0U, // PseudoVFMSAC_VFPR32_M8_MASK
|
|
0U, // PseudoVFMSAC_VFPR32_MF2
|
|
0U, // PseudoVFMSAC_VFPR32_MF2_MASK
|
|
0U, // PseudoVFMSAC_VFPR64_M1
|
|
0U, // PseudoVFMSAC_VFPR64_M1_MASK
|
|
0U, // PseudoVFMSAC_VFPR64_M2
|
|
0U, // PseudoVFMSAC_VFPR64_M2_MASK
|
|
0U, // PseudoVFMSAC_VFPR64_M4
|
|
0U, // PseudoVFMSAC_VFPR64_M4_MASK
|
|
0U, // PseudoVFMSAC_VFPR64_M8
|
|
0U, // PseudoVFMSAC_VFPR64_M8_MASK
|
|
0U, // PseudoVFMSAC_VV_M1
|
|
0U, // PseudoVFMSAC_VV_M1_MASK
|
|
0U, // PseudoVFMSAC_VV_M2
|
|
0U, // PseudoVFMSAC_VV_M2_MASK
|
|
0U, // PseudoVFMSAC_VV_M4
|
|
0U, // PseudoVFMSAC_VV_M4_MASK
|
|
0U, // PseudoVFMSAC_VV_M8
|
|
0U, // PseudoVFMSAC_VV_M8_MASK
|
|
0U, // PseudoVFMSAC_VV_MF2
|
|
0U, // PseudoVFMSAC_VV_MF2_MASK
|
|
0U, // PseudoVFMSAC_VV_MF4
|
|
0U, // PseudoVFMSAC_VV_MF4_MASK
|
|
0U, // PseudoVFMSUB_VFPR16_M1
|
|
0U, // PseudoVFMSUB_VFPR16_M1_MASK
|
|
0U, // PseudoVFMSUB_VFPR16_M2
|
|
0U, // PseudoVFMSUB_VFPR16_M2_MASK
|
|
0U, // PseudoVFMSUB_VFPR16_M4
|
|
0U, // PseudoVFMSUB_VFPR16_M4_MASK
|
|
0U, // PseudoVFMSUB_VFPR16_M8
|
|
0U, // PseudoVFMSUB_VFPR16_M8_MASK
|
|
0U, // PseudoVFMSUB_VFPR16_MF2
|
|
0U, // PseudoVFMSUB_VFPR16_MF2_MASK
|
|
0U, // PseudoVFMSUB_VFPR16_MF4
|
|
0U, // PseudoVFMSUB_VFPR16_MF4_MASK
|
|
0U, // PseudoVFMSUB_VFPR32_M1
|
|
0U, // PseudoVFMSUB_VFPR32_M1_MASK
|
|
0U, // PseudoVFMSUB_VFPR32_M2
|
|
0U, // PseudoVFMSUB_VFPR32_M2_MASK
|
|
0U, // PseudoVFMSUB_VFPR32_M4
|
|
0U, // PseudoVFMSUB_VFPR32_M4_MASK
|
|
0U, // PseudoVFMSUB_VFPR32_M8
|
|
0U, // PseudoVFMSUB_VFPR32_M8_MASK
|
|
0U, // PseudoVFMSUB_VFPR32_MF2
|
|
0U, // PseudoVFMSUB_VFPR32_MF2_MASK
|
|
0U, // PseudoVFMSUB_VFPR64_M1
|
|
0U, // PseudoVFMSUB_VFPR64_M1_MASK
|
|
0U, // PseudoVFMSUB_VFPR64_M2
|
|
0U, // PseudoVFMSUB_VFPR64_M2_MASK
|
|
0U, // PseudoVFMSUB_VFPR64_M4
|
|
0U, // PseudoVFMSUB_VFPR64_M4_MASK
|
|
0U, // PseudoVFMSUB_VFPR64_M8
|
|
0U, // PseudoVFMSUB_VFPR64_M8_MASK
|
|
0U, // PseudoVFMSUB_VV_M1
|
|
0U, // PseudoVFMSUB_VV_M1_MASK
|
|
0U, // PseudoVFMSUB_VV_M2
|
|
0U, // PseudoVFMSUB_VV_M2_MASK
|
|
0U, // PseudoVFMSUB_VV_M4
|
|
0U, // PseudoVFMSUB_VV_M4_MASK
|
|
0U, // PseudoVFMSUB_VV_M8
|
|
0U, // PseudoVFMSUB_VV_M8_MASK
|
|
0U, // PseudoVFMSUB_VV_MF2
|
|
0U, // PseudoVFMSUB_VV_MF2_MASK
|
|
0U, // PseudoVFMSUB_VV_MF4
|
|
0U, // PseudoVFMSUB_VV_MF4_MASK
|
|
0U, // PseudoVFMUL_VFPR16_M1
|
|
0U, // PseudoVFMUL_VFPR16_M1_MASK
|
|
0U, // PseudoVFMUL_VFPR16_M2
|
|
0U, // PseudoVFMUL_VFPR16_M2_MASK
|
|
0U, // PseudoVFMUL_VFPR16_M4
|
|
0U, // PseudoVFMUL_VFPR16_M4_MASK
|
|
0U, // PseudoVFMUL_VFPR16_M8
|
|
0U, // PseudoVFMUL_VFPR16_M8_MASK
|
|
0U, // PseudoVFMUL_VFPR16_MF2
|
|
0U, // PseudoVFMUL_VFPR16_MF2_MASK
|
|
0U, // PseudoVFMUL_VFPR16_MF4
|
|
0U, // PseudoVFMUL_VFPR16_MF4_MASK
|
|
0U, // PseudoVFMUL_VFPR32_M1
|
|
0U, // PseudoVFMUL_VFPR32_M1_MASK
|
|
0U, // PseudoVFMUL_VFPR32_M2
|
|
0U, // PseudoVFMUL_VFPR32_M2_MASK
|
|
0U, // PseudoVFMUL_VFPR32_M4
|
|
0U, // PseudoVFMUL_VFPR32_M4_MASK
|
|
0U, // PseudoVFMUL_VFPR32_M8
|
|
0U, // PseudoVFMUL_VFPR32_M8_MASK
|
|
0U, // PseudoVFMUL_VFPR32_MF2
|
|
0U, // PseudoVFMUL_VFPR32_MF2_MASK
|
|
0U, // PseudoVFMUL_VFPR64_M1
|
|
0U, // PseudoVFMUL_VFPR64_M1_MASK
|
|
0U, // PseudoVFMUL_VFPR64_M2
|
|
0U, // PseudoVFMUL_VFPR64_M2_MASK
|
|
0U, // PseudoVFMUL_VFPR64_M4
|
|
0U, // PseudoVFMUL_VFPR64_M4_MASK
|
|
0U, // PseudoVFMUL_VFPR64_M8
|
|
0U, // PseudoVFMUL_VFPR64_M8_MASK
|
|
0U, // PseudoVFMUL_VV_M1
|
|
0U, // PseudoVFMUL_VV_M1_MASK
|
|
0U, // PseudoVFMUL_VV_M2
|
|
0U, // PseudoVFMUL_VV_M2_MASK
|
|
0U, // PseudoVFMUL_VV_M4
|
|
0U, // PseudoVFMUL_VV_M4_MASK
|
|
0U, // PseudoVFMUL_VV_M8
|
|
0U, // PseudoVFMUL_VV_M8_MASK
|
|
0U, // PseudoVFMUL_VV_MF2
|
|
0U, // PseudoVFMUL_VV_MF2_MASK
|
|
0U, // PseudoVFMUL_VV_MF4
|
|
0U, // PseudoVFMUL_VV_MF4_MASK
|
|
0U, // PseudoVFMV_FPR16_S_M1
|
|
0U, // PseudoVFMV_FPR16_S_M2
|
|
0U, // PseudoVFMV_FPR16_S_M4
|
|
0U, // PseudoVFMV_FPR16_S_M8
|
|
0U, // PseudoVFMV_FPR16_S_MF2
|
|
0U, // PseudoVFMV_FPR16_S_MF4
|
|
0U, // PseudoVFMV_FPR32_S_M1
|
|
0U, // PseudoVFMV_FPR32_S_M2
|
|
0U, // PseudoVFMV_FPR32_S_M4
|
|
0U, // PseudoVFMV_FPR32_S_M8
|
|
0U, // PseudoVFMV_FPR32_S_MF2
|
|
0U, // PseudoVFMV_FPR64_S_M1
|
|
0U, // PseudoVFMV_FPR64_S_M2
|
|
0U, // PseudoVFMV_FPR64_S_M4
|
|
0U, // PseudoVFMV_FPR64_S_M8
|
|
0U, // PseudoVFMV_S_FPR16_M1
|
|
0U, // PseudoVFMV_S_FPR16_M2
|
|
0U, // PseudoVFMV_S_FPR16_M4
|
|
0U, // PseudoVFMV_S_FPR16_M8
|
|
0U, // PseudoVFMV_S_FPR16_MF2
|
|
0U, // PseudoVFMV_S_FPR16_MF4
|
|
0U, // PseudoVFMV_S_FPR32_M1
|
|
0U, // PseudoVFMV_S_FPR32_M2
|
|
0U, // PseudoVFMV_S_FPR32_M4
|
|
0U, // PseudoVFMV_S_FPR32_M8
|
|
0U, // PseudoVFMV_S_FPR32_MF2
|
|
0U, // PseudoVFMV_S_FPR64_M1
|
|
0U, // PseudoVFMV_S_FPR64_M2
|
|
0U, // PseudoVFMV_S_FPR64_M4
|
|
0U, // PseudoVFMV_S_FPR64_M8
|
|
0U, // PseudoVFMV_V_FPR16_M1
|
|
0U, // PseudoVFMV_V_FPR16_M2
|
|
0U, // PseudoVFMV_V_FPR16_M4
|
|
0U, // PseudoVFMV_V_FPR16_M8
|
|
0U, // PseudoVFMV_V_FPR16_MF2
|
|
0U, // PseudoVFMV_V_FPR16_MF4
|
|
0U, // PseudoVFMV_V_FPR32_M1
|
|
0U, // PseudoVFMV_V_FPR32_M2
|
|
0U, // PseudoVFMV_V_FPR32_M4
|
|
0U, // PseudoVFMV_V_FPR32_M8
|
|
0U, // PseudoVFMV_V_FPR32_MF2
|
|
0U, // PseudoVFMV_V_FPR64_M1
|
|
0U, // PseudoVFMV_V_FPR64_M2
|
|
0U, // PseudoVFMV_V_FPR64_M4
|
|
0U, // PseudoVFMV_V_FPR64_M8
|
|
0U, // PseudoVFNCVTBF16_F_F_W_M1
|
|
0U, // PseudoVFNCVTBF16_F_F_W_M1_MASK
|
|
0U, // PseudoVFNCVTBF16_F_F_W_M2
|
|
0U, // PseudoVFNCVTBF16_F_F_W_M2_MASK
|
|
0U, // PseudoVFNCVTBF16_F_F_W_M4
|
|
0U, // PseudoVFNCVTBF16_F_F_W_M4_MASK
|
|
0U, // PseudoVFNCVTBF16_F_F_W_MF2
|
|
0U, // PseudoVFNCVTBF16_F_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVTBF16_F_F_W_MF4
|
|
0U, // PseudoVFNCVTBF16_F_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_F_F_W_M1
|
|
0U, // PseudoVFNCVT_F_F_W_M1_MASK
|
|
0U, // PseudoVFNCVT_F_F_W_M2
|
|
0U, // PseudoVFNCVT_F_F_W_M2_MASK
|
|
0U, // PseudoVFNCVT_F_F_W_M4
|
|
0U, // PseudoVFNCVT_F_F_W_M4_MASK
|
|
0U, // PseudoVFNCVT_F_F_W_MF2
|
|
0U, // PseudoVFNCVT_F_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_F_F_W_MF4
|
|
0U, // PseudoVFNCVT_F_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_F_XU_W_M1
|
|
0U, // PseudoVFNCVT_F_XU_W_M1_MASK
|
|
0U, // PseudoVFNCVT_F_XU_W_M2
|
|
0U, // PseudoVFNCVT_F_XU_W_M2_MASK
|
|
0U, // PseudoVFNCVT_F_XU_W_M4
|
|
0U, // PseudoVFNCVT_F_XU_W_M4_MASK
|
|
0U, // PseudoVFNCVT_F_XU_W_MF2
|
|
0U, // PseudoVFNCVT_F_XU_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_F_XU_W_MF4
|
|
0U, // PseudoVFNCVT_F_XU_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_F_X_W_M1
|
|
0U, // PseudoVFNCVT_F_X_W_M1_MASK
|
|
0U, // PseudoVFNCVT_F_X_W_M2
|
|
0U, // PseudoVFNCVT_F_X_W_M2_MASK
|
|
0U, // PseudoVFNCVT_F_X_W_M4
|
|
0U, // PseudoVFNCVT_F_X_W_M4_MASK
|
|
0U, // PseudoVFNCVT_F_X_W_MF2
|
|
0U, // PseudoVFNCVT_F_X_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_F_X_W_MF4
|
|
0U, // PseudoVFNCVT_F_X_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_M1
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_M1_MASK
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_M2
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_M2_MASK
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_M4
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_M4_MASK
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_MF2
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_MF4
|
|
0U, // PseudoVFNCVT_RM_F_XU_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_RM_F_X_W_M1
|
|
0U, // PseudoVFNCVT_RM_F_X_W_M1_MASK
|
|
0U, // PseudoVFNCVT_RM_F_X_W_M2
|
|
0U, // PseudoVFNCVT_RM_F_X_W_M2_MASK
|
|
0U, // PseudoVFNCVT_RM_F_X_W_M4
|
|
0U, // PseudoVFNCVT_RM_F_X_W_M4_MASK
|
|
0U, // PseudoVFNCVT_RM_F_X_W_MF2
|
|
0U, // PseudoVFNCVT_RM_F_X_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_RM_F_X_W_MF4
|
|
0U, // PseudoVFNCVT_RM_F_X_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_M1
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_M1_MASK
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_M2
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_M2_MASK
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_M4
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_M4_MASK
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_MF2
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_MF4
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_MF8
|
|
0U, // PseudoVFNCVT_RM_XU_F_W_MF8_MASK
|
|
0U, // PseudoVFNCVT_RM_X_F_W_M1
|
|
0U, // PseudoVFNCVT_RM_X_F_W_M1_MASK
|
|
0U, // PseudoVFNCVT_RM_X_F_W_M2
|
|
0U, // PseudoVFNCVT_RM_X_F_W_M2_MASK
|
|
0U, // PseudoVFNCVT_RM_X_F_W_M4
|
|
0U, // PseudoVFNCVT_RM_X_F_W_M4_MASK
|
|
0U, // PseudoVFNCVT_RM_X_F_W_MF2
|
|
0U, // PseudoVFNCVT_RM_X_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_RM_X_F_W_MF4
|
|
0U, // PseudoVFNCVT_RM_X_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_RM_X_F_W_MF8
|
|
0U, // PseudoVFNCVT_RM_X_F_W_MF8_MASK
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_M1
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_M1_MASK
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_M2
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_M2_MASK
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_M4
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_M4_MASK
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_MF2
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_MF4
|
|
0U, // PseudoVFNCVT_ROD_F_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_M1
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_M1_MASK
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_M2
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_M2_MASK
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_M4
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_M4_MASK
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_MF2
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_MF4
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_MF8
|
|
0U, // PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_M1
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_M1_MASK
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_M2
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_M2_MASK
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_M4
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_M4_MASK
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_MF2
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_MF4
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_MF8
|
|
0U, // PseudoVFNCVT_RTZ_X_F_W_MF8_MASK
|
|
0U, // PseudoVFNCVT_XU_F_W_M1
|
|
0U, // PseudoVFNCVT_XU_F_W_M1_MASK
|
|
0U, // PseudoVFNCVT_XU_F_W_M2
|
|
0U, // PseudoVFNCVT_XU_F_W_M2_MASK
|
|
0U, // PseudoVFNCVT_XU_F_W_M4
|
|
0U, // PseudoVFNCVT_XU_F_W_M4_MASK
|
|
0U, // PseudoVFNCVT_XU_F_W_MF2
|
|
0U, // PseudoVFNCVT_XU_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_XU_F_W_MF4
|
|
0U, // PseudoVFNCVT_XU_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_XU_F_W_MF8
|
|
0U, // PseudoVFNCVT_XU_F_W_MF8_MASK
|
|
0U, // PseudoVFNCVT_X_F_W_M1
|
|
0U, // PseudoVFNCVT_X_F_W_M1_MASK
|
|
0U, // PseudoVFNCVT_X_F_W_M2
|
|
0U, // PseudoVFNCVT_X_F_W_M2_MASK
|
|
0U, // PseudoVFNCVT_X_F_W_M4
|
|
0U, // PseudoVFNCVT_X_F_W_M4_MASK
|
|
0U, // PseudoVFNCVT_X_F_W_MF2
|
|
0U, // PseudoVFNCVT_X_F_W_MF2_MASK
|
|
0U, // PseudoVFNCVT_X_F_W_MF4
|
|
0U, // PseudoVFNCVT_X_F_W_MF4_MASK
|
|
0U, // PseudoVFNCVT_X_F_W_MF8
|
|
0U, // PseudoVFNCVT_X_F_W_MF8_MASK
|
|
0U, // PseudoVFNMACC_VFPR16_M1
|
|
0U, // PseudoVFNMACC_VFPR16_M1_MASK
|
|
0U, // PseudoVFNMACC_VFPR16_M2
|
|
0U, // PseudoVFNMACC_VFPR16_M2_MASK
|
|
0U, // PseudoVFNMACC_VFPR16_M4
|
|
0U, // PseudoVFNMACC_VFPR16_M4_MASK
|
|
0U, // PseudoVFNMACC_VFPR16_M8
|
|
0U, // PseudoVFNMACC_VFPR16_M8_MASK
|
|
0U, // PseudoVFNMACC_VFPR16_MF2
|
|
0U, // PseudoVFNMACC_VFPR16_MF2_MASK
|
|
0U, // PseudoVFNMACC_VFPR16_MF4
|
|
0U, // PseudoVFNMACC_VFPR16_MF4_MASK
|
|
0U, // PseudoVFNMACC_VFPR32_M1
|
|
0U, // PseudoVFNMACC_VFPR32_M1_MASK
|
|
0U, // PseudoVFNMACC_VFPR32_M2
|
|
0U, // PseudoVFNMACC_VFPR32_M2_MASK
|
|
0U, // PseudoVFNMACC_VFPR32_M4
|
|
0U, // PseudoVFNMACC_VFPR32_M4_MASK
|
|
0U, // PseudoVFNMACC_VFPR32_M8
|
|
0U, // PseudoVFNMACC_VFPR32_M8_MASK
|
|
0U, // PseudoVFNMACC_VFPR32_MF2
|
|
0U, // PseudoVFNMACC_VFPR32_MF2_MASK
|
|
0U, // PseudoVFNMACC_VFPR64_M1
|
|
0U, // PseudoVFNMACC_VFPR64_M1_MASK
|
|
0U, // PseudoVFNMACC_VFPR64_M2
|
|
0U, // PseudoVFNMACC_VFPR64_M2_MASK
|
|
0U, // PseudoVFNMACC_VFPR64_M4
|
|
0U, // PseudoVFNMACC_VFPR64_M4_MASK
|
|
0U, // PseudoVFNMACC_VFPR64_M8
|
|
0U, // PseudoVFNMACC_VFPR64_M8_MASK
|
|
0U, // PseudoVFNMACC_VV_M1
|
|
0U, // PseudoVFNMACC_VV_M1_MASK
|
|
0U, // PseudoVFNMACC_VV_M2
|
|
0U, // PseudoVFNMACC_VV_M2_MASK
|
|
0U, // PseudoVFNMACC_VV_M4
|
|
0U, // PseudoVFNMACC_VV_M4_MASK
|
|
0U, // PseudoVFNMACC_VV_M8
|
|
0U, // PseudoVFNMACC_VV_M8_MASK
|
|
0U, // PseudoVFNMACC_VV_MF2
|
|
0U, // PseudoVFNMACC_VV_MF2_MASK
|
|
0U, // PseudoVFNMACC_VV_MF4
|
|
0U, // PseudoVFNMACC_VV_MF4_MASK
|
|
0U, // PseudoVFNMADD_VFPR16_M1
|
|
0U, // PseudoVFNMADD_VFPR16_M1_MASK
|
|
0U, // PseudoVFNMADD_VFPR16_M2
|
|
0U, // PseudoVFNMADD_VFPR16_M2_MASK
|
|
0U, // PseudoVFNMADD_VFPR16_M4
|
|
0U, // PseudoVFNMADD_VFPR16_M4_MASK
|
|
0U, // PseudoVFNMADD_VFPR16_M8
|
|
0U, // PseudoVFNMADD_VFPR16_M8_MASK
|
|
0U, // PseudoVFNMADD_VFPR16_MF2
|
|
0U, // PseudoVFNMADD_VFPR16_MF2_MASK
|
|
0U, // PseudoVFNMADD_VFPR16_MF4
|
|
0U, // PseudoVFNMADD_VFPR16_MF4_MASK
|
|
0U, // PseudoVFNMADD_VFPR32_M1
|
|
0U, // PseudoVFNMADD_VFPR32_M1_MASK
|
|
0U, // PseudoVFNMADD_VFPR32_M2
|
|
0U, // PseudoVFNMADD_VFPR32_M2_MASK
|
|
0U, // PseudoVFNMADD_VFPR32_M4
|
|
0U, // PseudoVFNMADD_VFPR32_M4_MASK
|
|
0U, // PseudoVFNMADD_VFPR32_M8
|
|
0U, // PseudoVFNMADD_VFPR32_M8_MASK
|
|
0U, // PseudoVFNMADD_VFPR32_MF2
|
|
0U, // PseudoVFNMADD_VFPR32_MF2_MASK
|
|
0U, // PseudoVFNMADD_VFPR64_M1
|
|
0U, // PseudoVFNMADD_VFPR64_M1_MASK
|
|
0U, // PseudoVFNMADD_VFPR64_M2
|
|
0U, // PseudoVFNMADD_VFPR64_M2_MASK
|
|
0U, // PseudoVFNMADD_VFPR64_M4
|
|
0U, // PseudoVFNMADD_VFPR64_M4_MASK
|
|
0U, // PseudoVFNMADD_VFPR64_M8
|
|
0U, // PseudoVFNMADD_VFPR64_M8_MASK
|
|
0U, // PseudoVFNMADD_VV_M1
|
|
0U, // PseudoVFNMADD_VV_M1_MASK
|
|
0U, // PseudoVFNMADD_VV_M2
|
|
0U, // PseudoVFNMADD_VV_M2_MASK
|
|
0U, // PseudoVFNMADD_VV_M4
|
|
0U, // PseudoVFNMADD_VV_M4_MASK
|
|
0U, // PseudoVFNMADD_VV_M8
|
|
0U, // PseudoVFNMADD_VV_M8_MASK
|
|
0U, // PseudoVFNMADD_VV_MF2
|
|
0U, // PseudoVFNMADD_VV_MF2_MASK
|
|
0U, // PseudoVFNMADD_VV_MF4
|
|
0U, // PseudoVFNMADD_VV_MF4_MASK
|
|
0U, // PseudoVFNMSAC_VFPR16_M1
|
|
0U, // PseudoVFNMSAC_VFPR16_M1_MASK
|
|
0U, // PseudoVFNMSAC_VFPR16_M2
|
|
0U, // PseudoVFNMSAC_VFPR16_M2_MASK
|
|
0U, // PseudoVFNMSAC_VFPR16_M4
|
|
0U, // PseudoVFNMSAC_VFPR16_M4_MASK
|
|
0U, // PseudoVFNMSAC_VFPR16_M8
|
|
0U, // PseudoVFNMSAC_VFPR16_M8_MASK
|
|
0U, // PseudoVFNMSAC_VFPR16_MF2
|
|
0U, // PseudoVFNMSAC_VFPR16_MF2_MASK
|
|
0U, // PseudoVFNMSAC_VFPR16_MF4
|
|
0U, // PseudoVFNMSAC_VFPR16_MF4_MASK
|
|
0U, // PseudoVFNMSAC_VFPR32_M1
|
|
0U, // PseudoVFNMSAC_VFPR32_M1_MASK
|
|
0U, // PseudoVFNMSAC_VFPR32_M2
|
|
0U, // PseudoVFNMSAC_VFPR32_M2_MASK
|
|
0U, // PseudoVFNMSAC_VFPR32_M4
|
|
0U, // PseudoVFNMSAC_VFPR32_M4_MASK
|
|
0U, // PseudoVFNMSAC_VFPR32_M8
|
|
0U, // PseudoVFNMSAC_VFPR32_M8_MASK
|
|
0U, // PseudoVFNMSAC_VFPR32_MF2
|
|
0U, // PseudoVFNMSAC_VFPR32_MF2_MASK
|
|
0U, // PseudoVFNMSAC_VFPR64_M1
|
|
0U, // PseudoVFNMSAC_VFPR64_M1_MASK
|
|
0U, // PseudoVFNMSAC_VFPR64_M2
|
|
0U, // PseudoVFNMSAC_VFPR64_M2_MASK
|
|
0U, // PseudoVFNMSAC_VFPR64_M4
|
|
0U, // PseudoVFNMSAC_VFPR64_M4_MASK
|
|
0U, // PseudoVFNMSAC_VFPR64_M8
|
|
0U, // PseudoVFNMSAC_VFPR64_M8_MASK
|
|
0U, // PseudoVFNMSAC_VV_M1
|
|
0U, // PseudoVFNMSAC_VV_M1_MASK
|
|
0U, // PseudoVFNMSAC_VV_M2
|
|
0U, // PseudoVFNMSAC_VV_M2_MASK
|
|
0U, // PseudoVFNMSAC_VV_M4
|
|
0U, // PseudoVFNMSAC_VV_M4_MASK
|
|
0U, // PseudoVFNMSAC_VV_M8
|
|
0U, // PseudoVFNMSAC_VV_M8_MASK
|
|
0U, // PseudoVFNMSAC_VV_MF2
|
|
0U, // PseudoVFNMSAC_VV_MF2_MASK
|
|
0U, // PseudoVFNMSAC_VV_MF4
|
|
0U, // PseudoVFNMSAC_VV_MF4_MASK
|
|
0U, // PseudoVFNMSUB_VFPR16_M1
|
|
0U, // PseudoVFNMSUB_VFPR16_M1_MASK
|
|
0U, // PseudoVFNMSUB_VFPR16_M2
|
|
0U, // PseudoVFNMSUB_VFPR16_M2_MASK
|
|
0U, // PseudoVFNMSUB_VFPR16_M4
|
|
0U, // PseudoVFNMSUB_VFPR16_M4_MASK
|
|
0U, // PseudoVFNMSUB_VFPR16_M8
|
|
0U, // PseudoVFNMSUB_VFPR16_M8_MASK
|
|
0U, // PseudoVFNMSUB_VFPR16_MF2
|
|
0U, // PseudoVFNMSUB_VFPR16_MF2_MASK
|
|
0U, // PseudoVFNMSUB_VFPR16_MF4
|
|
0U, // PseudoVFNMSUB_VFPR16_MF4_MASK
|
|
0U, // PseudoVFNMSUB_VFPR32_M1
|
|
0U, // PseudoVFNMSUB_VFPR32_M1_MASK
|
|
0U, // PseudoVFNMSUB_VFPR32_M2
|
|
0U, // PseudoVFNMSUB_VFPR32_M2_MASK
|
|
0U, // PseudoVFNMSUB_VFPR32_M4
|
|
0U, // PseudoVFNMSUB_VFPR32_M4_MASK
|
|
0U, // PseudoVFNMSUB_VFPR32_M8
|
|
0U, // PseudoVFNMSUB_VFPR32_M8_MASK
|
|
0U, // PseudoVFNMSUB_VFPR32_MF2
|
|
0U, // PseudoVFNMSUB_VFPR32_MF2_MASK
|
|
0U, // PseudoVFNMSUB_VFPR64_M1
|
|
0U, // PseudoVFNMSUB_VFPR64_M1_MASK
|
|
0U, // PseudoVFNMSUB_VFPR64_M2
|
|
0U, // PseudoVFNMSUB_VFPR64_M2_MASK
|
|
0U, // PseudoVFNMSUB_VFPR64_M4
|
|
0U, // PseudoVFNMSUB_VFPR64_M4_MASK
|
|
0U, // PseudoVFNMSUB_VFPR64_M8
|
|
0U, // PseudoVFNMSUB_VFPR64_M8_MASK
|
|
0U, // PseudoVFNMSUB_VV_M1
|
|
0U, // PseudoVFNMSUB_VV_M1_MASK
|
|
0U, // PseudoVFNMSUB_VV_M2
|
|
0U, // PseudoVFNMSUB_VV_M2_MASK
|
|
0U, // PseudoVFNMSUB_VV_M4
|
|
0U, // PseudoVFNMSUB_VV_M4_MASK
|
|
0U, // PseudoVFNMSUB_VV_M8
|
|
0U, // PseudoVFNMSUB_VV_M8_MASK
|
|
0U, // PseudoVFNMSUB_VV_MF2
|
|
0U, // PseudoVFNMSUB_VV_MF2_MASK
|
|
0U, // PseudoVFNMSUB_VV_MF4
|
|
0U, // PseudoVFNMSUB_VV_MF4_MASK
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_M1
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_M1_MASK
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_M2
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_M2_MASK
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_MF2
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_MF2_MASK
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_MF4
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_MF4_MASK
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_MF8
|
|
0U, // PseudoVFNRCLIP_XU_F_QF_MF8_MASK
|
|
0U, // PseudoVFNRCLIP_X_F_QF_M1
|
|
0U, // PseudoVFNRCLIP_X_F_QF_M1_MASK
|
|
0U, // PseudoVFNRCLIP_X_F_QF_M2
|
|
0U, // PseudoVFNRCLIP_X_F_QF_M2_MASK
|
|
0U, // PseudoVFNRCLIP_X_F_QF_MF2
|
|
0U, // PseudoVFNRCLIP_X_F_QF_MF2_MASK
|
|
0U, // PseudoVFNRCLIP_X_F_QF_MF4
|
|
0U, // PseudoVFNRCLIP_X_F_QF_MF4_MASK
|
|
0U, // PseudoVFNRCLIP_X_F_QF_MF8
|
|
0U, // PseudoVFNRCLIP_X_F_QF_MF8_MASK
|
|
0U, // PseudoVFRDIV_VFPR16_M1_E16
|
|
0U, // PseudoVFRDIV_VFPR16_M1_E16_MASK
|
|
0U, // PseudoVFRDIV_VFPR16_M2_E16
|
|
0U, // PseudoVFRDIV_VFPR16_M2_E16_MASK
|
|
0U, // PseudoVFRDIV_VFPR16_M4_E16
|
|
0U, // PseudoVFRDIV_VFPR16_M4_E16_MASK
|
|
0U, // PseudoVFRDIV_VFPR16_M8_E16
|
|
0U, // PseudoVFRDIV_VFPR16_M8_E16_MASK
|
|
0U, // PseudoVFRDIV_VFPR16_MF2_E16
|
|
0U, // PseudoVFRDIV_VFPR16_MF2_E16_MASK
|
|
0U, // PseudoVFRDIV_VFPR16_MF4_E16
|
|
0U, // PseudoVFRDIV_VFPR16_MF4_E16_MASK
|
|
0U, // PseudoVFRDIV_VFPR32_M1_E32
|
|
0U, // PseudoVFRDIV_VFPR32_M1_E32_MASK
|
|
0U, // PseudoVFRDIV_VFPR32_M2_E32
|
|
0U, // PseudoVFRDIV_VFPR32_M2_E32_MASK
|
|
0U, // PseudoVFRDIV_VFPR32_M4_E32
|
|
0U, // PseudoVFRDIV_VFPR32_M4_E32_MASK
|
|
0U, // PseudoVFRDIV_VFPR32_M8_E32
|
|
0U, // PseudoVFRDIV_VFPR32_M8_E32_MASK
|
|
0U, // PseudoVFRDIV_VFPR32_MF2_E32
|
|
0U, // PseudoVFRDIV_VFPR32_MF2_E32_MASK
|
|
0U, // PseudoVFRDIV_VFPR64_M1_E64
|
|
0U, // PseudoVFRDIV_VFPR64_M1_E64_MASK
|
|
0U, // PseudoVFRDIV_VFPR64_M2_E64
|
|
0U, // PseudoVFRDIV_VFPR64_M2_E64_MASK
|
|
0U, // PseudoVFRDIV_VFPR64_M4_E64
|
|
0U, // PseudoVFRDIV_VFPR64_M4_E64_MASK
|
|
0U, // PseudoVFRDIV_VFPR64_M8_E64
|
|
0U, // PseudoVFRDIV_VFPR64_M8_E64_MASK
|
|
0U, // PseudoVFREC7_V_M1
|
|
0U, // PseudoVFREC7_V_M1_MASK
|
|
0U, // PseudoVFREC7_V_M2
|
|
0U, // PseudoVFREC7_V_M2_MASK
|
|
0U, // PseudoVFREC7_V_M4
|
|
0U, // PseudoVFREC7_V_M4_MASK
|
|
0U, // PseudoVFREC7_V_M8
|
|
0U, // PseudoVFREC7_V_M8_MASK
|
|
0U, // PseudoVFREC7_V_MF2
|
|
0U, // PseudoVFREC7_V_MF2_MASK
|
|
0U, // PseudoVFREC7_V_MF4
|
|
0U, // PseudoVFREC7_V_MF4_MASK
|
|
0U, // PseudoVFREDMAX_VS_M1_E16
|
|
0U, // PseudoVFREDMAX_VS_M1_E16_MASK
|
|
0U, // PseudoVFREDMAX_VS_M1_E32
|
|
0U, // PseudoVFREDMAX_VS_M1_E32_MASK
|
|
0U, // PseudoVFREDMAX_VS_M1_E64
|
|
0U, // PseudoVFREDMAX_VS_M1_E64_MASK
|
|
0U, // PseudoVFREDMAX_VS_M2_E16
|
|
0U, // PseudoVFREDMAX_VS_M2_E16_MASK
|
|
0U, // PseudoVFREDMAX_VS_M2_E32
|
|
0U, // PseudoVFREDMAX_VS_M2_E32_MASK
|
|
0U, // PseudoVFREDMAX_VS_M2_E64
|
|
0U, // PseudoVFREDMAX_VS_M2_E64_MASK
|
|
0U, // PseudoVFREDMAX_VS_M4_E16
|
|
0U, // PseudoVFREDMAX_VS_M4_E16_MASK
|
|
0U, // PseudoVFREDMAX_VS_M4_E32
|
|
0U, // PseudoVFREDMAX_VS_M4_E32_MASK
|
|
0U, // PseudoVFREDMAX_VS_M4_E64
|
|
0U, // PseudoVFREDMAX_VS_M4_E64_MASK
|
|
0U, // PseudoVFREDMAX_VS_M8_E16
|
|
0U, // PseudoVFREDMAX_VS_M8_E16_MASK
|
|
0U, // PseudoVFREDMAX_VS_M8_E32
|
|
0U, // PseudoVFREDMAX_VS_M8_E32_MASK
|
|
0U, // PseudoVFREDMAX_VS_M8_E64
|
|
0U, // PseudoVFREDMAX_VS_M8_E64_MASK
|
|
0U, // PseudoVFREDMAX_VS_MF2_E16
|
|
0U, // PseudoVFREDMAX_VS_MF2_E16_MASK
|
|
0U, // PseudoVFREDMAX_VS_MF2_E32
|
|
0U, // PseudoVFREDMAX_VS_MF2_E32_MASK
|
|
0U, // PseudoVFREDMAX_VS_MF4_E16
|
|
0U, // PseudoVFREDMAX_VS_MF4_E16_MASK
|
|
0U, // PseudoVFREDMIN_VS_M1_E16
|
|
0U, // PseudoVFREDMIN_VS_M1_E16_MASK
|
|
0U, // PseudoVFREDMIN_VS_M1_E32
|
|
0U, // PseudoVFREDMIN_VS_M1_E32_MASK
|
|
0U, // PseudoVFREDMIN_VS_M1_E64
|
|
0U, // PseudoVFREDMIN_VS_M1_E64_MASK
|
|
0U, // PseudoVFREDMIN_VS_M2_E16
|
|
0U, // PseudoVFREDMIN_VS_M2_E16_MASK
|
|
0U, // PseudoVFREDMIN_VS_M2_E32
|
|
0U, // PseudoVFREDMIN_VS_M2_E32_MASK
|
|
0U, // PseudoVFREDMIN_VS_M2_E64
|
|
0U, // PseudoVFREDMIN_VS_M2_E64_MASK
|
|
0U, // PseudoVFREDMIN_VS_M4_E16
|
|
0U, // PseudoVFREDMIN_VS_M4_E16_MASK
|
|
0U, // PseudoVFREDMIN_VS_M4_E32
|
|
0U, // PseudoVFREDMIN_VS_M4_E32_MASK
|
|
0U, // PseudoVFREDMIN_VS_M4_E64
|
|
0U, // PseudoVFREDMIN_VS_M4_E64_MASK
|
|
0U, // PseudoVFREDMIN_VS_M8_E16
|
|
0U, // PseudoVFREDMIN_VS_M8_E16_MASK
|
|
0U, // PseudoVFREDMIN_VS_M8_E32
|
|
0U, // PseudoVFREDMIN_VS_M8_E32_MASK
|
|
0U, // PseudoVFREDMIN_VS_M8_E64
|
|
0U, // PseudoVFREDMIN_VS_M8_E64_MASK
|
|
0U, // PseudoVFREDMIN_VS_MF2_E16
|
|
0U, // PseudoVFREDMIN_VS_MF2_E16_MASK
|
|
0U, // PseudoVFREDMIN_VS_MF2_E32
|
|
0U, // PseudoVFREDMIN_VS_MF2_E32_MASK
|
|
0U, // PseudoVFREDMIN_VS_MF4_E16
|
|
0U, // PseudoVFREDMIN_VS_MF4_E16_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M1_E16
|
|
0U, // PseudoVFREDOSUM_VS_M1_E16_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M1_E32
|
|
0U, // PseudoVFREDOSUM_VS_M1_E32_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M1_E64
|
|
0U, // PseudoVFREDOSUM_VS_M1_E64_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M2_E16
|
|
0U, // PseudoVFREDOSUM_VS_M2_E16_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M2_E32
|
|
0U, // PseudoVFREDOSUM_VS_M2_E32_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M2_E64
|
|
0U, // PseudoVFREDOSUM_VS_M2_E64_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M4_E16
|
|
0U, // PseudoVFREDOSUM_VS_M4_E16_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M4_E32
|
|
0U, // PseudoVFREDOSUM_VS_M4_E32_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M4_E64
|
|
0U, // PseudoVFREDOSUM_VS_M4_E64_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M8_E16
|
|
0U, // PseudoVFREDOSUM_VS_M8_E16_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M8_E32
|
|
0U, // PseudoVFREDOSUM_VS_M8_E32_MASK
|
|
0U, // PseudoVFREDOSUM_VS_M8_E64
|
|
0U, // PseudoVFREDOSUM_VS_M8_E64_MASK
|
|
0U, // PseudoVFREDOSUM_VS_MF2_E16
|
|
0U, // PseudoVFREDOSUM_VS_MF2_E16_MASK
|
|
0U, // PseudoVFREDOSUM_VS_MF2_E32
|
|
0U, // PseudoVFREDOSUM_VS_MF2_E32_MASK
|
|
0U, // PseudoVFREDOSUM_VS_MF4_E16
|
|
0U, // PseudoVFREDOSUM_VS_MF4_E16_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M1_E16
|
|
0U, // PseudoVFREDUSUM_VS_M1_E16_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M1_E32
|
|
0U, // PseudoVFREDUSUM_VS_M1_E32_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M1_E64
|
|
0U, // PseudoVFREDUSUM_VS_M1_E64_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M2_E16
|
|
0U, // PseudoVFREDUSUM_VS_M2_E16_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M2_E32
|
|
0U, // PseudoVFREDUSUM_VS_M2_E32_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M2_E64
|
|
0U, // PseudoVFREDUSUM_VS_M2_E64_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M4_E16
|
|
0U, // PseudoVFREDUSUM_VS_M4_E16_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M4_E32
|
|
0U, // PseudoVFREDUSUM_VS_M4_E32_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M4_E64
|
|
0U, // PseudoVFREDUSUM_VS_M4_E64_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M8_E16
|
|
0U, // PseudoVFREDUSUM_VS_M8_E16_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M8_E32
|
|
0U, // PseudoVFREDUSUM_VS_M8_E32_MASK
|
|
0U, // PseudoVFREDUSUM_VS_M8_E64
|
|
0U, // PseudoVFREDUSUM_VS_M8_E64_MASK
|
|
0U, // PseudoVFREDUSUM_VS_MF2_E16
|
|
0U, // PseudoVFREDUSUM_VS_MF2_E16_MASK
|
|
0U, // PseudoVFREDUSUM_VS_MF2_E32
|
|
0U, // PseudoVFREDUSUM_VS_MF2_E32_MASK
|
|
0U, // PseudoVFREDUSUM_VS_MF4_E16
|
|
0U, // PseudoVFREDUSUM_VS_MF4_E16_MASK
|
|
0U, // PseudoVFROUND_NOEXCEPT_V_M1_MASK
|
|
0U, // PseudoVFROUND_NOEXCEPT_V_M2_MASK
|
|
0U, // PseudoVFROUND_NOEXCEPT_V_M4_MASK
|
|
0U, // PseudoVFROUND_NOEXCEPT_V_M8_MASK
|
|
0U, // PseudoVFROUND_NOEXCEPT_V_MF2_MASK
|
|
0U, // PseudoVFROUND_NOEXCEPT_V_MF4_MASK
|
|
0U, // PseudoVFRSQRT7_V_M1
|
|
0U, // PseudoVFRSQRT7_V_M1_MASK
|
|
0U, // PseudoVFRSQRT7_V_M2
|
|
0U, // PseudoVFRSQRT7_V_M2_MASK
|
|
0U, // PseudoVFRSQRT7_V_M4
|
|
0U, // PseudoVFRSQRT7_V_M4_MASK
|
|
0U, // PseudoVFRSQRT7_V_M8
|
|
0U, // PseudoVFRSQRT7_V_M8_MASK
|
|
0U, // PseudoVFRSQRT7_V_MF2
|
|
0U, // PseudoVFRSQRT7_V_MF2_MASK
|
|
0U, // PseudoVFRSQRT7_V_MF4
|
|
0U, // PseudoVFRSQRT7_V_MF4_MASK
|
|
0U, // PseudoVFRSUB_VFPR16_M1
|
|
0U, // PseudoVFRSUB_VFPR16_M1_MASK
|
|
0U, // PseudoVFRSUB_VFPR16_M2
|
|
0U, // PseudoVFRSUB_VFPR16_M2_MASK
|
|
0U, // PseudoVFRSUB_VFPR16_M4
|
|
0U, // PseudoVFRSUB_VFPR16_M4_MASK
|
|
0U, // PseudoVFRSUB_VFPR16_M8
|
|
0U, // PseudoVFRSUB_VFPR16_M8_MASK
|
|
0U, // PseudoVFRSUB_VFPR16_MF2
|
|
0U, // PseudoVFRSUB_VFPR16_MF2_MASK
|
|
0U, // PseudoVFRSUB_VFPR16_MF4
|
|
0U, // PseudoVFRSUB_VFPR16_MF4_MASK
|
|
0U, // PseudoVFRSUB_VFPR32_M1
|
|
0U, // PseudoVFRSUB_VFPR32_M1_MASK
|
|
0U, // PseudoVFRSUB_VFPR32_M2
|
|
0U, // PseudoVFRSUB_VFPR32_M2_MASK
|
|
0U, // PseudoVFRSUB_VFPR32_M4
|
|
0U, // PseudoVFRSUB_VFPR32_M4_MASK
|
|
0U, // PseudoVFRSUB_VFPR32_M8
|
|
0U, // PseudoVFRSUB_VFPR32_M8_MASK
|
|
0U, // PseudoVFRSUB_VFPR32_MF2
|
|
0U, // PseudoVFRSUB_VFPR32_MF2_MASK
|
|
0U, // PseudoVFRSUB_VFPR64_M1
|
|
0U, // PseudoVFRSUB_VFPR64_M1_MASK
|
|
0U, // PseudoVFRSUB_VFPR64_M2
|
|
0U, // PseudoVFRSUB_VFPR64_M2_MASK
|
|
0U, // PseudoVFRSUB_VFPR64_M4
|
|
0U, // PseudoVFRSUB_VFPR64_M4_MASK
|
|
0U, // PseudoVFRSUB_VFPR64_M8
|
|
0U, // PseudoVFRSUB_VFPR64_M8_MASK
|
|
0U, // PseudoVFSGNJN_VFPR16_M1
|
|
0U, // PseudoVFSGNJN_VFPR16_M1_MASK
|
|
0U, // PseudoVFSGNJN_VFPR16_M2
|
|
0U, // PseudoVFSGNJN_VFPR16_M2_MASK
|
|
0U, // PseudoVFSGNJN_VFPR16_M4
|
|
0U, // PseudoVFSGNJN_VFPR16_M4_MASK
|
|
0U, // PseudoVFSGNJN_VFPR16_M8
|
|
0U, // PseudoVFSGNJN_VFPR16_M8_MASK
|
|
0U, // PseudoVFSGNJN_VFPR16_MF2
|
|
0U, // PseudoVFSGNJN_VFPR16_MF2_MASK
|
|
0U, // PseudoVFSGNJN_VFPR16_MF4
|
|
0U, // PseudoVFSGNJN_VFPR16_MF4_MASK
|
|
0U, // PseudoVFSGNJN_VFPR32_M1
|
|
0U, // PseudoVFSGNJN_VFPR32_M1_MASK
|
|
0U, // PseudoVFSGNJN_VFPR32_M2
|
|
0U, // PseudoVFSGNJN_VFPR32_M2_MASK
|
|
0U, // PseudoVFSGNJN_VFPR32_M4
|
|
0U, // PseudoVFSGNJN_VFPR32_M4_MASK
|
|
0U, // PseudoVFSGNJN_VFPR32_M8
|
|
0U, // PseudoVFSGNJN_VFPR32_M8_MASK
|
|
0U, // PseudoVFSGNJN_VFPR32_MF2
|
|
0U, // PseudoVFSGNJN_VFPR32_MF2_MASK
|
|
0U, // PseudoVFSGNJN_VFPR64_M1
|
|
0U, // PseudoVFSGNJN_VFPR64_M1_MASK
|
|
0U, // PseudoVFSGNJN_VFPR64_M2
|
|
0U, // PseudoVFSGNJN_VFPR64_M2_MASK
|
|
0U, // PseudoVFSGNJN_VFPR64_M4
|
|
0U, // PseudoVFSGNJN_VFPR64_M4_MASK
|
|
0U, // PseudoVFSGNJN_VFPR64_M8
|
|
0U, // PseudoVFSGNJN_VFPR64_M8_MASK
|
|
0U, // PseudoVFSGNJN_VV_M1
|
|
0U, // PseudoVFSGNJN_VV_M1_MASK
|
|
0U, // PseudoVFSGNJN_VV_M2
|
|
0U, // PseudoVFSGNJN_VV_M2_MASK
|
|
0U, // PseudoVFSGNJN_VV_M4
|
|
0U, // PseudoVFSGNJN_VV_M4_MASK
|
|
0U, // PseudoVFSGNJN_VV_M8
|
|
0U, // PseudoVFSGNJN_VV_M8_MASK
|
|
0U, // PseudoVFSGNJN_VV_MF2
|
|
0U, // PseudoVFSGNJN_VV_MF2_MASK
|
|
0U, // PseudoVFSGNJN_VV_MF4
|
|
0U, // PseudoVFSGNJN_VV_MF4_MASK
|
|
0U, // PseudoVFSGNJX_VFPR16_M1
|
|
0U, // PseudoVFSGNJX_VFPR16_M1_MASK
|
|
0U, // PseudoVFSGNJX_VFPR16_M2
|
|
0U, // PseudoVFSGNJX_VFPR16_M2_MASK
|
|
0U, // PseudoVFSGNJX_VFPR16_M4
|
|
0U, // PseudoVFSGNJX_VFPR16_M4_MASK
|
|
0U, // PseudoVFSGNJX_VFPR16_M8
|
|
0U, // PseudoVFSGNJX_VFPR16_M8_MASK
|
|
0U, // PseudoVFSGNJX_VFPR16_MF2
|
|
0U, // PseudoVFSGNJX_VFPR16_MF2_MASK
|
|
0U, // PseudoVFSGNJX_VFPR16_MF4
|
|
0U, // PseudoVFSGNJX_VFPR16_MF4_MASK
|
|
0U, // PseudoVFSGNJX_VFPR32_M1
|
|
0U, // PseudoVFSGNJX_VFPR32_M1_MASK
|
|
0U, // PseudoVFSGNJX_VFPR32_M2
|
|
0U, // PseudoVFSGNJX_VFPR32_M2_MASK
|
|
0U, // PseudoVFSGNJX_VFPR32_M4
|
|
0U, // PseudoVFSGNJX_VFPR32_M4_MASK
|
|
0U, // PseudoVFSGNJX_VFPR32_M8
|
|
0U, // PseudoVFSGNJX_VFPR32_M8_MASK
|
|
0U, // PseudoVFSGNJX_VFPR32_MF2
|
|
0U, // PseudoVFSGNJX_VFPR32_MF2_MASK
|
|
0U, // PseudoVFSGNJX_VFPR64_M1
|
|
0U, // PseudoVFSGNJX_VFPR64_M1_MASK
|
|
0U, // PseudoVFSGNJX_VFPR64_M2
|
|
0U, // PseudoVFSGNJX_VFPR64_M2_MASK
|
|
0U, // PseudoVFSGNJX_VFPR64_M4
|
|
0U, // PseudoVFSGNJX_VFPR64_M4_MASK
|
|
0U, // PseudoVFSGNJX_VFPR64_M8
|
|
0U, // PseudoVFSGNJX_VFPR64_M8_MASK
|
|
0U, // PseudoVFSGNJX_VV_M1
|
|
0U, // PseudoVFSGNJX_VV_M1_MASK
|
|
0U, // PseudoVFSGNJX_VV_M2
|
|
0U, // PseudoVFSGNJX_VV_M2_MASK
|
|
0U, // PseudoVFSGNJX_VV_M4
|
|
0U, // PseudoVFSGNJX_VV_M4_MASK
|
|
0U, // PseudoVFSGNJX_VV_M8
|
|
0U, // PseudoVFSGNJX_VV_M8_MASK
|
|
0U, // PseudoVFSGNJX_VV_MF2
|
|
0U, // PseudoVFSGNJX_VV_MF2_MASK
|
|
0U, // PseudoVFSGNJX_VV_MF4
|
|
0U, // PseudoVFSGNJX_VV_MF4_MASK
|
|
0U, // PseudoVFSGNJ_VFPR16_M1
|
|
0U, // PseudoVFSGNJ_VFPR16_M1_MASK
|
|
0U, // PseudoVFSGNJ_VFPR16_M2
|
|
0U, // PseudoVFSGNJ_VFPR16_M2_MASK
|
|
0U, // PseudoVFSGNJ_VFPR16_M4
|
|
0U, // PseudoVFSGNJ_VFPR16_M4_MASK
|
|
0U, // PseudoVFSGNJ_VFPR16_M8
|
|
0U, // PseudoVFSGNJ_VFPR16_M8_MASK
|
|
0U, // PseudoVFSGNJ_VFPR16_MF2
|
|
0U, // PseudoVFSGNJ_VFPR16_MF2_MASK
|
|
0U, // PseudoVFSGNJ_VFPR16_MF4
|
|
0U, // PseudoVFSGNJ_VFPR16_MF4_MASK
|
|
0U, // PseudoVFSGNJ_VFPR32_M1
|
|
0U, // PseudoVFSGNJ_VFPR32_M1_MASK
|
|
0U, // PseudoVFSGNJ_VFPR32_M2
|
|
0U, // PseudoVFSGNJ_VFPR32_M2_MASK
|
|
0U, // PseudoVFSGNJ_VFPR32_M4
|
|
0U, // PseudoVFSGNJ_VFPR32_M4_MASK
|
|
0U, // PseudoVFSGNJ_VFPR32_M8
|
|
0U, // PseudoVFSGNJ_VFPR32_M8_MASK
|
|
0U, // PseudoVFSGNJ_VFPR32_MF2
|
|
0U, // PseudoVFSGNJ_VFPR32_MF2_MASK
|
|
0U, // PseudoVFSGNJ_VFPR64_M1
|
|
0U, // PseudoVFSGNJ_VFPR64_M1_MASK
|
|
0U, // PseudoVFSGNJ_VFPR64_M2
|
|
0U, // PseudoVFSGNJ_VFPR64_M2_MASK
|
|
0U, // PseudoVFSGNJ_VFPR64_M4
|
|
0U, // PseudoVFSGNJ_VFPR64_M4_MASK
|
|
0U, // PseudoVFSGNJ_VFPR64_M8
|
|
0U, // PseudoVFSGNJ_VFPR64_M8_MASK
|
|
0U, // PseudoVFSGNJ_VV_M1
|
|
0U, // PseudoVFSGNJ_VV_M1_MASK
|
|
0U, // PseudoVFSGNJ_VV_M2
|
|
0U, // PseudoVFSGNJ_VV_M2_MASK
|
|
0U, // PseudoVFSGNJ_VV_M4
|
|
0U, // PseudoVFSGNJ_VV_M4_MASK
|
|
0U, // PseudoVFSGNJ_VV_M8
|
|
0U, // PseudoVFSGNJ_VV_M8_MASK
|
|
0U, // PseudoVFSGNJ_VV_MF2
|
|
0U, // PseudoVFSGNJ_VV_MF2_MASK
|
|
0U, // PseudoVFSGNJ_VV_MF4
|
|
0U, // PseudoVFSGNJ_VV_MF4_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_M1
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_M1_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_M2
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_M2_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_M4
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_M4_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_M8
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_M8_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_MF2
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_MF2_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_MF4
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR16_MF4_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_M1
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_M1_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_M2
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_M2_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_M4
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_M4_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_M8
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_M8_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_MF2
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR32_MF2_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR64_M1
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR64_M1_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR64_M2
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR64_M2_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR64_M4
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR64_M4_MASK
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR64_M8
|
|
0U, // PseudoVFSLIDE1DOWN_VFPR64_M8_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_M1
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_M1_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_M2
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_M2_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_M4
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_M4_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_M8
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_M8_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_MF2
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_MF2_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_MF4
|
|
0U, // PseudoVFSLIDE1UP_VFPR16_MF4_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_M1
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_M1_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_M2
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_M2_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_M4
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_M4_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_M8
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_M8_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_MF2
|
|
0U, // PseudoVFSLIDE1UP_VFPR32_MF2_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR64_M1
|
|
0U, // PseudoVFSLIDE1UP_VFPR64_M1_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR64_M2
|
|
0U, // PseudoVFSLIDE1UP_VFPR64_M2_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR64_M4
|
|
0U, // PseudoVFSLIDE1UP_VFPR64_M4_MASK
|
|
0U, // PseudoVFSLIDE1UP_VFPR64_M8
|
|
0U, // PseudoVFSLIDE1UP_VFPR64_M8_MASK
|
|
0U, // PseudoVFSQRT_V_M1_E16
|
|
0U, // PseudoVFSQRT_V_M1_E16_MASK
|
|
0U, // PseudoVFSQRT_V_M1_E32
|
|
0U, // PseudoVFSQRT_V_M1_E32_MASK
|
|
0U, // PseudoVFSQRT_V_M1_E64
|
|
0U, // PseudoVFSQRT_V_M1_E64_MASK
|
|
0U, // PseudoVFSQRT_V_M2_E16
|
|
0U, // PseudoVFSQRT_V_M2_E16_MASK
|
|
0U, // PseudoVFSQRT_V_M2_E32
|
|
0U, // PseudoVFSQRT_V_M2_E32_MASK
|
|
0U, // PseudoVFSQRT_V_M2_E64
|
|
0U, // PseudoVFSQRT_V_M2_E64_MASK
|
|
0U, // PseudoVFSQRT_V_M4_E16
|
|
0U, // PseudoVFSQRT_V_M4_E16_MASK
|
|
0U, // PseudoVFSQRT_V_M4_E32
|
|
0U, // PseudoVFSQRT_V_M4_E32_MASK
|
|
0U, // PseudoVFSQRT_V_M4_E64
|
|
0U, // PseudoVFSQRT_V_M4_E64_MASK
|
|
0U, // PseudoVFSQRT_V_M8_E16
|
|
0U, // PseudoVFSQRT_V_M8_E16_MASK
|
|
0U, // PseudoVFSQRT_V_M8_E32
|
|
0U, // PseudoVFSQRT_V_M8_E32_MASK
|
|
0U, // PseudoVFSQRT_V_M8_E64
|
|
0U, // PseudoVFSQRT_V_M8_E64_MASK
|
|
0U, // PseudoVFSQRT_V_MF2_E16
|
|
0U, // PseudoVFSQRT_V_MF2_E16_MASK
|
|
0U, // PseudoVFSQRT_V_MF2_E32
|
|
0U, // PseudoVFSQRT_V_MF2_E32_MASK
|
|
0U, // PseudoVFSQRT_V_MF4_E16
|
|
0U, // PseudoVFSQRT_V_MF4_E16_MASK
|
|
0U, // PseudoVFSUB_VFPR16_M1
|
|
0U, // PseudoVFSUB_VFPR16_M1_MASK
|
|
0U, // PseudoVFSUB_VFPR16_M2
|
|
0U, // PseudoVFSUB_VFPR16_M2_MASK
|
|
0U, // PseudoVFSUB_VFPR16_M4
|
|
0U, // PseudoVFSUB_VFPR16_M4_MASK
|
|
0U, // PseudoVFSUB_VFPR16_M8
|
|
0U, // PseudoVFSUB_VFPR16_M8_MASK
|
|
0U, // PseudoVFSUB_VFPR16_MF2
|
|
0U, // PseudoVFSUB_VFPR16_MF2_MASK
|
|
0U, // PseudoVFSUB_VFPR16_MF4
|
|
0U, // PseudoVFSUB_VFPR16_MF4_MASK
|
|
0U, // PseudoVFSUB_VFPR32_M1
|
|
0U, // PseudoVFSUB_VFPR32_M1_MASK
|
|
0U, // PseudoVFSUB_VFPR32_M2
|
|
0U, // PseudoVFSUB_VFPR32_M2_MASK
|
|
0U, // PseudoVFSUB_VFPR32_M4
|
|
0U, // PseudoVFSUB_VFPR32_M4_MASK
|
|
0U, // PseudoVFSUB_VFPR32_M8
|
|
0U, // PseudoVFSUB_VFPR32_M8_MASK
|
|
0U, // PseudoVFSUB_VFPR32_MF2
|
|
0U, // PseudoVFSUB_VFPR32_MF2_MASK
|
|
0U, // PseudoVFSUB_VFPR64_M1
|
|
0U, // PseudoVFSUB_VFPR64_M1_MASK
|
|
0U, // PseudoVFSUB_VFPR64_M2
|
|
0U, // PseudoVFSUB_VFPR64_M2_MASK
|
|
0U, // PseudoVFSUB_VFPR64_M4
|
|
0U, // PseudoVFSUB_VFPR64_M4_MASK
|
|
0U, // PseudoVFSUB_VFPR64_M8
|
|
0U, // PseudoVFSUB_VFPR64_M8_MASK
|
|
0U, // PseudoVFSUB_VV_M1
|
|
0U, // PseudoVFSUB_VV_M1_MASK
|
|
0U, // PseudoVFSUB_VV_M2
|
|
0U, // PseudoVFSUB_VV_M2_MASK
|
|
0U, // PseudoVFSUB_VV_M4
|
|
0U, // PseudoVFSUB_VV_M4_MASK
|
|
0U, // PseudoVFSUB_VV_M8
|
|
0U, // PseudoVFSUB_VV_M8_MASK
|
|
0U, // PseudoVFSUB_VV_MF2
|
|
0U, // PseudoVFSUB_VV_MF2_MASK
|
|
0U, // PseudoVFSUB_VV_MF4
|
|
0U, // PseudoVFSUB_VV_MF4_MASK
|
|
0U, // PseudoVFWADD_VFPR16_M1
|
|
0U, // PseudoVFWADD_VFPR16_M1_MASK
|
|
0U, // PseudoVFWADD_VFPR16_M2
|
|
0U, // PseudoVFWADD_VFPR16_M2_MASK
|
|
0U, // PseudoVFWADD_VFPR16_M4
|
|
0U, // PseudoVFWADD_VFPR16_M4_MASK
|
|
0U, // PseudoVFWADD_VFPR16_MF2
|
|
0U, // PseudoVFWADD_VFPR16_MF2_MASK
|
|
0U, // PseudoVFWADD_VFPR16_MF4
|
|
0U, // PseudoVFWADD_VFPR16_MF4_MASK
|
|
0U, // PseudoVFWADD_VFPR32_M1
|
|
0U, // PseudoVFWADD_VFPR32_M1_MASK
|
|
0U, // PseudoVFWADD_VFPR32_M2
|
|
0U, // PseudoVFWADD_VFPR32_M2_MASK
|
|
0U, // PseudoVFWADD_VFPR32_M4
|
|
0U, // PseudoVFWADD_VFPR32_M4_MASK
|
|
0U, // PseudoVFWADD_VFPR32_MF2
|
|
0U, // PseudoVFWADD_VFPR32_MF2_MASK
|
|
0U, // PseudoVFWADD_VV_M1
|
|
0U, // PseudoVFWADD_VV_M1_MASK
|
|
0U, // PseudoVFWADD_VV_M2
|
|
0U, // PseudoVFWADD_VV_M2_MASK
|
|
0U, // PseudoVFWADD_VV_M4
|
|
0U, // PseudoVFWADD_VV_M4_MASK
|
|
0U, // PseudoVFWADD_VV_MF2
|
|
0U, // PseudoVFWADD_VV_MF2_MASK
|
|
0U, // PseudoVFWADD_VV_MF4
|
|
0U, // PseudoVFWADD_VV_MF4_MASK
|
|
0U, // PseudoVFWADD_WFPR16_M1
|
|
0U, // PseudoVFWADD_WFPR16_M1_MASK
|
|
0U, // PseudoVFWADD_WFPR16_M2
|
|
0U, // PseudoVFWADD_WFPR16_M2_MASK
|
|
0U, // PseudoVFWADD_WFPR16_M4
|
|
0U, // PseudoVFWADD_WFPR16_M4_MASK
|
|
0U, // PseudoVFWADD_WFPR16_MF2
|
|
0U, // PseudoVFWADD_WFPR16_MF2_MASK
|
|
0U, // PseudoVFWADD_WFPR16_MF4
|
|
0U, // PseudoVFWADD_WFPR16_MF4_MASK
|
|
0U, // PseudoVFWADD_WFPR32_M1
|
|
0U, // PseudoVFWADD_WFPR32_M1_MASK
|
|
0U, // PseudoVFWADD_WFPR32_M2
|
|
0U, // PseudoVFWADD_WFPR32_M2_MASK
|
|
0U, // PseudoVFWADD_WFPR32_M4
|
|
0U, // PseudoVFWADD_WFPR32_M4_MASK
|
|
0U, // PseudoVFWADD_WFPR32_MF2
|
|
0U, // PseudoVFWADD_WFPR32_MF2_MASK
|
|
0U, // PseudoVFWADD_WV_M1
|
|
0U, // PseudoVFWADD_WV_M1_MASK
|
|
0U, // PseudoVFWADD_WV_M1_MASK_TIED
|
|
0U, // PseudoVFWADD_WV_M1_TIED
|
|
0U, // PseudoVFWADD_WV_M2
|
|
0U, // PseudoVFWADD_WV_M2_MASK
|
|
0U, // PseudoVFWADD_WV_M2_MASK_TIED
|
|
0U, // PseudoVFWADD_WV_M2_TIED
|
|
0U, // PseudoVFWADD_WV_M4
|
|
0U, // PseudoVFWADD_WV_M4_MASK
|
|
0U, // PseudoVFWADD_WV_M4_MASK_TIED
|
|
0U, // PseudoVFWADD_WV_M4_TIED
|
|
0U, // PseudoVFWADD_WV_MF2
|
|
0U, // PseudoVFWADD_WV_MF2_MASK
|
|
0U, // PseudoVFWADD_WV_MF2_MASK_TIED
|
|
0U, // PseudoVFWADD_WV_MF2_TIED
|
|
0U, // PseudoVFWADD_WV_MF4
|
|
0U, // PseudoVFWADD_WV_MF4_MASK
|
|
0U, // PseudoVFWADD_WV_MF4_MASK_TIED
|
|
0U, // PseudoVFWADD_WV_MF4_TIED
|
|
0U, // PseudoVFWCVTBF16_F_F_V_M1
|
|
0U, // PseudoVFWCVTBF16_F_F_V_M1_MASK
|
|
0U, // PseudoVFWCVTBF16_F_F_V_M2
|
|
0U, // PseudoVFWCVTBF16_F_F_V_M2_MASK
|
|
0U, // PseudoVFWCVTBF16_F_F_V_M4
|
|
0U, // PseudoVFWCVTBF16_F_F_V_M4_MASK
|
|
0U, // PseudoVFWCVTBF16_F_F_V_MF2
|
|
0U, // PseudoVFWCVTBF16_F_F_V_MF2_MASK
|
|
0U, // PseudoVFWCVTBF16_F_F_V_MF4
|
|
0U, // PseudoVFWCVTBF16_F_F_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_F_F_V_M1
|
|
0U, // PseudoVFWCVT_F_F_V_M1_MASK
|
|
0U, // PseudoVFWCVT_F_F_V_M2
|
|
0U, // PseudoVFWCVT_F_F_V_M2_MASK
|
|
0U, // PseudoVFWCVT_F_F_V_M4
|
|
0U, // PseudoVFWCVT_F_F_V_M4_MASK
|
|
0U, // PseudoVFWCVT_F_F_V_MF2
|
|
0U, // PseudoVFWCVT_F_F_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_F_F_V_MF4
|
|
0U, // PseudoVFWCVT_F_F_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_F_XU_V_M1
|
|
0U, // PseudoVFWCVT_F_XU_V_M1_MASK
|
|
0U, // PseudoVFWCVT_F_XU_V_M2
|
|
0U, // PseudoVFWCVT_F_XU_V_M2_MASK
|
|
0U, // PseudoVFWCVT_F_XU_V_M4
|
|
0U, // PseudoVFWCVT_F_XU_V_M4_MASK
|
|
0U, // PseudoVFWCVT_F_XU_V_MF2
|
|
0U, // PseudoVFWCVT_F_XU_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_F_XU_V_MF4
|
|
0U, // PseudoVFWCVT_F_XU_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_F_XU_V_MF8
|
|
0U, // PseudoVFWCVT_F_XU_V_MF8_MASK
|
|
0U, // PseudoVFWCVT_F_X_V_M1
|
|
0U, // PseudoVFWCVT_F_X_V_M1_MASK
|
|
0U, // PseudoVFWCVT_F_X_V_M2
|
|
0U, // PseudoVFWCVT_F_X_V_M2_MASK
|
|
0U, // PseudoVFWCVT_F_X_V_M4
|
|
0U, // PseudoVFWCVT_F_X_V_M4_MASK
|
|
0U, // PseudoVFWCVT_F_X_V_MF2
|
|
0U, // PseudoVFWCVT_F_X_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_F_X_V_MF4
|
|
0U, // PseudoVFWCVT_F_X_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_F_X_V_MF8
|
|
0U, // PseudoVFWCVT_F_X_V_MF8_MASK
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_M1
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_M1_MASK
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_M2
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_M2_MASK
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_M4
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_M4_MASK
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_MF2
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_MF4
|
|
0U, // PseudoVFWCVT_RM_XU_F_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_RM_X_F_V_M1
|
|
0U, // PseudoVFWCVT_RM_X_F_V_M1_MASK
|
|
0U, // PseudoVFWCVT_RM_X_F_V_M2
|
|
0U, // PseudoVFWCVT_RM_X_F_V_M2_MASK
|
|
0U, // PseudoVFWCVT_RM_X_F_V_M4
|
|
0U, // PseudoVFWCVT_RM_X_F_V_M4_MASK
|
|
0U, // PseudoVFWCVT_RM_X_F_V_MF2
|
|
0U, // PseudoVFWCVT_RM_X_F_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_RM_X_F_V_MF4
|
|
0U, // PseudoVFWCVT_RM_X_F_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_M1
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_M1_MASK
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_M2
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_M2_MASK
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_M4
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_M4_MASK
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_MF2
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_MF4
|
|
0U, // PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_M1
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_M1_MASK
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_M2
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_M2_MASK
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_M4
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_M4_MASK
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_MF2
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_MF4
|
|
0U, // PseudoVFWCVT_RTZ_X_F_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_XU_F_V_M1
|
|
0U, // PseudoVFWCVT_XU_F_V_M1_MASK
|
|
0U, // PseudoVFWCVT_XU_F_V_M2
|
|
0U, // PseudoVFWCVT_XU_F_V_M2_MASK
|
|
0U, // PseudoVFWCVT_XU_F_V_M4
|
|
0U, // PseudoVFWCVT_XU_F_V_M4_MASK
|
|
0U, // PseudoVFWCVT_XU_F_V_MF2
|
|
0U, // PseudoVFWCVT_XU_F_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_XU_F_V_MF4
|
|
0U, // PseudoVFWCVT_XU_F_V_MF4_MASK
|
|
0U, // PseudoVFWCVT_X_F_V_M1
|
|
0U, // PseudoVFWCVT_X_F_V_M1_MASK
|
|
0U, // PseudoVFWCVT_X_F_V_M2
|
|
0U, // PseudoVFWCVT_X_F_V_M2_MASK
|
|
0U, // PseudoVFWCVT_X_F_V_M4
|
|
0U, // PseudoVFWCVT_X_F_V_M4_MASK
|
|
0U, // PseudoVFWCVT_X_F_V_MF2
|
|
0U, // PseudoVFWCVT_X_F_V_MF2_MASK
|
|
0U, // PseudoVFWCVT_X_F_V_MF4
|
|
0U, // PseudoVFWCVT_X_F_V_MF4_MASK
|
|
0U, // PseudoVFWMACCBF16_VFPR16_M1
|
|
0U, // PseudoVFWMACCBF16_VFPR16_M1_MASK
|
|
0U, // PseudoVFWMACCBF16_VFPR16_M2
|
|
0U, // PseudoVFWMACCBF16_VFPR16_M2_MASK
|
|
0U, // PseudoVFWMACCBF16_VFPR16_M4
|
|
0U, // PseudoVFWMACCBF16_VFPR16_M4_MASK
|
|
0U, // PseudoVFWMACCBF16_VFPR16_MF2
|
|
0U, // PseudoVFWMACCBF16_VFPR16_MF2_MASK
|
|
0U, // PseudoVFWMACCBF16_VFPR16_MF4
|
|
0U, // PseudoVFWMACCBF16_VFPR16_MF4_MASK
|
|
0U, // PseudoVFWMACCBF16_VV_M1
|
|
0U, // PseudoVFWMACCBF16_VV_M1_MASK
|
|
0U, // PseudoVFWMACCBF16_VV_M2
|
|
0U, // PseudoVFWMACCBF16_VV_M2_MASK
|
|
0U, // PseudoVFWMACCBF16_VV_M4
|
|
0U, // PseudoVFWMACCBF16_VV_M4_MASK
|
|
0U, // PseudoVFWMACCBF16_VV_MF2
|
|
0U, // PseudoVFWMACCBF16_VV_MF2_MASK
|
|
0U, // PseudoVFWMACCBF16_VV_MF4
|
|
0U, // PseudoVFWMACCBF16_VV_MF4_MASK
|
|
0U, // PseudoVFWMACC_4x4x4_M1
|
|
0U, // PseudoVFWMACC_4x4x4_M2
|
|
0U, // PseudoVFWMACC_4x4x4_M4
|
|
0U, // PseudoVFWMACC_4x4x4_M8
|
|
0U, // PseudoVFWMACC_4x4x4_MF2
|
|
0U, // PseudoVFWMACC_4x4x4_MF4
|
|
0U, // PseudoVFWMACC_VFPR16_M1
|
|
0U, // PseudoVFWMACC_VFPR16_M1_MASK
|
|
0U, // PseudoVFWMACC_VFPR16_M2
|
|
0U, // PseudoVFWMACC_VFPR16_M2_MASK
|
|
0U, // PseudoVFWMACC_VFPR16_M4
|
|
0U, // PseudoVFWMACC_VFPR16_M4_MASK
|
|
0U, // PseudoVFWMACC_VFPR16_MF2
|
|
0U, // PseudoVFWMACC_VFPR16_MF2_MASK
|
|
0U, // PseudoVFWMACC_VFPR16_MF4
|
|
0U, // PseudoVFWMACC_VFPR16_MF4_MASK
|
|
0U, // PseudoVFWMACC_VFPR32_M1
|
|
0U, // PseudoVFWMACC_VFPR32_M1_MASK
|
|
0U, // PseudoVFWMACC_VFPR32_M2
|
|
0U, // PseudoVFWMACC_VFPR32_M2_MASK
|
|
0U, // PseudoVFWMACC_VFPR32_M4
|
|
0U, // PseudoVFWMACC_VFPR32_M4_MASK
|
|
0U, // PseudoVFWMACC_VFPR32_MF2
|
|
0U, // PseudoVFWMACC_VFPR32_MF2_MASK
|
|
0U, // PseudoVFWMACC_VV_M1
|
|
0U, // PseudoVFWMACC_VV_M1_MASK
|
|
0U, // PseudoVFWMACC_VV_M2
|
|
0U, // PseudoVFWMACC_VV_M2_MASK
|
|
0U, // PseudoVFWMACC_VV_M4
|
|
0U, // PseudoVFWMACC_VV_M4_MASK
|
|
0U, // PseudoVFWMACC_VV_MF2
|
|
0U, // PseudoVFWMACC_VV_MF2_MASK
|
|
0U, // PseudoVFWMACC_VV_MF4
|
|
0U, // PseudoVFWMACC_VV_MF4_MASK
|
|
0U, // PseudoVFWMSAC_VFPR16_M1
|
|
0U, // PseudoVFWMSAC_VFPR16_M1_MASK
|
|
0U, // PseudoVFWMSAC_VFPR16_M2
|
|
0U, // PseudoVFWMSAC_VFPR16_M2_MASK
|
|
0U, // PseudoVFWMSAC_VFPR16_M4
|
|
0U, // PseudoVFWMSAC_VFPR16_M4_MASK
|
|
0U, // PseudoVFWMSAC_VFPR16_MF2
|
|
0U, // PseudoVFWMSAC_VFPR16_MF2_MASK
|
|
0U, // PseudoVFWMSAC_VFPR16_MF4
|
|
0U, // PseudoVFWMSAC_VFPR16_MF4_MASK
|
|
0U, // PseudoVFWMSAC_VFPR32_M1
|
|
0U, // PseudoVFWMSAC_VFPR32_M1_MASK
|
|
0U, // PseudoVFWMSAC_VFPR32_M2
|
|
0U, // PseudoVFWMSAC_VFPR32_M2_MASK
|
|
0U, // PseudoVFWMSAC_VFPR32_M4
|
|
0U, // PseudoVFWMSAC_VFPR32_M4_MASK
|
|
0U, // PseudoVFWMSAC_VFPR32_MF2
|
|
0U, // PseudoVFWMSAC_VFPR32_MF2_MASK
|
|
0U, // PseudoVFWMSAC_VV_M1
|
|
0U, // PseudoVFWMSAC_VV_M1_MASK
|
|
0U, // PseudoVFWMSAC_VV_M2
|
|
0U, // PseudoVFWMSAC_VV_M2_MASK
|
|
0U, // PseudoVFWMSAC_VV_M4
|
|
0U, // PseudoVFWMSAC_VV_M4_MASK
|
|
0U, // PseudoVFWMSAC_VV_MF2
|
|
0U, // PseudoVFWMSAC_VV_MF2_MASK
|
|
0U, // PseudoVFWMSAC_VV_MF4
|
|
0U, // PseudoVFWMSAC_VV_MF4_MASK
|
|
0U, // PseudoVFWMUL_VFPR16_M1
|
|
0U, // PseudoVFWMUL_VFPR16_M1_MASK
|
|
0U, // PseudoVFWMUL_VFPR16_M2
|
|
0U, // PseudoVFWMUL_VFPR16_M2_MASK
|
|
0U, // PseudoVFWMUL_VFPR16_M4
|
|
0U, // PseudoVFWMUL_VFPR16_M4_MASK
|
|
0U, // PseudoVFWMUL_VFPR16_MF2
|
|
0U, // PseudoVFWMUL_VFPR16_MF2_MASK
|
|
0U, // PseudoVFWMUL_VFPR16_MF4
|
|
0U, // PseudoVFWMUL_VFPR16_MF4_MASK
|
|
0U, // PseudoVFWMUL_VFPR32_M1
|
|
0U, // PseudoVFWMUL_VFPR32_M1_MASK
|
|
0U, // PseudoVFWMUL_VFPR32_M2
|
|
0U, // PseudoVFWMUL_VFPR32_M2_MASK
|
|
0U, // PseudoVFWMUL_VFPR32_M4
|
|
0U, // PseudoVFWMUL_VFPR32_M4_MASK
|
|
0U, // PseudoVFWMUL_VFPR32_MF2
|
|
0U, // PseudoVFWMUL_VFPR32_MF2_MASK
|
|
0U, // PseudoVFWMUL_VV_M1
|
|
0U, // PseudoVFWMUL_VV_M1_MASK
|
|
0U, // PseudoVFWMUL_VV_M2
|
|
0U, // PseudoVFWMUL_VV_M2_MASK
|
|
0U, // PseudoVFWMUL_VV_M4
|
|
0U, // PseudoVFWMUL_VV_M4_MASK
|
|
0U, // PseudoVFWMUL_VV_MF2
|
|
0U, // PseudoVFWMUL_VV_MF2_MASK
|
|
0U, // PseudoVFWMUL_VV_MF4
|
|
0U, // PseudoVFWMUL_VV_MF4_MASK
|
|
0U, // PseudoVFWNMACC_VFPR16_M1
|
|
0U, // PseudoVFWNMACC_VFPR16_M1_MASK
|
|
0U, // PseudoVFWNMACC_VFPR16_M2
|
|
0U, // PseudoVFWNMACC_VFPR16_M2_MASK
|
|
0U, // PseudoVFWNMACC_VFPR16_M4
|
|
0U, // PseudoVFWNMACC_VFPR16_M4_MASK
|
|
0U, // PseudoVFWNMACC_VFPR16_MF2
|
|
0U, // PseudoVFWNMACC_VFPR16_MF2_MASK
|
|
0U, // PseudoVFWNMACC_VFPR16_MF4
|
|
0U, // PseudoVFWNMACC_VFPR16_MF4_MASK
|
|
0U, // PseudoVFWNMACC_VFPR32_M1
|
|
0U, // PseudoVFWNMACC_VFPR32_M1_MASK
|
|
0U, // PseudoVFWNMACC_VFPR32_M2
|
|
0U, // PseudoVFWNMACC_VFPR32_M2_MASK
|
|
0U, // PseudoVFWNMACC_VFPR32_M4
|
|
0U, // PseudoVFWNMACC_VFPR32_M4_MASK
|
|
0U, // PseudoVFWNMACC_VFPR32_MF2
|
|
0U, // PseudoVFWNMACC_VFPR32_MF2_MASK
|
|
0U, // PseudoVFWNMACC_VV_M1
|
|
0U, // PseudoVFWNMACC_VV_M1_MASK
|
|
0U, // PseudoVFWNMACC_VV_M2
|
|
0U, // PseudoVFWNMACC_VV_M2_MASK
|
|
0U, // PseudoVFWNMACC_VV_M4
|
|
0U, // PseudoVFWNMACC_VV_M4_MASK
|
|
0U, // PseudoVFWNMACC_VV_MF2
|
|
0U, // PseudoVFWNMACC_VV_MF2_MASK
|
|
0U, // PseudoVFWNMACC_VV_MF4
|
|
0U, // PseudoVFWNMACC_VV_MF4_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR16_M1
|
|
0U, // PseudoVFWNMSAC_VFPR16_M1_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR16_M2
|
|
0U, // PseudoVFWNMSAC_VFPR16_M2_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR16_M4
|
|
0U, // PseudoVFWNMSAC_VFPR16_M4_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR16_MF2
|
|
0U, // PseudoVFWNMSAC_VFPR16_MF2_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR16_MF4
|
|
0U, // PseudoVFWNMSAC_VFPR16_MF4_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR32_M1
|
|
0U, // PseudoVFWNMSAC_VFPR32_M1_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR32_M2
|
|
0U, // PseudoVFWNMSAC_VFPR32_M2_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR32_M4
|
|
0U, // PseudoVFWNMSAC_VFPR32_M4_MASK
|
|
0U, // PseudoVFWNMSAC_VFPR32_MF2
|
|
0U, // PseudoVFWNMSAC_VFPR32_MF2_MASK
|
|
0U, // PseudoVFWNMSAC_VV_M1
|
|
0U, // PseudoVFWNMSAC_VV_M1_MASK
|
|
0U, // PseudoVFWNMSAC_VV_M2
|
|
0U, // PseudoVFWNMSAC_VV_M2_MASK
|
|
0U, // PseudoVFWNMSAC_VV_M4
|
|
0U, // PseudoVFWNMSAC_VV_M4_MASK
|
|
0U, // PseudoVFWNMSAC_VV_MF2
|
|
0U, // PseudoVFWNMSAC_VV_MF2_MASK
|
|
0U, // PseudoVFWNMSAC_VV_MF4
|
|
0U, // PseudoVFWNMSAC_VV_MF4_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_M1_E16
|
|
0U, // PseudoVFWREDOSUM_VS_M1_E16_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_M1_E32
|
|
0U, // PseudoVFWREDOSUM_VS_M1_E32_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_M2_E16
|
|
0U, // PseudoVFWREDOSUM_VS_M2_E16_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_M2_E32
|
|
0U, // PseudoVFWREDOSUM_VS_M2_E32_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_M4_E16
|
|
0U, // PseudoVFWREDOSUM_VS_M4_E16_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_M4_E32
|
|
0U, // PseudoVFWREDOSUM_VS_M4_E32_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_M8_E16
|
|
0U, // PseudoVFWREDOSUM_VS_M8_E16_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_M8_E32
|
|
0U, // PseudoVFWREDOSUM_VS_M8_E32_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_MF2_E16
|
|
0U, // PseudoVFWREDOSUM_VS_MF2_E16_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_MF2_E32
|
|
0U, // PseudoVFWREDOSUM_VS_MF2_E32_MASK
|
|
0U, // PseudoVFWREDOSUM_VS_MF4_E16
|
|
0U, // PseudoVFWREDOSUM_VS_MF4_E16_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_M1_E16
|
|
0U, // PseudoVFWREDUSUM_VS_M1_E16_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_M1_E32
|
|
0U, // PseudoVFWREDUSUM_VS_M1_E32_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_M2_E16
|
|
0U, // PseudoVFWREDUSUM_VS_M2_E16_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_M2_E32
|
|
0U, // PseudoVFWREDUSUM_VS_M2_E32_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_M4_E16
|
|
0U, // PseudoVFWREDUSUM_VS_M4_E16_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_M4_E32
|
|
0U, // PseudoVFWREDUSUM_VS_M4_E32_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_M8_E16
|
|
0U, // PseudoVFWREDUSUM_VS_M8_E16_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_M8_E32
|
|
0U, // PseudoVFWREDUSUM_VS_M8_E32_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_MF2_E16
|
|
0U, // PseudoVFWREDUSUM_VS_MF2_E16_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_MF2_E32
|
|
0U, // PseudoVFWREDUSUM_VS_MF2_E32_MASK
|
|
0U, // PseudoVFWREDUSUM_VS_MF4_E16
|
|
0U, // PseudoVFWREDUSUM_VS_MF4_E16_MASK
|
|
0U, // PseudoVFWSUB_VFPR16_M1
|
|
0U, // PseudoVFWSUB_VFPR16_M1_MASK
|
|
0U, // PseudoVFWSUB_VFPR16_M2
|
|
0U, // PseudoVFWSUB_VFPR16_M2_MASK
|
|
0U, // PseudoVFWSUB_VFPR16_M4
|
|
0U, // PseudoVFWSUB_VFPR16_M4_MASK
|
|
0U, // PseudoVFWSUB_VFPR16_MF2
|
|
0U, // PseudoVFWSUB_VFPR16_MF2_MASK
|
|
0U, // PseudoVFWSUB_VFPR16_MF4
|
|
0U, // PseudoVFWSUB_VFPR16_MF4_MASK
|
|
0U, // PseudoVFWSUB_VFPR32_M1
|
|
0U, // PseudoVFWSUB_VFPR32_M1_MASK
|
|
0U, // PseudoVFWSUB_VFPR32_M2
|
|
0U, // PseudoVFWSUB_VFPR32_M2_MASK
|
|
0U, // PseudoVFWSUB_VFPR32_M4
|
|
0U, // PseudoVFWSUB_VFPR32_M4_MASK
|
|
0U, // PseudoVFWSUB_VFPR32_MF2
|
|
0U, // PseudoVFWSUB_VFPR32_MF2_MASK
|
|
0U, // PseudoVFWSUB_VV_M1
|
|
0U, // PseudoVFWSUB_VV_M1_MASK
|
|
0U, // PseudoVFWSUB_VV_M2
|
|
0U, // PseudoVFWSUB_VV_M2_MASK
|
|
0U, // PseudoVFWSUB_VV_M4
|
|
0U, // PseudoVFWSUB_VV_M4_MASK
|
|
0U, // PseudoVFWSUB_VV_MF2
|
|
0U, // PseudoVFWSUB_VV_MF2_MASK
|
|
0U, // PseudoVFWSUB_VV_MF4
|
|
0U, // PseudoVFWSUB_VV_MF4_MASK
|
|
0U, // PseudoVFWSUB_WFPR16_M1
|
|
0U, // PseudoVFWSUB_WFPR16_M1_MASK
|
|
0U, // PseudoVFWSUB_WFPR16_M2
|
|
0U, // PseudoVFWSUB_WFPR16_M2_MASK
|
|
0U, // PseudoVFWSUB_WFPR16_M4
|
|
0U, // PseudoVFWSUB_WFPR16_M4_MASK
|
|
0U, // PseudoVFWSUB_WFPR16_MF2
|
|
0U, // PseudoVFWSUB_WFPR16_MF2_MASK
|
|
0U, // PseudoVFWSUB_WFPR16_MF4
|
|
0U, // PseudoVFWSUB_WFPR16_MF4_MASK
|
|
0U, // PseudoVFWSUB_WFPR32_M1
|
|
0U, // PseudoVFWSUB_WFPR32_M1_MASK
|
|
0U, // PseudoVFWSUB_WFPR32_M2
|
|
0U, // PseudoVFWSUB_WFPR32_M2_MASK
|
|
0U, // PseudoVFWSUB_WFPR32_M4
|
|
0U, // PseudoVFWSUB_WFPR32_M4_MASK
|
|
0U, // PseudoVFWSUB_WFPR32_MF2
|
|
0U, // PseudoVFWSUB_WFPR32_MF2_MASK
|
|
0U, // PseudoVFWSUB_WV_M1
|
|
0U, // PseudoVFWSUB_WV_M1_MASK
|
|
0U, // PseudoVFWSUB_WV_M1_MASK_TIED
|
|
0U, // PseudoVFWSUB_WV_M1_TIED
|
|
0U, // PseudoVFWSUB_WV_M2
|
|
0U, // PseudoVFWSUB_WV_M2_MASK
|
|
0U, // PseudoVFWSUB_WV_M2_MASK_TIED
|
|
0U, // PseudoVFWSUB_WV_M2_TIED
|
|
0U, // PseudoVFWSUB_WV_M4
|
|
0U, // PseudoVFWSUB_WV_M4_MASK
|
|
0U, // PseudoVFWSUB_WV_M4_MASK_TIED
|
|
0U, // PseudoVFWSUB_WV_M4_TIED
|
|
0U, // PseudoVFWSUB_WV_MF2
|
|
0U, // PseudoVFWSUB_WV_MF2_MASK
|
|
0U, // PseudoVFWSUB_WV_MF2_MASK_TIED
|
|
0U, // PseudoVFWSUB_WV_MF2_TIED
|
|
0U, // PseudoVFWSUB_WV_MF4
|
|
0U, // PseudoVFWSUB_WV_MF4_MASK
|
|
0U, // PseudoVFWSUB_WV_MF4_MASK_TIED
|
|
0U, // PseudoVFWSUB_WV_MF4_TIED
|
|
0U, // PseudoVGHSH_VV_M1
|
|
0U, // PseudoVGHSH_VV_M2
|
|
0U, // PseudoVGHSH_VV_M4
|
|
0U, // PseudoVGHSH_VV_M8
|
|
0U, // PseudoVGHSH_VV_MF2
|
|
0U, // PseudoVGMUL_VV_M1
|
|
0U, // PseudoVGMUL_VV_M2
|
|
0U, // PseudoVGMUL_VV_M4
|
|
0U, // PseudoVGMUL_VV_M8
|
|
0U, // PseudoVGMUL_VV_MF2
|
|
0U, // PseudoVID_V_M1
|
|
0U, // PseudoVID_V_M1_MASK
|
|
0U, // PseudoVID_V_M2
|
|
0U, // PseudoVID_V_M2_MASK
|
|
0U, // PseudoVID_V_M4
|
|
0U, // PseudoVID_V_M4_MASK
|
|
0U, // PseudoVID_V_M8
|
|
0U, // PseudoVID_V_M8_MASK
|
|
0U, // PseudoVID_V_MF2
|
|
0U, // PseudoVID_V_MF2_MASK
|
|
0U, // PseudoVID_V_MF4
|
|
0U, // PseudoVID_V_MF4_MASK
|
|
0U, // PseudoVID_V_MF8
|
|
0U, // PseudoVID_V_MF8_MASK
|
|
0U, // PseudoVIOTA_M_M1
|
|
0U, // PseudoVIOTA_M_M1_MASK
|
|
0U, // PseudoVIOTA_M_M2
|
|
0U, // PseudoVIOTA_M_M2_MASK
|
|
0U, // PseudoVIOTA_M_M4
|
|
0U, // PseudoVIOTA_M_M4_MASK
|
|
0U, // PseudoVIOTA_M_M8
|
|
0U, // PseudoVIOTA_M_M8_MASK
|
|
0U, // PseudoVIOTA_M_MF2
|
|
0U, // PseudoVIOTA_M_MF2_MASK
|
|
0U, // PseudoVIOTA_M_MF4
|
|
0U, // PseudoVIOTA_M_MF4_MASK
|
|
0U, // PseudoVIOTA_M_MF8
|
|
0U, // PseudoVIOTA_M_MF8_MASK
|
|
0U, // PseudoVLE16FF_V_M1
|
|
0U, // PseudoVLE16FF_V_M1_MASK
|
|
0U, // PseudoVLE16FF_V_M2
|
|
0U, // PseudoVLE16FF_V_M2_MASK
|
|
0U, // PseudoVLE16FF_V_M4
|
|
0U, // PseudoVLE16FF_V_M4_MASK
|
|
0U, // PseudoVLE16FF_V_M8
|
|
0U, // PseudoVLE16FF_V_M8_MASK
|
|
0U, // PseudoVLE16FF_V_MF2
|
|
0U, // PseudoVLE16FF_V_MF2_MASK
|
|
0U, // PseudoVLE16FF_V_MF4
|
|
0U, // PseudoVLE16FF_V_MF4_MASK
|
|
0U, // PseudoVLE16_V_M1
|
|
0U, // PseudoVLE16_V_M1_MASK
|
|
0U, // PseudoVLE16_V_M2
|
|
0U, // PseudoVLE16_V_M2_MASK
|
|
0U, // PseudoVLE16_V_M4
|
|
0U, // PseudoVLE16_V_M4_MASK
|
|
0U, // PseudoVLE16_V_M8
|
|
0U, // PseudoVLE16_V_M8_MASK
|
|
0U, // PseudoVLE16_V_MF2
|
|
0U, // PseudoVLE16_V_MF2_MASK
|
|
0U, // PseudoVLE16_V_MF4
|
|
0U, // PseudoVLE16_V_MF4_MASK
|
|
0U, // PseudoVLE32FF_V_M1
|
|
0U, // PseudoVLE32FF_V_M1_MASK
|
|
0U, // PseudoVLE32FF_V_M2
|
|
0U, // PseudoVLE32FF_V_M2_MASK
|
|
0U, // PseudoVLE32FF_V_M4
|
|
0U, // PseudoVLE32FF_V_M4_MASK
|
|
0U, // PseudoVLE32FF_V_M8
|
|
0U, // PseudoVLE32FF_V_M8_MASK
|
|
0U, // PseudoVLE32FF_V_MF2
|
|
0U, // PseudoVLE32FF_V_MF2_MASK
|
|
0U, // PseudoVLE32_V_M1
|
|
0U, // PseudoVLE32_V_M1_MASK
|
|
0U, // PseudoVLE32_V_M2
|
|
0U, // PseudoVLE32_V_M2_MASK
|
|
0U, // PseudoVLE32_V_M4
|
|
0U, // PseudoVLE32_V_M4_MASK
|
|
0U, // PseudoVLE32_V_M8
|
|
0U, // PseudoVLE32_V_M8_MASK
|
|
0U, // PseudoVLE32_V_MF2
|
|
0U, // PseudoVLE32_V_MF2_MASK
|
|
0U, // PseudoVLE64FF_V_M1
|
|
0U, // PseudoVLE64FF_V_M1_MASK
|
|
0U, // PseudoVLE64FF_V_M2
|
|
0U, // PseudoVLE64FF_V_M2_MASK
|
|
0U, // PseudoVLE64FF_V_M4
|
|
0U, // PseudoVLE64FF_V_M4_MASK
|
|
0U, // PseudoVLE64FF_V_M8
|
|
0U, // PseudoVLE64FF_V_M8_MASK
|
|
0U, // PseudoVLE64_V_M1
|
|
0U, // PseudoVLE64_V_M1_MASK
|
|
0U, // PseudoVLE64_V_M2
|
|
0U, // PseudoVLE64_V_M2_MASK
|
|
0U, // PseudoVLE64_V_M4
|
|
0U, // PseudoVLE64_V_M4_MASK
|
|
0U, // PseudoVLE64_V_M8
|
|
0U, // PseudoVLE64_V_M8_MASK
|
|
0U, // PseudoVLE8FF_V_M1
|
|
0U, // PseudoVLE8FF_V_M1_MASK
|
|
0U, // PseudoVLE8FF_V_M2
|
|
0U, // PseudoVLE8FF_V_M2_MASK
|
|
0U, // PseudoVLE8FF_V_M4
|
|
0U, // PseudoVLE8FF_V_M4_MASK
|
|
0U, // PseudoVLE8FF_V_M8
|
|
0U, // PseudoVLE8FF_V_M8_MASK
|
|
0U, // PseudoVLE8FF_V_MF2
|
|
0U, // PseudoVLE8FF_V_MF2_MASK
|
|
0U, // PseudoVLE8FF_V_MF4
|
|
0U, // PseudoVLE8FF_V_MF4_MASK
|
|
0U, // PseudoVLE8FF_V_MF8
|
|
0U, // PseudoVLE8FF_V_MF8_MASK
|
|
0U, // PseudoVLE8_V_M1
|
|
0U, // PseudoVLE8_V_M1_MASK
|
|
0U, // PseudoVLE8_V_M2
|
|
0U, // PseudoVLE8_V_M2_MASK
|
|
0U, // PseudoVLE8_V_M4
|
|
0U, // PseudoVLE8_V_M4_MASK
|
|
0U, // PseudoVLE8_V_M8
|
|
0U, // PseudoVLE8_V_M8_MASK
|
|
0U, // PseudoVLE8_V_MF2
|
|
0U, // PseudoVLE8_V_MF2_MASK
|
|
0U, // PseudoVLE8_V_MF4
|
|
0U, // PseudoVLE8_V_MF4_MASK
|
|
0U, // PseudoVLE8_V_MF8
|
|
0U, // PseudoVLE8_V_MF8_MASK
|
|
0U, // PseudoVLM_V_B1
|
|
0U, // PseudoVLM_V_B16
|
|
0U, // PseudoVLM_V_B2
|
|
0U, // PseudoVLM_V_B32
|
|
0U, // PseudoVLM_V_B4
|
|
0U, // PseudoVLM_V_B64
|
|
0U, // PseudoVLM_V_B8
|
|
0U, // PseudoVLOXEI16_V_M1_M1
|
|
0U, // PseudoVLOXEI16_V_M1_M1_MASK
|
|
0U, // PseudoVLOXEI16_V_M1_M2
|
|
0U, // PseudoVLOXEI16_V_M1_M2_MASK
|
|
0U, // PseudoVLOXEI16_V_M1_M4
|
|
0U, // PseudoVLOXEI16_V_M1_M4_MASK
|
|
0U, // PseudoVLOXEI16_V_M1_MF2
|
|
0U, // PseudoVLOXEI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXEI16_V_M2_M1
|
|
0U, // PseudoVLOXEI16_V_M2_M1_MASK
|
|
0U, // PseudoVLOXEI16_V_M2_M2
|
|
0U, // PseudoVLOXEI16_V_M2_M2_MASK
|
|
0U, // PseudoVLOXEI16_V_M2_M4
|
|
0U, // PseudoVLOXEI16_V_M2_M4_MASK
|
|
0U, // PseudoVLOXEI16_V_M2_M8
|
|
0U, // PseudoVLOXEI16_V_M2_M8_MASK
|
|
0U, // PseudoVLOXEI16_V_M4_M2
|
|
0U, // PseudoVLOXEI16_V_M4_M2_MASK
|
|
0U, // PseudoVLOXEI16_V_M4_M4
|
|
0U, // PseudoVLOXEI16_V_M4_M4_MASK
|
|
0U, // PseudoVLOXEI16_V_M4_M8
|
|
0U, // PseudoVLOXEI16_V_M4_M8_MASK
|
|
0U, // PseudoVLOXEI16_V_M8_M4
|
|
0U, // PseudoVLOXEI16_V_M8_M4_MASK
|
|
0U, // PseudoVLOXEI16_V_M8_M8
|
|
0U, // PseudoVLOXEI16_V_M8_M8_MASK
|
|
0U, // PseudoVLOXEI16_V_MF2_M1
|
|
0U, // PseudoVLOXEI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXEI16_V_MF2_M2
|
|
0U, // PseudoVLOXEI16_V_MF2_M2_MASK
|
|
0U, // PseudoVLOXEI16_V_MF2_MF2
|
|
0U, // PseudoVLOXEI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXEI16_V_MF2_MF4
|
|
0U, // PseudoVLOXEI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXEI16_V_MF4_M1
|
|
0U, // PseudoVLOXEI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXEI16_V_MF4_MF2
|
|
0U, // PseudoVLOXEI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXEI16_V_MF4_MF4
|
|
0U, // PseudoVLOXEI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXEI16_V_MF4_MF8
|
|
0U, // PseudoVLOXEI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLOXEI32_V_M1_M1
|
|
0U, // PseudoVLOXEI32_V_M1_M1_MASK
|
|
0U, // PseudoVLOXEI32_V_M1_M2
|
|
0U, // PseudoVLOXEI32_V_M1_M2_MASK
|
|
0U, // PseudoVLOXEI32_V_M1_MF2
|
|
0U, // PseudoVLOXEI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXEI32_V_M1_MF4
|
|
0U, // PseudoVLOXEI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXEI32_V_M2_M1
|
|
0U, // PseudoVLOXEI32_V_M2_M1_MASK
|
|
0U, // PseudoVLOXEI32_V_M2_M2
|
|
0U, // PseudoVLOXEI32_V_M2_M2_MASK
|
|
0U, // PseudoVLOXEI32_V_M2_M4
|
|
0U, // PseudoVLOXEI32_V_M2_M4_MASK
|
|
0U, // PseudoVLOXEI32_V_M2_MF2
|
|
0U, // PseudoVLOXEI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXEI32_V_M4_M1
|
|
0U, // PseudoVLOXEI32_V_M4_M1_MASK
|
|
0U, // PseudoVLOXEI32_V_M4_M2
|
|
0U, // PseudoVLOXEI32_V_M4_M2_MASK
|
|
0U, // PseudoVLOXEI32_V_M4_M4
|
|
0U, // PseudoVLOXEI32_V_M4_M4_MASK
|
|
0U, // PseudoVLOXEI32_V_M4_M8
|
|
0U, // PseudoVLOXEI32_V_M4_M8_MASK
|
|
0U, // PseudoVLOXEI32_V_M8_M2
|
|
0U, // PseudoVLOXEI32_V_M8_M2_MASK
|
|
0U, // PseudoVLOXEI32_V_M8_M4
|
|
0U, // PseudoVLOXEI32_V_M8_M4_MASK
|
|
0U, // PseudoVLOXEI32_V_M8_M8
|
|
0U, // PseudoVLOXEI32_V_M8_M8_MASK
|
|
0U, // PseudoVLOXEI32_V_MF2_M1
|
|
0U, // PseudoVLOXEI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXEI32_V_MF2_MF2
|
|
0U, // PseudoVLOXEI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXEI32_V_MF2_MF4
|
|
0U, // PseudoVLOXEI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXEI32_V_MF2_MF8
|
|
0U, // PseudoVLOXEI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLOXEI64_V_M1_M1
|
|
0U, // PseudoVLOXEI64_V_M1_M1_MASK
|
|
0U, // PseudoVLOXEI64_V_M1_MF2
|
|
0U, // PseudoVLOXEI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXEI64_V_M1_MF4
|
|
0U, // PseudoVLOXEI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXEI64_V_M1_MF8
|
|
0U, // PseudoVLOXEI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLOXEI64_V_M2_M1
|
|
0U, // PseudoVLOXEI64_V_M2_M1_MASK
|
|
0U, // PseudoVLOXEI64_V_M2_M2
|
|
0U, // PseudoVLOXEI64_V_M2_M2_MASK
|
|
0U, // PseudoVLOXEI64_V_M2_MF2
|
|
0U, // PseudoVLOXEI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXEI64_V_M2_MF4
|
|
0U, // PseudoVLOXEI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLOXEI64_V_M4_M1
|
|
0U, // PseudoVLOXEI64_V_M4_M1_MASK
|
|
0U, // PseudoVLOXEI64_V_M4_M2
|
|
0U, // PseudoVLOXEI64_V_M4_M2_MASK
|
|
0U, // PseudoVLOXEI64_V_M4_M4
|
|
0U, // PseudoVLOXEI64_V_M4_M4_MASK
|
|
0U, // PseudoVLOXEI64_V_M4_MF2
|
|
0U, // PseudoVLOXEI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLOXEI64_V_M8_M1
|
|
0U, // PseudoVLOXEI64_V_M8_M1_MASK
|
|
0U, // PseudoVLOXEI64_V_M8_M2
|
|
0U, // PseudoVLOXEI64_V_M8_M2_MASK
|
|
0U, // PseudoVLOXEI64_V_M8_M4
|
|
0U, // PseudoVLOXEI64_V_M8_M4_MASK
|
|
0U, // PseudoVLOXEI64_V_M8_M8
|
|
0U, // PseudoVLOXEI64_V_M8_M8_MASK
|
|
0U, // PseudoVLOXEI8_V_M1_M1
|
|
0U, // PseudoVLOXEI8_V_M1_M1_MASK
|
|
0U, // PseudoVLOXEI8_V_M1_M2
|
|
0U, // PseudoVLOXEI8_V_M1_M2_MASK
|
|
0U, // PseudoVLOXEI8_V_M1_M4
|
|
0U, // PseudoVLOXEI8_V_M1_M4_MASK
|
|
0U, // PseudoVLOXEI8_V_M1_M8
|
|
0U, // PseudoVLOXEI8_V_M1_M8_MASK
|
|
0U, // PseudoVLOXEI8_V_M2_M2
|
|
0U, // PseudoVLOXEI8_V_M2_M2_MASK
|
|
0U, // PseudoVLOXEI8_V_M2_M4
|
|
0U, // PseudoVLOXEI8_V_M2_M4_MASK
|
|
0U, // PseudoVLOXEI8_V_M2_M8
|
|
0U, // PseudoVLOXEI8_V_M2_M8_MASK
|
|
0U, // PseudoVLOXEI8_V_M4_M4
|
|
0U, // PseudoVLOXEI8_V_M4_M4_MASK
|
|
0U, // PseudoVLOXEI8_V_M4_M8
|
|
0U, // PseudoVLOXEI8_V_M4_M8_MASK
|
|
0U, // PseudoVLOXEI8_V_M8_M8
|
|
0U, // PseudoVLOXEI8_V_M8_M8_MASK
|
|
0U, // PseudoVLOXEI8_V_MF2_M1
|
|
0U, // PseudoVLOXEI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXEI8_V_MF2_M2
|
|
0U, // PseudoVLOXEI8_V_MF2_M2_MASK
|
|
0U, // PseudoVLOXEI8_V_MF2_M4
|
|
0U, // PseudoVLOXEI8_V_MF2_M4_MASK
|
|
0U, // PseudoVLOXEI8_V_MF2_MF2
|
|
0U, // PseudoVLOXEI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXEI8_V_MF4_M1
|
|
0U, // PseudoVLOXEI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXEI8_V_MF4_M2
|
|
0U, // PseudoVLOXEI8_V_MF4_M2_MASK
|
|
0U, // PseudoVLOXEI8_V_MF4_MF2
|
|
0U, // PseudoVLOXEI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXEI8_V_MF4_MF4
|
|
0U, // PseudoVLOXEI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXEI8_V_MF8_M1
|
|
0U, // PseudoVLOXEI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLOXEI8_V_MF8_MF2
|
|
0U, // PseudoVLOXEI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLOXEI8_V_MF8_MF4
|
|
0U, // PseudoVLOXEI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLOXEI8_V_MF8_MF8
|
|
0U, // PseudoVLOXEI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M1_M1
|
|
0U, // PseudoVLOXSEG2EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M1_M2
|
|
0U, // PseudoVLOXSEG2EI16_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M1_M4
|
|
0U, // PseudoVLOXSEG2EI16_V_M1_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M1_MF2
|
|
0U, // PseudoVLOXSEG2EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M2_M1
|
|
0U, // PseudoVLOXSEG2EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M2_M2
|
|
0U, // PseudoVLOXSEG2EI16_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M2_M4
|
|
0U, // PseudoVLOXSEG2EI16_V_M2_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M4_M2
|
|
0U, // PseudoVLOXSEG2EI16_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M4_M4
|
|
0U, // PseudoVLOXSEG2EI16_V_M4_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_M8_M4
|
|
0U, // PseudoVLOXSEG2EI16_V_M8_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_MF2_M1
|
|
0U, // PseudoVLOXSEG2EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_MF2_M2
|
|
0U, // PseudoVLOXSEG2EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG2EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG2EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_MF4_M1
|
|
0U, // PseudoVLOXSEG2EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG2EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG2EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG2EI16_V_MF4_MF8
|
|
0U, // PseudoVLOXSEG2EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M1_M1
|
|
0U, // PseudoVLOXSEG2EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M1_M2
|
|
0U, // PseudoVLOXSEG2EI32_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M1_MF2
|
|
0U, // PseudoVLOXSEG2EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M1_MF4
|
|
0U, // PseudoVLOXSEG2EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M2_M1
|
|
0U, // PseudoVLOXSEG2EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M2_M2
|
|
0U, // PseudoVLOXSEG2EI32_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M2_M4
|
|
0U, // PseudoVLOXSEG2EI32_V_M2_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M2_MF2
|
|
0U, // PseudoVLOXSEG2EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M4_M1
|
|
0U, // PseudoVLOXSEG2EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M4_M2
|
|
0U, // PseudoVLOXSEG2EI32_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M4_M4
|
|
0U, // PseudoVLOXSEG2EI32_V_M4_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M8_M2
|
|
0U, // PseudoVLOXSEG2EI32_V_M8_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_M8_M4
|
|
0U, // PseudoVLOXSEG2EI32_V_M8_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_MF2_M1
|
|
0U, // PseudoVLOXSEG2EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG2EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG2EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG2EI32_V_MF2_MF8
|
|
0U, // PseudoVLOXSEG2EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M1_M1
|
|
0U, // PseudoVLOXSEG2EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M1_MF2
|
|
0U, // PseudoVLOXSEG2EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M1_MF4
|
|
0U, // PseudoVLOXSEG2EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M1_MF8
|
|
0U, // PseudoVLOXSEG2EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M2_M1
|
|
0U, // PseudoVLOXSEG2EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M2_M2
|
|
0U, // PseudoVLOXSEG2EI64_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M2_MF2
|
|
0U, // PseudoVLOXSEG2EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M2_MF4
|
|
0U, // PseudoVLOXSEG2EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M4_M1
|
|
0U, // PseudoVLOXSEG2EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M4_M2
|
|
0U, // PseudoVLOXSEG2EI64_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M4_M4
|
|
0U, // PseudoVLOXSEG2EI64_V_M4_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M4_MF2
|
|
0U, // PseudoVLOXSEG2EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M8_M1
|
|
0U, // PseudoVLOXSEG2EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M8_M2
|
|
0U, // PseudoVLOXSEG2EI64_V_M8_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI64_V_M8_M4
|
|
0U, // PseudoVLOXSEG2EI64_V_M8_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_M1_M1
|
|
0U, // PseudoVLOXSEG2EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_M1_M2
|
|
0U, // PseudoVLOXSEG2EI8_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_M1_M4
|
|
0U, // PseudoVLOXSEG2EI8_V_M1_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_M2_M2
|
|
0U, // PseudoVLOXSEG2EI8_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_M2_M4
|
|
0U, // PseudoVLOXSEG2EI8_V_M2_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_M4_M4
|
|
0U, // PseudoVLOXSEG2EI8_V_M4_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF2_M1
|
|
0U, // PseudoVLOXSEG2EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF2_M2
|
|
0U, // PseudoVLOXSEG2EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF2_M4
|
|
0U, // PseudoVLOXSEG2EI8_V_MF2_M4_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG2EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF4_M1
|
|
0U, // PseudoVLOXSEG2EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF4_M2
|
|
0U, // PseudoVLOXSEG2EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG2EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG2EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF8_M1
|
|
0U, // PseudoVLOXSEG2EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF8_MF2
|
|
0U, // PseudoVLOXSEG2EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF8_MF4
|
|
0U, // PseudoVLOXSEG2EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLOXSEG2EI8_V_MF8_MF8
|
|
0U, // PseudoVLOXSEG2EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_M1_M1
|
|
0U, // PseudoVLOXSEG3EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_M1_M2
|
|
0U, // PseudoVLOXSEG3EI16_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_M1_MF2
|
|
0U, // PseudoVLOXSEG3EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_M2_M1
|
|
0U, // PseudoVLOXSEG3EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_M2_M2
|
|
0U, // PseudoVLOXSEG3EI16_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_M4_M2
|
|
0U, // PseudoVLOXSEG3EI16_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_MF2_M1
|
|
0U, // PseudoVLOXSEG3EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_MF2_M2
|
|
0U, // PseudoVLOXSEG3EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG3EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG3EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_MF4_M1
|
|
0U, // PseudoVLOXSEG3EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG3EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG3EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG3EI16_V_MF4_MF8
|
|
0U, // PseudoVLOXSEG3EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M1_M1
|
|
0U, // PseudoVLOXSEG3EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M1_M2
|
|
0U, // PseudoVLOXSEG3EI32_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M1_MF2
|
|
0U, // PseudoVLOXSEG3EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M1_MF4
|
|
0U, // PseudoVLOXSEG3EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M2_M1
|
|
0U, // PseudoVLOXSEG3EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M2_M2
|
|
0U, // PseudoVLOXSEG3EI32_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M2_MF2
|
|
0U, // PseudoVLOXSEG3EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M4_M1
|
|
0U, // PseudoVLOXSEG3EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M4_M2
|
|
0U, // PseudoVLOXSEG3EI32_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_M8_M2
|
|
0U, // PseudoVLOXSEG3EI32_V_M8_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_MF2_M1
|
|
0U, // PseudoVLOXSEG3EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG3EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG3EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG3EI32_V_MF2_MF8
|
|
0U, // PseudoVLOXSEG3EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M1_M1
|
|
0U, // PseudoVLOXSEG3EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M1_MF2
|
|
0U, // PseudoVLOXSEG3EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M1_MF4
|
|
0U, // PseudoVLOXSEG3EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M1_MF8
|
|
0U, // PseudoVLOXSEG3EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M2_M1
|
|
0U, // PseudoVLOXSEG3EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M2_M2
|
|
0U, // PseudoVLOXSEG3EI64_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M2_MF2
|
|
0U, // PseudoVLOXSEG3EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M2_MF4
|
|
0U, // PseudoVLOXSEG3EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M4_M1
|
|
0U, // PseudoVLOXSEG3EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M4_M2
|
|
0U, // PseudoVLOXSEG3EI64_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M4_MF2
|
|
0U, // PseudoVLOXSEG3EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M8_M1
|
|
0U, // PseudoVLOXSEG3EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI64_V_M8_M2
|
|
0U, // PseudoVLOXSEG3EI64_V_M8_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_M1_M1
|
|
0U, // PseudoVLOXSEG3EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_M1_M2
|
|
0U, // PseudoVLOXSEG3EI8_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_M2_M2
|
|
0U, // PseudoVLOXSEG3EI8_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF2_M1
|
|
0U, // PseudoVLOXSEG3EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF2_M2
|
|
0U, // PseudoVLOXSEG3EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG3EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF4_M1
|
|
0U, // PseudoVLOXSEG3EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF4_M2
|
|
0U, // PseudoVLOXSEG3EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG3EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG3EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF8_M1
|
|
0U, // PseudoVLOXSEG3EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF8_MF2
|
|
0U, // PseudoVLOXSEG3EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF8_MF4
|
|
0U, // PseudoVLOXSEG3EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLOXSEG3EI8_V_MF8_MF8
|
|
0U, // PseudoVLOXSEG3EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_M1_M1
|
|
0U, // PseudoVLOXSEG4EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_M1_M2
|
|
0U, // PseudoVLOXSEG4EI16_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_M1_MF2
|
|
0U, // PseudoVLOXSEG4EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_M2_M1
|
|
0U, // PseudoVLOXSEG4EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_M2_M2
|
|
0U, // PseudoVLOXSEG4EI16_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_M4_M2
|
|
0U, // PseudoVLOXSEG4EI16_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_MF2_M1
|
|
0U, // PseudoVLOXSEG4EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_MF2_M2
|
|
0U, // PseudoVLOXSEG4EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG4EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG4EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_MF4_M1
|
|
0U, // PseudoVLOXSEG4EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG4EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG4EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG4EI16_V_MF4_MF8
|
|
0U, // PseudoVLOXSEG4EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M1_M1
|
|
0U, // PseudoVLOXSEG4EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M1_M2
|
|
0U, // PseudoVLOXSEG4EI32_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M1_MF2
|
|
0U, // PseudoVLOXSEG4EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M1_MF4
|
|
0U, // PseudoVLOXSEG4EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M2_M1
|
|
0U, // PseudoVLOXSEG4EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M2_M2
|
|
0U, // PseudoVLOXSEG4EI32_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M2_MF2
|
|
0U, // PseudoVLOXSEG4EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M4_M1
|
|
0U, // PseudoVLOXSEG4EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M4_M2
|
|
0U, // PseudoVLOXSEG4EI32_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_M8_M2
|
|
0U, // PseudoVLOXSEG4EI32_V_M8_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_MF2_M1
|
|
0U, // PseudoVLOXSEG4EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG4EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG4EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG4EI32_V_MF2_MF8
|
|
0U, // PseudoVLOXSEG4EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M1_M1
|
|
0U, // PseudoVLOXSEG4EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M1_MF2
|
|
0U, // PseudoVLOXSEG4EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M1_MF4
|
|
0U, // PseudoVLOXSEG4EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M1_MF8
|
|
0U, // PseudoVLOXSEG4EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M2_M1
|
|
0U, // PseudoVLOXSEG4EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M2_M2
|
|
0U, // PseudoVLOXSEG4EI64_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M2_MF2
|
|
0U, // PseudoVLOXSEG4EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M2_MF4
|
|
0U, // PseudoVLOXSEG4EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M4_M1
|
|
0U, // PseudoVLOXSEG4EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M4_M2
|
|
0U, // PseudoVLOXSEG4EI64_V_M4_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M4_MF2
|
|
0U, // PseudoVLOXSEG4EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M8_M1
|
|
0U, // PseudoVLOXSEG4EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI64_V_M8_M2
|
|
0U, // PseudoVLOXSEG4EI64_V_M8_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_M1_M1
|
|
0U, // PseudoVLOXSEG4EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_M1_M2
|
|
0U, // PseudoVLOXSEG4EI8_V_M1_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_M2_M2
|
|
0U, // PseudoVLOXSEG4EI8_V_M2_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF2_M1
|
|
0U, // PseudoVLOXSEG4EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF2_M2
|
|
0U, // PseudoVLOXSEG4EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG4EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF4_M1
|
|
0U, // PseudoVLOXSEG4EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF4_M2
|
|
0U, // PseudoVLOXSEG4EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG4EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG4EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF8_M1
|
|
0U, // PseudoVLOXSEG4EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF8_MF2
|
|
0U, // PseudoVLOXSEG4EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF8_MF4
|
|
0U, // PseudoVLOXSEG4EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLOXSEG4EI8_V_MF8_MF8
|
|
0U, // PseudoVLOXSEG4EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_M1_M1
|
|
0U, // PseudoVLOXSEG5EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_M1_MF2
|
|
0U, // PseudoVLOXSEG5EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_M2_M1
|
|
0U, // PseudoVLOXSEG5EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_MF2_M1
|
|
0U, // PseudoVLOXSEG5EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG5EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG5EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_MF4_M1
|
|
0U, // PseudoVLOXSEG5EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG5EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG5EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG5EI16_V_MF4_MF8
|
|
0U, // PseudoVLOXSEG5EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_M1_M1
|
|
0U, // PseudoVLOXSEG5EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_M1_MF2
|
|
0U, // PseudoVLOXSEG5EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_M1_MF4
|
|
0U, // PseudoVLOXSEG5EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_M2_M1
|
|
0U, // PseudoVLOXSEG5EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_M2_MF2
|
|
0U, // PseudoVLOXSEG5EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_M4_M1
|
|
0U, // PseudoVLOXSEG5EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_MF2_M1
|
|
0U, // PseudoVLOXSEG5EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG5EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG5EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG5EI32_V_MF2_MF8
|
|
0U, // PseudoVLOXSEG5EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M1_M1
|
|
0U, // PseudoVLOXSEG5EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M1_MF2
|
|
0U, // PseudoVLOXSEG5EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M1_MF4
|
|
0U, // PseudoVLOXSEG5EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M1_MF8
|
|
0U, // PseudoVLOXSEG5EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M2_M1
|
|
0U, // PseudoVLOXSEG5EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M2_MF2
|
|
0U, // PseudoVLOXSEG5EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M2_MF4
|
|
0U, // PseudoVLOXSEG5EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M4_M1
|
|
0U, // PseudoVLOXSEG5EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M4_MF2
|
|
0U, // PseudoVLOXSEG5EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI64_V_M8_M1
|
|
0U, // PseudoVLOXSEG5EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_M1_M1
|
|
0U, // PseudoVLOXSEG5EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF2_M1
|
|
0U, // PseudoVLOXSEG5EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG5EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF4_M1
|
|
0U, // PseudoVLOXSEG5EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG5EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG5EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF8_M1
|
|
0U, // PseudoVLOXSEG5EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF8_MF2
|
|
0U, // PseudoVLOXSEG5EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF8_MF4
|
|
0U, // PseudoVLOXSEG5EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLOXSEG5EI8_V_MF8_MF8
|
|
0U, // PseudoVLOXSEG5EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_M1_M1
|
|
0U, // PseudoVLOXSEG6EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_M1_MF2
|
|
0U, // PseudoVLOXSEG6EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_M2_M1
|
|
0U, // PseudoVLOXSEG6EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_MF2_M1
|
|
0U, // PseudoVLOXSEG6EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG6EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG6EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_MF4_M1
|
|
0U, // PseudoVLOXSEG6EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG6EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG6EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG6EI16_V_MF4_MF8
|
|
0U, // PseudoVLOXSEG6EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_M1_M1
|
|
0U, // PseudoVLOXSEG6EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_M1_MF2
|
|
0U, // PseudoVLOXSEG6EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_M1_MF4
|
|
0U, // PseudoVLOXSEG6EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_M2_M1
|
|
0U, // PseudoVLOXSEG6EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_M2_MF2
|
|
0U, // PseudoVLOXSEG6EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_M4_M1
|
|
0U, // PseudoVLOXSEG6EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_MF2_M1
|
|
0U, // PseudoVLOXSEG6EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG6EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG6EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG6EI32_V_MF2_MF8
|
|
0U, // PseudoVLOXSEG6EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M1_M1
|
|
0U, // PseudoVLOXSEG6EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M1_MF2
|
|
0U, // PseudoVLOXSEG6EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M1_MF4
|
|
0U, // PseudoVLOXSEG6EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M1_MF8
|
|
0U, // PseudoVLOXSEG6EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M2_M1
|
|
0U, // PseudoVLOXSEG6EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M2_MF2
|
|
0U, // PseudoVLOXSEG6EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M2_MF4
|
|
0U, // PseudoVLOXSEG6EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M4_M1
|
|
0U, // PseudoVLOXSEG6EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M4_MF2
|
|
0U, // PseudoVLOXSEG6EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI64_V_M8_M1
|
|
0U, // PseudoVLOXSEG6EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_M1_M1
|
|
0U, // PseudoVLOXSEG6EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF2_M1
|
|
0U, // PseudoVLOXSEG6EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG6EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF4_M1
|
|
0U, // PseudoVLOXSEG6EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG6EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG6EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF8_M1
|
|
0U, // PseudoVLOXSEG6EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF8_MF2
|
|
0U, // PseudoVLOXSEG6EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF8_MF4
|
|
0U, // PseudoVLOXSEG6EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLOXSEG6EI8_V_MF8_MF8
|
|
0U, // PseudoVLOXSEG6EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_M1_M1
|
|
0U, // PseudoVLOXSEG7EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_M1_MF2
|
|
0U, // PseudoVLOXSEG7EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_M2_M1
|
|
0U, // PseudoVLOXSEG7EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_MF2_M1
|
|
0U, // PseudoVLOXSEG7EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG7EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG7EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_MF4_M1
|
|
0U, // PseudoVLOXSEG7EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG7EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG7EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG7EI16_V_MF4_MF8
|
|
0U, // PseudoVLOXSEG7EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_M1_M1
|
|
0U, // PseudoVLOXSEG7EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_M1_MF2
|
|
0U, // PseudoVLOXSEG7EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_M1_MF4
|
|
0U, // PseudoVLOXSEG7EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_M2_M1
|
|
0U, // PseudoVLOXSEG7EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_M2_MF2
|
|
0U, // PseudoVLOXSEG7EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_M4_M1
|
|
0U, // PseudoVLOXSEG7EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_MF2_M1
|
|
0U, // PseudoVLOXSEG7EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG7EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG7EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG7EI32_V_MF2_MF8
|
|
0U, // PseudoVLOXSEG7EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M1_M1
|
|
0U, // PseudoVLOXSEG7EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M1_MF2
|
|
0U, // PseudoVLOXSEG7EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M1_MF4
|
|
0U, // PseudoVLOXSEG7EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M1_MF8
|
|
0U, // PseudoVLOXSEG7EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M2_M1
|
|
0U, // PseudoVLOXSEG7EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M2_MF2
|
|
0U, // PseudoVLOXSEG7EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M2_MF4
|
|
0U, // PseudoVLOXSEG7EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M4_M1
|
|
0U, // PseudoVLOXSEG7EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M4_MF2
|
|
0U, // PseudoVLOXSEG7EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI64_V_M8_M1
|
|
0U, // PseudoVLOXSEG7EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_M1_M1
|
|
0U, // PseudoVLOXSEG7EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF2_M1
|
|
0U, // PseudoVLOXSEG7EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG7EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF4_M1
|
|
0U, // PseudoVLOXSEG7EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG7EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG7EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF8_M1
|
|
0U, // PseudoVLOXSEG7EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF8_MF2
|
|
0U, // PseudoVLOXSEG7EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF8_MF4
|
|
0U, // PseudoVLOXSEG7EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLOXSEG7EI8_V_MF8_MF8
|
|
0U, // PseudoVLOXSEG7EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_M1_M1
|
|
0U, // PseudoVLOXSEG8EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_M1_MF2
|
|
0U, // PseudoVLOXSEG8EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_M2_M1
|
|
0U, // PseudoVLOXSEG8EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_MF2_M1
|
|
0U, // PseudoVLOXSEG8EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG8EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG8EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_MF4_M1
|
|
0U, // PseudoVLOXSEG8EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG8EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG8EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG8EI16_V_MF4_MF8
|
|
0U, // PseudoVLOXSEG8EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_M1_M1
|
|
0U, // PseudoVLOXSEG8EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_M1_MF2
|
|
0U, // PseudoVLOXSEG8EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_M1_MF4
|
|
0U, // PseudoVLOXSEG8EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_M2_M1
|
|
0U, // PseudoVLOXSEG8EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_M2_MF2
|
|
0U, // PseudoVLOXSEG8EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_M4_M1
|
|
0U, // PseudoVLOXSEG8EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_MF2_M1
|
|
0U, // PseudoVLOXSEG8EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG8EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_MF2_MF4
|
|
0U, // PseudoVLOXSEG8EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLOXSEG8EI32_V_MF2_MF8
|
|
0U, // PseudoVLOXSEG8EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M1_M1
|
|
0U, // PseudoVLOXSEG8EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M1_MF2
|
|
0U, // PseudoVLOXSEG8EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M1_MF4
|
|
0U, // PseudoVLOXSEG8EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M1_MF8
|
|
0U, // PseudoVLOXSEG8EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M2_M1
|
|
0U, // PseudoVLOXSEG8EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M2_MF2
|
|
0U, // PseudoVLOXSEG8EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M2_MF4
|
|
0U, // PseudoVLOXSEG8EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M4_M1
|
|
0U, // PseudoVLOXSEG8EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M4_MF2
|
|
0U, // PseudoVLOXSEG8EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI64_V_M8_M1
|
|
0U, // PseudoVLOXSEG8EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_M1_M1
|
|
0U, // PseudoVLOXSEG8EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF2_M1
|
|
0U, // PseudoVLOXSEG8EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF2_MF2
|
|
0U, // PseudoVLOXSEG8EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF4_M1
|
|
0U, // PseudoVLOXSEG8EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF4_MF2
|
|
0U, // PseudoVLOXSEG8EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF4_MF4
|
|
0U, // PseudoVLOXSEG8EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF8_M1
|
|
0U, // PseudoVLOXSEG8EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF8_MF2
|
|
0U, // PseudoVLOXSEG8EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF8_MF4
|
|
0U, // PseudoVLOXSEG8EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLOXSEG8EI8_V_MF8_MF8
|
|
0U, // PseudoVLOXSEG8EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLSE16_V_M1
|
|
0U, // PseudoVLSE16_V_M1_MASK
|
|
0U, // PseudoVLSE16_V_M2
|
|
0U, // PseudoVLSE16_V_M2_MASK
|
|
0U, // PseudoVLSE16_V_M4
|
|
0U, // PseudoVLSE16_V_M4_MASK
|
|
0U, // PseudoVLSE16_V_M8
|
|
0U, // PseudoVLSE16_V_M8_MASK
|
|
0U, // PseudoVLSE16_V_MF2
|
|
0U, // PseudoVLSE16_V_MF2_MASK
|
|
0U, // PseudoVLSE16_V_MF4
|
|
0U, // PseudoVLSE16_V_MF4_MASK
|
|
0U, // PseudoVLSE32_V_M1
|
|
0U, // PseudoVLSE32_V_M1_MASK
|
|
0U, // PseudoVLSE32_V_M2
|
|
0U, // PseudoVLSE32_V_M2_MASK
|
|
0U, // PseudoVLSE32_V_M4
|
|
0U, // PseudoVLSE32_V_M4_MASK
|
|
0U, // PseudoVLSE32_V_M8
|
|
0U, // PseudoVLSE32_V_M8_MASK
|
|
0U, // PseudoVLSE32_V_MF2
|
|
0U, // PseudoVLSE32_V_MF2_MASK
|
|
0U, // PseudoVLSE64_V_M1
|
|
0U, // PseudoVLSE64_V_M1_MASK
|
|
0U, // PseudoVLSE64_V_M2
|
|
0U, // PseudoVLSE64_V_M2_MASK
|
|
0U, // PseudoVLSE64_V_M4
|
|
0U, // PseudoVLSE64_V_M4_MASK
|
|
0U, // PseudoVLSE64_V_M8
|
|
0U, // PseudoVLSE64_V_M8_MASK
|
|
0U, // PseudoVLSE8_V_M1
|
|
0U, // PseudoVLSE8_V_M1_MASK
|
|
0U, // PseudoVLSE8_V_M2
|
|
0U, // PseudoVLSE8_V_M2_MASK
|
|
0U, // PseudoVLSE8_V_M4
|
|
0U, // PseudoVLSE8_V_M4_MASK
|
|
0U, // PseudoVLSE8_V_M8
|
|
0U, // PseudoVLSE8_V_M8_MASK
|
|
0U, // PseudoVLSE8_V_MF2
|
|
0U, // PseudoVLSE8_V_MF2_MASK
|
|
0U, // PseudoVLSE8_V_MF4
|
|
0U, // PseudoVLSE8_V_MF4_MASK
|
|
0U, // PseudoVLSE8_V_MF8
|
|
0U, // PseudoVLSE8_V_MF8_MASK
|
|
0U, // PseudoVLSEG2E16FF_V_M1
|
|
0U, // PseudoVLSEG2E16FF_V_M1_MASK
|
|
0U, // PseudoVLSEG2E16FF_V_M2
|
|
0U, // PseudoVLSEG2E16FF_V_M2_MASK
|
|
0U, // PseudoVLSEG2E16FF_V_M4
|
|
0U, // PseudoVLSEG2E16FF_V_M4_MASK
|
|
0U, // PseudoVLSEG2E16FF_V_MF2
|
|
0U, // PseudoVLSEG2E16FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG2E16FF_V_MF4
|
|
0U, // PseudoVLSEG2E16FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG2E16_V_M1
|
|
0U, // PseudoVLSEG2E16_V_M1_MASK
|
|
0U, // PseudoVLSEG2E16_V_M2
|
|
0U, // PseudoVLSEG2E16_V_M2_MASK
|
|
0U, // PseudoVLSEG2E16_V_M4
|
|
0U, // PseudoVLSEG2E16_V_M4_MASK
|
|
0U, // PseudoVLSEG2E16_V_MF2
|
|
0U, // PseudoVLSEG2E16_V_MF2_MASK
|
|
0U, // PseudoVLSEG2E16_V_MF4
|
|
0U, // PseudoVLSEG2E16_V_MF4_MASK
|
|
0U, // PseudoVLSEG2E32FF_V_M1
|
|
0U, // PseudoVLSEG2E32FF_V_M1_MASK
|
|
0U, // PseudoVLSEG2E32FF_V_M2
|
|
0U, // PseudoVLSEG2E32FF_V_M2_MASK
|
|
0U, // PseudoVLSEG2E32FF_V_M4
|
|
0U, // PseudoVLSEG2E32FF_V_M4_MASK
|
|
0U, // PseudoVLSEG2E32FF_V_MF2
|
|
0U, // PseudoVLSEG2E32FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG2E32_V_M1
|
|
0U, // PseudoVLSEG2E32_V_M1_MASK
|
|
0U, // PseudoVLSEG2E32_V_M2
|
|
0U, // PseudoVLSEG2E32_V_M2_MASK
|
|
0U, // PseudoVLSEG2E32_V_M4
|
|
0U, // PseudoVLSEG2E32_V_M4_MASK
|
|
0U, // PseudoVLSEG2E32_V_MF2
|
|
0U, // PseudoVLSEG2E32_V_MF2_MASK
|
|
0U, // PseudoVLSEG2E64FF_V_M1
|
|
0U, // PseudoVLSEG2E64FF_V_M1_MASK
|
|
0U, // PseudoVLSEG2E64FF_V_M2
|
|
0U, // PseudoVLSEG2E64FF_V_M2_MASK
|
|
0U, // PseudoVLSEG2E64FF_V_M4
|
|
0U, // PseudoVLSEG2E64FF_V_M4_MASK
|
|
0U, // PseudoVLSEG2E64_V_M1
|
|
0U, // PseudoVLSEG2E64_V_M1_MASK
|
|
0U, // PseudoVLSEG2E64_V_M2
|
|
0U, // PseudoVLSEG2E64_V_M2_MASK
|
|
0U, // PseudoVLSEG2E64_V_M4
|
|
0U, // PseudoVLSEG2E64_V_M4_MASK
|
|
0U, // PseudoVLSEG2E8FF_V_M1
|
|
0U, // PseudoVLSEG2E8FF_V_M1_MASK
|
|
0U, // PseudoVLSEG2E8FF_V_M2
|
|
0U, // PseudoVLSEG2E8FF_V_M2_MASK
|
|
0U, // PseudoVLSEG2E8FF_V_M4
|
|
0U, // PseudoVLSEG2E8FF_V_M4_MASK
|
|
0U, // PseudoVLSEG2E8FF_V_MF2
|
|
0U, // PseudoVLSEG2E8FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG2E8FF_V_MF4
|
|
0U, // PseudoVLSEG2E8FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG2E8FF_V_MF8
|
|
0U, // PseudoVLSEG2E8FF_V_MF8_MASK
|
|
0U, // PseudoVLSEG2E8_V_M1
|
|
0U, // PseudoVLSEG2E8_V_M1_MASK
|
|
0U, // PseudoVLSEG2E8_V_M2
|
|
0U, // PseudoVLSEG2E8_V_M2_MASK
|
|
0U, // PseudoVLSEG2E8_V_M4
|
|
0U, // PseudoVLSEG2E8_V_M4_MASK
|
|
0U, // PseudoVLSEG2E8_V_MF2
|
|
0U, // PseudoVLSEG2E8_V_MF2_MASK
|
|
0U, // PseudoVLSEG2E8_V_MF4
|
|
0U, // PseudoVLSEG2E8_V_MF4_MASK
|
|
0U, // PseudoVLSEG2E8_V_MF8
|
|
0U, // PseudoVLSEG2E8_V_MF8_MASK
|
|
0U, // PseudoVLSEG3E16FF_V_M1
|
|
0U, // PseudoVLSEG3E16FF_V_M1_MASK
|
|
0U, // PseudoVLSEG3E16FF_V_M2
|
|
0U, // PseudoVLSEG3E16FF_V_M2_MASK
|
|
0U, // PseudoVLSEG3E16FF_V_MF2
|
|
0U, // PseudoVLSEG3E16FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG3E16FF_V_MF4
|
|
0U, // PseudoVLSEG3E16FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG3E16_V_M1
|
|
0U, // PseudoVLSEG3E16_V_M1_MASK
|
|
0U, // PseudoVLSEG3E16_V_M2
|
|
0U, // PseudoVLSEG3E16_V_M2_MASK
|
|
0U, // PseudoVLSEG3E16_V_MF2
|
|
0U, // PseudoVLSEG3E16_V_MF2_MASK
|
|
0U, // PseudoVLSEG3E16_V_MF4
|
|
0U, // PseudoVLSEG3E16_V_MF4_MASK
|
|
0U, // PseudoVLSEG3E32FF_V_M1
|
|
0U, // PseudoVLSEG3E32FF_V_M1_MASK
|
|
0U, // PseudoVLSEG3E32FF_V_M2
|
|
0U, // PseudoVLSEG3E32FF_V_M2_MASK
|
|
0U, // PseudoVLSEG3E32FF_V_MF2
|
|
0U, // PseudoVLSEG3E32FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG3E32_V_M1
|
|
0U, // PseudoVLSEG3E32_V_M1_MASK
|
|
0U, // PseudoVLSEG3E32_V_M2
|
|
0U, // PseudoVLSEG3E32_V_M2_MASK
|
|
0U, // PseudoVLSEG3E32_V_MF2
|
|
0U, // PseudoVLSEG3E32_V_MF2_MASK
|
|
0U, // PseudoVLSEG3E64FF_V_M1
|
|
0U, // PseudoVLSEG3E64FF_V_M1_MASK
|
|
0U, // PseudoVLSEG3E64FF_V_M2
|
|
0U, // PseudoVLSEG3E64FF_V_M2_MASK
|
|
0U, // PseudoVLSEG3E64_V_M1
|
|
0U, // PseudoVLSEG3E64_V_M1_MASK
|
|
0U, // PseudoVLSEG3E64_V_M2
|
|
0U, // PseudoVLSEG3E64_V_M2_MASK
|
|
0U, // PseudoVLSEG3E8FF_V_M1
|
|
0U, // PseudoVLSEG3E8FF_V_M1_MASK
|
|
0U, // PseudoVLSEG3E8FF_V_M2
|
|
0U, // PseudoVLSEG3E8FF_V_M2_MASK
|
|
0U, // PseudoVLSEG3E8FF_V_MF2
|
|
0U, // PseudoVLSEG3E8FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG3E8FF_V_MF4
|
|
0U, // PseudoVLSEG3E8FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG3E8FF_V_MF8
|
|
0U, // PseudoVLSEG3E8FF_V_MF8_MASK
|
|
0U, // PseudoVLSEG3E8_V_M1
|
|
0U, // PseudoVLSEG3E8_V_M1_MASK
|
|
0U, // PseudoVLSEG3E8_V_M2
|
|
0U, // PseudoVLSEG3E8_V_M2_MASK
|
|
0U, // PseudoVLSEG3E8_V_MF2
|
|
0U, // PseudoVLSEG3E8_V_MF2_MASK
|
|
0U, // PseudoVLSEG3E8_V_MF4
|
|
0U, // PseudoVLSEG3E8_V_MF4_MASK
|
|
0U, // PseudoVLSEG3E8_V_MF8
|
|
0U, // PseudoVLSEG3E8_V_MF8_MASK
|
|
0U, // PseudoVLSEG4E16FF_V_M1
|
|
0U, // PseudoVLSEG4E16FF_V_M1_MASK
|
|
0U, // PseudoVLSEG4E16FF_V_M2
|
|
0U, // PseudoVLSEG4E16FF_V_M2_MASK
|
|
0U, // PseudoVLSEG4E16FF_V_MF2
|
|
0U, // PseudoVLSEG4E16FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG4E16FF_V_MF4
|
|
0U, // PseudoVLSEG4E16FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG4E16_V_M1
|
|
0U, // PseudoVLSEG4E16_V_M1_MASK
|
|
0U, // PseudoVLSEG4E16_V_M2
|
|
0U, // PseudoVLSEG4E16_V_M2_MASK
|
|
0U, // PseudoVLSEG4E16_V_MF2
|
|
0U, // PseudoVLSEG4E16_V_MF2_MASK
|
|
0U, // PseudoVLSEG4E16_V_MF4
|
|
0U, // PseudoVLSEG4E16_V_MF4_MASK
|
|
0U, // PseudoVLSEG4E32FF_V_M1
|
|
0U, // PseudoVLSEG4E32FF_V_M1_MASK
|
|
0U, // PseudoVLSEG4E32FF_V_M2
|
|
0U, // PseudoVLSEG4E32FF_V_M2_MASK
|
|
0U, // PseudoVLSEG4E32FF_V_MF2
|
|
0U, // PseudoVLSEG4E32FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG4E32_V_M1
|
|
0U, // PseudoVLSEG4E32_V_M1_MASK
|
|
0U, // PseudoVLSEG4E32_V_M2
|
|
0U, // PseudoVLSEG4E32_V_M2_MASK
|
|
0U, // PseudoVLSEG4E32_V_MF2
|
|
0U, // PseudoVLSEG4E32_V_MF2_MASK
|
|
0U, // PseudoVLSEG4E64FF_V_M1
|
|
0U, // PseudoVLSEG4E64FF_V_M1_MASK
|
|
0U, // PseudoVLSEG4E64FF_V_M2
|
|
0U, // PseudoVLSEG4E64FF_V_M2_MASK
|
|
0U, // PseudoVLSEG4E64_V_M1
|
|
0U, // PseudoVLSEG4E64_V_M1_MASK
|
|
0U, // PseudoVLSEG4E64_V_M2
|
|
0U, // PseudoVLSEG4E64_V_M2_MASK
|
|
0U, // PseudoVLSEG4E8FF_V_M1
|
|
0U, // PseudoVLSEG4E8FF_V_M1_MASK
|
|
0U, // PseudoVLSEG4E8FF_V_M2
|
|
0U, // PseudoVLSEG4E8FF_V_M2_MASK
|
|
0U, // PseudoVLSEG4E8FF_V_MF2
|
|
0U, // PseudoVLSEG4E8FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG4E8FF_V_MF4
|
|
0U, // PseudoVLSEG4E8FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG4E8FF_V_MF8
|
|
0U, // PseudoVLSEG4E8FF_V_MF8_MASK
|
|
0U, // PseudoVLSEG4E8_V_M1
|
|
0U, // PseudoVLSEG4E8_V_M1_MASK
|
|
0U, // PseudoVLSEG4E8_V_M2
|
|
0U, // PseudoVLSEG4E8_V_M2_MASK
|
|
0U, // PseudoVLSEG4E8_V_MF2
|
|
0U, // PseudoVLSEG4E8_V_MF2_MASK
|
|
0U, // PseudoVLSEG4E8_V_MF4
|
|
0U, // PseudoVLSEG4E8_V_MF4_MASK
|
|
0U, // PseudoVLSEG4E8_V_MF8
|
|
0U, // PseudoVLSEG4E8_V_MF8_MASK
|
|
0U, // PseudoVLSEG5E16FF_V_M1
|
|
0U, // PseudoVLSEG5E16FF_V_M1_MASK
|
|
0U, // PseudoVLSEG5E16FF_V_MF2
|
|
0U, // PseudoVLSEG5E16FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG5E16FF_V_MF4
|
|
0U, // PseudoVLSEG5E16FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG5E16_V_M1
|
|
0U, // PseudoVLSEG5E16_V_M1_MASK
|
|
0U, // PseudoVLSEG5E16_V_MF2
|
|
0U, // PseudoVLSEG5E16_V_MF2_MASK
|
|
0U, // PseudoVLSEG5E16_V_MF4
|
|
0U, // PseudoVLSEG5E16_V_MF4_MASK
|
|
0U, // PseudoVLSEG5E32FF_V_M1
|
|
0U, // PseudoVLSEG5E32FF_V_M1_MASK
|
|
0U, // PseudoVLSEG5E32FF_V_MF2
|
|
0U, // PseudoVLSEG5E32FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG5E32_V_M1
|
|
0U, // PseudoVLSEG5E32_V_M1_MASK
|
|
0U, // PseudoVLSEG5E32_V_MF2
|
|
0U, // PseudoVLSEG5E32_V_MF2_MASK
|
|
0U, // PseudoVLSEG5E64FF_V_M1
|
|
0U, // PseudoVLSEG5E64FF_V_M1_MASK
|
|
0U, // PseudoVLSEG5E64_V_M1
|
|
0U, // PseudoVLSEG5E64_V_M1_MASK
|
|
0U, // PseudoVLSEG5E8FF_V_M1
|
|
0U, // PseudoVLSEG5E8FF_V_M1_MASK
|
|
0U, // PseudoVLSEG5E8FF_V_MF2
|
|
0U, // PseudoVLSEG5E8FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG5E8FF_V_MF4
|
|
0U, // PseudoVLSEG5E8FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG5E8FF_V_MF8
|
|
0U, // PseudoVLSEG5E8FF_V_MF8_MASK
|
|
0U, // PseudoVLSEG5E8_V_M1
|
|
0U, // PseudoVLSEG5E8_V_M1_MASK
|
|
0U, // PseudoVLSEG5E8_V_MF2
|
|
0U, // PseudoVLSEG5E8_V_MF2_MASK
|
|
0U, // PseudoVLSEG5E8_V_MF4
|
|
0U, // PseudoVLSEG5E8_V_MF4_MASK
|
|
0U, // PseudoVLSEG5E8_V_MF8
|
|
0U, // PseudoVLSEG5E8_V_MF8_MASK
|
|
0U, // PseudoVLSEG6E16FF_V_M1
|
|
0U, // PseudoVLSEG6E16FF_V_M1_MASK
|
|
0U, // PseudoVLSEG6E16FF_V_MF2
|
|
0U, // PseudoVLSEG6E16FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG6E16FF_V_MF4
|
|
0U, // PseudoVLSEG6E16FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG6E16_V_M1
|
|
0U, // PseudoVLSEG6E16_V_M1_MASK
|
|
0U, // PseudoVLSEG6E16_V_MF2
|
|
0U, // PseudoVLSEG6E16_V_MF2_MASK
|
|
0U, // PseudoVLSEG6E16_V_MF4
|
|
0U, // PseudoVLSEG6E16_V_MF4_MASK
|
|
0U, // PseudoVLSEG6E32FF_V_M1
|
|
0U, // PseudoVLSEG6E32FF_V_M1_MASK
|
|
0U, // PseudoVLSEG6E32FF_V_MF2
|
|
0U, // PseudoVLSEG6E32FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG6E32_V_M1
|
|
0U, // PseudoVLSEG6E32_V_M1_MASK
|
|
0U, // PseudoVLSEG6E32_V_MF2
|
|
0U, // PseudoVLSEG6E32_V_MF2_MASK
|
|
0U, // PseudoVLSEG6E64FF_V_M1
|
|
0U, // PseudoVLSEG6E64FF_V_M1_MASK
|
|
0U, // PseudoVLSEG6E64_V_M1
|
|
0U, // PseudoVLSEG6E64_V_M1_MASK
|
|
0U, // PseudoVLSEG6E8FF_V_M1
|
|
0U, // PseudoVLSEG6E8FF_V_M1_MASK
|
|
0U, // PseudoVLSEG6E8FF_V_MF2
|
|
0U, // PseudoVLSEG6E8FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG6E8FF_V_MF4
|
|
0U, // PseudoVLSEG6E8FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG6E8FF_V_MF8
|
|
0U, // PseudoVLSEG6E8FF_V_MF8_MASK
|
|
0U, // PseudoVLSEG6E8_V_M1
|
|
0U, // PseudoVLSEG6E8_V_M1_MASK
|
|
0U, // PseudoVLSEG6E8_V_MF2
|
|
0U, // PseudoVLSEG6E8_V_MF2_MASK
|
|
0U, // PseudoVLSEG6E8_V_MF4
|
|
0U, // PseudoVLSEG6E8_V_MF4_MASK
|
|
0U, // PseudoVLSEG6E8_V_MF8
|
|
0U, // PseudoVLSEG6E8_V_MF8_MASK
|
|
0U, // PseudoVLSEG7E16FF_V_M1
|
|
0U, // PseudoVLSEG7E16FF_V_M1_MASK
|
|
0U, // PseudoVLSEG7E16FF_V_MF2
|
|
0U, // PseudoVLSEG7E16FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG7E16FF_V_MF4
|
|
0U, // PseudoVLSEG7E16FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG7E16_V_M1
|
|
0U, // PseudoVLSEG7E16_V_M1_MASK
|
|
0U, // PseudoVLSEG7E16_V_MF2
|
|
0U, // PseudoVLSEG7E16_V_MF2_MASK
|
|
0U, // PseudoVLSEG7E16_V_MF4
|
|
0U, // PseudoVLSEG7E16_V_MF4_MASK
|
|
0U, // PseudoVLSEG7E32FF_V_M1
|
|
0U, // PseudoVLSEG7E32FF_V_M1_MASK
|
|
0U, // PseudoVLSEG7E32FF_V_MF2
|
|
0U, // PseudoVLSEG7E32FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG7E32_V_M1
|
|
0U, // PseudoVLSEG7E32_V_M1_MASK
|
|
0U, // PseudoVLSEG7E32_V_MF2
|
|
0U, // PseudoVLSEG7E32_V_MF2_MASK
|
|
0U, // PseudoVLSEG7E64FF_V_M1
|
|
0U, // PseudoVLSEG7E64FF_V_M1_MASK
|
|
0U, // PseudoVLSEG7E64_V_M1
|
|
0U, // PseudoVLSEG7E64_V_M1_MASK
|
|
0U, // PseudoVLSEG7E8FF_V_M1
|
|
0U, // PseudoVLSEG7E8FF_V_M1_MASK
|
|
0U, // PseudoVLSEG7E8FF_V_MF2
|
|
0U, // PseudoVLSEG7E8FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG7E8FF_V_MF4
|
|
0U, // PseudoVLSEG7E8FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG7E8FF_V_MF8
|
|
0U, // PseudoVLSEG7E8FF_V_MF8_MASK
|
|
0U, // PseudoVLSEG7E8_V_M1
|
|
0U, // PseudoVLSEG7E8_V_M1_MASK
|
|
0U, // PseudoVLSEG7E8_V_MF2
|
|
0U, // PseudoVLSEG7E8_V_MF2_MASK
|
|
0U, // PseudoVLSEG7E8_V_MF4
|
|
0U, // PseudoVLSEG7E8_V_MF4_MASK
|
|
0U, // PseudoVLSEG7E8_V_MF8
|
|
0U, // PseudoVLSEG7E8_V_MF8_MASK
|
|
0U, // PseudoVLSEG8E16FF_V_M1
|
|
0U, // PseudoVLSEG8E16FF_V_M1_MASK
|
|
0U, // PseudoVLSEG8E16FF_V_MF2
|
|
0U, // PseudoVLSEG8E16FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG8E16FF_V_MF4
|
|
0U, // PseudoVLSEG8E16FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG8E16_V_M1
|
|
0U, // PseudoVLSEG8E16_V_M1_MASK
|
|
0U, // PseudoVLSEG8E16_V_MF2
|
|
0U, // PseudoVLSEG8E16_V_MF2_MASK
|
|
0U, // PseudoVLSEG8E16_V_MF4
|
|
0U, // PseudoVLSEG8E16_V_MF4_MASK
|
|
0U, // PseudoVLSEG8E32FF_V_M1
|
|
0U, // PseudoVLSEG8E32FF_V_M1_MASK
|
|
0U, // PseudoVLSEG8E32FF_V_MF2
|
|
0U, // PseudoVLSEG8E32FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG8E32_V_M1
|
|
0U, // PseudoVLSEG8E32_V_M1_MASK
|
|
0U, // PseudoVLSEG8E32_V_MF2
|
|
0U, // PseudoVLSEG8E32_V_MF2_MASK
|
|
0U, // PseudoVLSEG8E64FF_V_M1
|
|
0U, // PseudoVLSEG8E64FF_V_M1_MASK
|
|
0U, // PseudoVLSEG8E64_V_M1
|
|
0U, // PseudoVLSEG8E64_V_M1_MASK
|
|
0U, // PseudoVLSEG8E8FF_V_M1
|
|
0U, // PseudoVLSEG8E8FF_V_M1_MASK
|
|
0U, // PseudoVLSEG8E8FF_V_MF2
|
|
0U, // PseudoVLSEG8E8FF_V_MF2_MASK
|
|
0U, // PseudoVLSEG8E8FF_V_MF4
|
|
0U, // PseudoVLSEG8E8FF_V_MF4_MASK
|
|
0U, // PseudoVLSEG8E8FF_V_MF8
|
|
0U, // PseudoVLSEG8E8FF_V_MF8_MASK
|
|
0U, // PseudoVLSEG8E8_V_M1
|
|
0U, // PseudoVLSEG8E8_V_M1_MASK
|
|
0U, // PseudoVLSEG8E8_V_MF2
|
|
0U, // PseudoVLSEG8E8_V_MF2_MASK
|
|
0U, // PseudoVLSEG8E8_V_MF4
|
|
0U, // PseudoVLSEG8E8_V_MF4_MASK
|
|
0U, // PseudoVLSEG8E8_V_MF8
|
|
0U, // PseudoVLSEG8E8_V_MF8_MASK
|
|
0U, // PseudoVLSSEG2E16_V_M1
|
|
0U, // PseudoVLSSEG2E16_V_M1_MASK
|
|
0U, // PseudoVLSSEG2E16_V_M2
|
|
0U, // PseudoVLSSEG2E16_V_M2_MASK
|
|
0U, // PseudoVLSSEG2E16_V_M4
|
|
0U, // PseudoVLSSEG2E16_V_M4_MASK
|
|
0U, // PseudoVLSSEG2E16_V_MF2
|
|
0U, // PseudoVLSSEG2E16_V_MF2_MASK
|
|
0U, // PseudoVLSSEG2E16_V_MF4
|
|
0U, // PseudoVLSSEG2E16_V_MF4_MASK
|
|
0U, // PseudoVLSSEG2E32_V_M1
|
|
0U, // PseudoVLSSEG2E32_V_M1_MASK
|
|
0U, // PseudoVLSSEG2E32_V_M2
|
|
0U, // PseudoVLSSEG2E32_V_M2_MASK
|
|
0U, // PseudoVLSSEG2E32_V_M4
|
|
0U, // PseudoVLSSEG2E32_V_M4_MASK
|
|
0U, // PseudoVLSSEG2E32_V_MF2
|
|
0U, // PseudoVLSSEG2E32_V_MF2_MASK
|
|
0U, // PseudoVLSSEG2E64_V_M1
|
|
0U, // PseudoVLSSEG2E64_V_M1_MASK
|
|
0U, // PseudoVLSSEG2E64_V_M2
|
|
0U, // PseudoVLSSEG2E64_V_M2_MASK
|
|
0U, // PseudoVLSSEG2E64_V_M4
|
|
0U, // PseudoVLSSEG2E64_V_M4_MASK
|
|
0U, // PseudoVLSSEG2E8_V_M1
|
|
0U, // PseudoVLSSEG2E8_V_M1_MASK
|
|
0U, // PseudoVLSSEG2E8_V_M2
|
|
0U, // PseudoVLSSEG2E8_V_M2_MASK
|
|
0U, // PseudoVLSSEG2E8_V_M4
|
|
0U, // PseudoVLSSEG2E8_V_M4_MASK
|
|
0U, // PseudoVLSSEG2E8_V_MF2
|
|
0U, // PseudoVLSSEG2E8_V_MF2_MASK
|
|
0U, // PseudoVLSSEG2E8_V_MF4
|
|
0U, // PseudoVLSSEG2E8_V_MF4_MASK
|
|
0U, // PseudoVLSSEG2E8_V_MF8
|
|
0U, // PseudoVLSSEG2E8_V_MF8_MASK
|
|
0U, // PseudoVLSSEG3E16_V_M1
|
|
0U, // PseudoVLSSEG3E16_V_M1_MASK
|
|
0U, // PseudoVLSSEG3E16_V_M2
|
|
0U, // PseudoVLSSEG3E16_V_M2_MASK
|
|
0U, // PseudoVLSSEG3E16_V_MF2
|
|
0U, // PseudoVLSSEG3E16_V_MF2_MASK
|
|
0U, // PseudoVLSSEG3E16_V_MF4
|
|
0U, // PseudoVLSSEG3E16_V_MF4_MASK
|
|
0U, // PseudoVLSSEG3E32_V_M1
|
|
0U, // PseudoVLSSEG3E32_V_M1_MASK
|
|
0U, // PseudoVLSSEG3E32_V_M2
|
|
0U, // PseudoVLSSEG3E32_V_M2_MASK
|
|
0U, // PseudoVLSSEG3E32_V_MF2
|
|
0U, // PseudoVLSSEG3E32_V_MF2_MASK
|
|
0U, // PseudoVLSSEG3E64_V_M1
|
|
0U, // PseudoVLSSEG3E64_V_M1_MASK
|
|
0U, // PseudoVLSSEG3E64_V_M2
|
|
0U, // PseudoVLSSEG3E64_V_M2_MASK
|
|
0U, // PseudoVLSSEG3E8_V_M1
|
|
0U, // PseudoVLSSEG3E8_V_M1_MASK
|
|
0U, // PseudoVLSSEG3E8_V_M2
|
|
0U, // PseudoVLSSEG3E8_V_M2_MASK
|
|
0U, // PseudoVLSSEG3E8_V_MF2
|
|
0U, // PseudoVLSSEG3E8_V_MF2_MASK
|
|
0U, // PseudoVLSSEG3E8_V_MF4
|
|
0U, // PseudoVLSSEG3E8_V_MF4_MASK
|
|
0U, // PseudoVLSSEG3E8_V_MF8
|
|
0U, // PseudoVLSSEG3E8_V_MF8_MASK
|
|
0U, // PseudoVLSSEG4E16_V_M1
|
|
0U, // PseudoVLSSEG4E16_V_M1_MASK
|
|
0U, // PseudoVLSSEG4E16_V_M2
|
|
0U, // PseudoVLSSEG4E16_V_M2_MASK
|
|
0U, // PseudoVLSSEG4E16_V_MF2
|
|
0U, // PseudoVLSSEG4E16_V_MF2_MASK
|
|
0U, // PseudoVLSSEG4E16_V_MF4
|
|
0U, // PseudoVLSSEG4E16_V_MF4_MASK
|
|
0U, // PseudoVLSSEG4E32_V_M1
|
|
0U, // PseudoVLSSEG4E32_V_M1_MASK
|
|
0U, // PseudoVLSSEG4E32_V_M2
|
|
0U, // PseudoVLSSEG4E32_V_M2_MASK
|
|
0U, // PseudoVLSSEG4E32_V_MF2
|
|
0U, // PseudoVLSSEG4E32_V_MF2_MASK
|
|
0U, // PseudoVLSSEG4E64_V_M1
|
|
0U, // PseudoVLSSEG4E64_V_M1_MASK
|
|
0U, // PseudoVLSSEG4E64_V_M2
|
|
0U, // PseudoVLSSEG4E64_V_M2_MASK
|
|
0U, // PseudoVLSSEG4E8_V_M1
|
|
0U, // PseudoVLSSEG4E8_V_M1_MASK
|
|
0U, // PseudoVLSSEG4E8_V_M2
|
|
0U, // PseudoVLSSEG4E8_V_M2_MASK
|
|
0U, // PseudoVLSSEG4E8_V_MF2
|
|
0U, // PseudoVLSSEG4E8_V_MF2_MASK
|
|
0U, // PseudoVLSSEG4E8_V_MF4
|
|
0U, // PseudoVLSSEG4E8_V_MF4_MASK
|
|
0U, // PseudoVLSSEG4E8_V_MF8
|
|
0U, // PseudoVLSSEG4E8_V_MF8_MASK
|
|
0U, // PseudoVLSSEG5E16_V_M1
|
|
0U, // PseudoVLSSEG5E16_V_M1_MASK
|
|
0U, // PseudoVLSSEG5E16_V_MF2
|
|
0U, // PseudoVLSSEG5E16_V_MF2_MASK
|
|
0U, // PseudoVLSSEG5E16_V_MF4
|
|
0U, // PseudoVLSSEG5E16_V_MF4_MASK
|
|
0U, // PseudoVLSSEG5E32_V_M1
|
|
0U, // PseudoVLSSEG5E32_V_M1_MASK
|
|
0U, // PseudoVLSSEG5E32_V_MF2
|
|
0U, // PseudoVLSSEG5E32_V_MF2_MASK
|
|
0U, // PseudoVLSSEG5E64_V_M1
|
|
0U, // PseudoVLSSEG5E64_V_M1_MASK
|
|
0U, // PseudoVLSSEG5E8_V_M1
|
|
0U, // PseudoVLSSEG5E8_V_M1_MASK
|
|
0U, // PseudoVLSSEG5E8_V_MF2
|
|
0U, // PseudoVLSSEG5E8_V_MF2_MASK
|
|
0U, // PseudoVLSSEG5E8_V_MF4
|
|
0U, // PseudoVLSSEG5E8_V_MF4_MASK
|
|
0U, // PseudoVLSSEG5E8_V_MF8
|
|
0U, // PseudoVLSSEG5E8_V_MF8_MASK
|
|
0U, // PseudoVLSSEG6E16_V_M1
|
|
0U, // PseudoVLSSEG6E16_V_M1_MASK
|
|
0U, // PseudoVLSSEG6E16_V_MF2
|
|
0U, // PseudoVLSSEG6E16_V_MF2_MASK
|
|
0U, // PseudoVLSSEG6E16_V_MF4
|
|
0U, // PseudoVLSSEG6E16_V_MF4_MASK
|
|
0U, // PseudoVLSSEG6E32_V_M1
|
|
0U, // PseudoVLSSEG6E32_V_M1_MASK
|
|
0U, // PseudoVLSSEG6E32_V_MF2
|
|
0U, // PseudoVLSSEG6E32_V_MF2_MASK
|
|
0U, // PseudoVLSSEG6E64_V_M1
|
|
0U, // PseudoVLSSEG6E64_V_M1_MASK
|
|
0U, // PseudoVLSSEG6E8_V_M1
|
|
0U, // PseudoVLSSEG6E8_V_M1_MASK
|
|
0U, // PseudoVLSSEG6E8_V_MF2
|
|
0U, // PseudoVLSSEG6E8_V_MF2_MASK
|
|
0U, // PseudoVLSSEG6E8_V_MF4
|
|
0U, // PseudoVLSSEG6E8_V_MF4_MASK
|
|
0U, // PseudoVLSSEG6E8_V_MF8
|
|
0U, // PseudoVLSSEG6E8_V_MF8_MASK
|
|
0U, // PseudoVLSSEG7E16_V_M1
|
|
0U, // PseudoVLSSEG7E16_V_M1_MASK
|
|
0U, // PseudoVLSSEG7E16_V_MF2
|
|
0U, // PseudoVLSSEG7E16_V_MF2_MASK
|
|
0U, // PseudoVLSSEG7E16_V_MF4
|
|
0U, // PseudoVLSSEG7E16_V_MF4_MASK
|
|
0U, // PseudoVLSSEG7E32_V_M1
|
|
0U, // PseudoVLSSEG7E32_V_M1_MASK
|
|
0U, // PseudoVLSSEG7E32_V_MF2
|
|
0U, // PseudoVLSSEG7E32_V_MF2_MASK
|
|
0U, // PseudoVLSSEG7E64_V_M1
|
|
0U, // PseudoVLSSEG7E64_V_M1_MASK
|
|
0U, // PseudoVLSSEG7E8_V_M1
|
|
0U, // PseudoVLSSEG7E8_V_M1_MASK
|
|
0U, // PseudoVLSSEG7E8_V_MF2
|
|
0U, // PseudoVLSSEG7E8_V_MF2_MASK
|
|
0U, // PseudoVLSSEG7E8_V_MF4
|
|
0U, // PseudoVLSSEG7E8_V_MF4_MASK
|
|
0U, // PseudoVLSSEG7E8_V_MF8
|
|
0U, // PseudoVLSSEG7E8_V_MF8_MASK
|
|
0U, // PseudoVLSSEG8E16_V_M1
|
|
0U, // PseudoVLSSEG8E16_V_M1_MASK
|
|
0U, // PseudoVLSSEG8E16_V_MF2
|
|
0U, // PseudoVLSSEG8E16_V_MF2_MASK
|
|
0U, // PseudoVLSSEG8E16_V_MF4
|
|
0U, // PseudoVLSSEG8E16_V_MF4_MASK
|
|
0U, // PseudoVLSSEG8E32_V_M1
|
|
0U, // PseudoVLSSEG8E32_V_M1_MASK
|
|
0U, // PseudoVLSSEG8E32_V_MF2
|
|
0U, // PseudoVLSSEG8E32_V_MF2_MASK
|
|
0U, // PseudoVLSSEG8E64_V_M1
|
|
0U, // PseudoVLSSEG8E64_V_M1_MASK
|
|
0U, // PseudoVLSSEG8E8_V_M1
|
|
0U, // PseudoVLSSEG8E8_V_M1_MASK
|
|
0U, // PseudoVLSSEG8E8_V_MF2
|
|
0U, // PseudoVLSSEG8E8_V_MF2_MASK
|
|
0U, // PseudoVLSSEG8E8_V_MF4
|
|
0U, // PseudoVLSSEG8E8_V_MF4_MASK
|
|
0U, // PseudoVLSSEG8E8_V_MF8
|
|
0U, // PseudoVLSSEG8E8_V_MF8_MASK
|
|
0U, // PseudoVLUXEI16_V_M1_M1
|
|
0U, // PseudoVLUXEI16_V_M1_M1_MASK
|
|
0U, // PseudoVLUXEI16_V_M1_M2
|
|
0U, // PseudoVLUXEI16_V_M1_M2_MASK
|
|
0U, // PseudoVLUXEI16_V_M1_M4
|
|
0U, // PseudoVLUXEI16_V_M1_M4_MASK
|
|
0U, // PseudoVLUXEI16_V_M1_MF2
|
|
0U, // PseudoVLUXEI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXEI16_V_M2_M1
|
|
0U, // PseudoVLUXEI16_V_M2_M1_MASK
|
|
0U, // PseudoVLUXEI16_V_M2_M2
|
|
0U, // PseudoVLUXEI16_V_M2_M2_MASK
|
|
0U, // PseudoVLUXEI16_V_M2_M4
|
|
0U, // PseudoVLUXEI16_V_M2_M4_MASK
|
|
0U, // PseudoVLUXEI16_V_M2_M8
|
|
0U, // PseudoVLUXEI16_V_M2_M8_MASK
|
|
0U, // PseudoVLUXEI16_V_M4_M2
|
|
0U, // PseudoVLUXEI16_V_M4_M2_MASK
|
|
0U, // PseudoVLUXEI16_V_M4_M4
|
|
0U, // PseudoVLUXEI16_V_M4_M4_MASK
|
|
0U, // PseudoVLUXEI16_V_M4_M8
|
|
0U, // PseudoVLUXEI16_V_M4_M8_MASK
|
|
0U, // PseudoVLUXEI16_V_M8_M4
|
|
0U, // PseudoVLUXEI16_V_M8_M4_MASK
|
|
0U, // PseudoVLUXEI16_V_M8_M8
|
|
0U, // PseudoVLUXEI16_V_M8_M8_MASK
|
|
0U, // PseudoVLUXEI16_V_MF2_M1
|
|
0U, // PseudoVLUXEI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXEI16_V_MF2_M2
|
|
0U, // PseudoVLUXEI16_V_MF2_M2_MASK
|
|
0U, // PseudoVLUXEI16_V_MF2_MF2
|
|
0U, // PseudoVLUXEI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXEI16_V_MF2_MF4
|
|
0U, // PseudoVLUXEI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXEI16_V_MF4_M1
|
|
0U, // PseudoVLUXEI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXEI16_V_MF4_MF2
|
|
0U, // PseudoVLUXEI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXEI16_V_MF4_MF4
|
|
0U, // PseudoVLUXEI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXEI16_V_MF4_MF8
|
|
0U, // PseudoVLUXEI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLUXEI32_V_M1_M1
|
|
0U, // PseudoVLUXEI32_V_M1_M1_MASK
|
|
0U, // PseudoVLUXEI32_V_M1_M2
|
|
0U, // PseudoVLUXEI32_V_M1_M2_MASK
|
|
0U, // PseudoVLUXEI32_V_M1_MF2
|
|
0U, // PseudoVLUXEI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXEI32_V_M1_MF4
|
|
0U, // PseudoVLUXEI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXEI32_V_M2_M1
|
|
0U, // PseudoVLUXEI32_V_M2_M1_MASK
|
|
0U, // PseudoVLUXEI32_V_M2_M2
|
|
0U, // PseudoVLUXEI32_V_M2_M2_MASK
|
|
0U, // PseudoVLUXEI32_V_M2_M4
|
|
0U, // PseudoVLUXEI32_V_M2_M4_MASK
|
|
0U, // PseudoVLUXEI32_V_M2_MF2
|
|
0U, // PseudoVLUXEI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXEI32_V_M4_M1
|
|
0U, // PseudoVLUXEI32_V_M4_M1_MASK
|
|
0U, // PseudoVLUXEI32_V_M4_M2
|
|
0U, // PseudoVLUXEI32_V_M4_M2_MASK
|
|
0U, // PseudoVLUXEI32_V_M4_M4
|
|
0U, // PseudoVLUXEI32_V_M4_M4_MASK
|
|
0U, // PseudoVLUXEI32_V_M4_M8
|
|
0U, // PseudoVLUXEI32_V_M4_M8_MASK
|
|
0U, // PseudoVLUXEI32_V_M8_M2
|
|
0U, // PseudoVLUXEI32_V_M8_M2_MASK
|
|
0U, // PseudoVLUXEI32_V_M8_M4
|
|
0U, // PseudoVLUXEI32_V_M8_M4_MASK
|
|
0U, // PseudoVLUXEI32_V_M8_M8
|
|
0U, // PseudoVLUXEI32_V_M8_M8_MASK
|
|
0U, // PseudoVLUXEI32_V_MF2_M1
|
|
0U, // PseudoVLUXEI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXEI32_V_MF2_MF2
|
|
0U, // PseudoVLUXEI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXEI32_V_MF2_MF4
|
|
0U, // PseudoVLUXEI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXEI32_V_MF2_MF8
|
|
0U, // PseudoVLUXEI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLUXEI64_V_M1_M1
|
|
0U, // PseudoVLUXEI64_V_M1_M1_MASK
|
|
0U, // PseudoVLUXEI64_V_M1_MF2
|
|
0U, // PseudoVLUXEI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXEI64_V_M1_MF4
|
|
0U, // PseudoVLUXEI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXEI64_V_M1_MF8
|
|
0U, // PseudoVLUXEI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLUXEI64_V_M2_M1
|
|
0U, // PseudoVLUXEI64_V_M2_M1_MASK
|
|
0U, // PseudoVLUXEI64_V_M2_M2
|
|
0U, // PseudoVLUXEI64_V_M2_M2_MASK
|
|
0U, // PseudoVLUXEI64_V_M2_MF2
|
|
0U, // PseudoVLUXEI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXEI64_V_M2_MF4
|
|
0U, // PseudoVLUXEI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLUXEI64_V_M4_M1
|
|
0U, // PseudoVLUXEI64_V_M4_M1_MASK
|
|
0U, // PseudoVLUXEI64_V_M4_M2
|
|
0U, // PseudoVLUXEI64_V_M4_M2_MASK
|
|
0U, // PseudoVLUXEI64_V_M4_M4
|
|
0U, // PseudoVLUXEI64_V_M4_M4_MASK
|
|
0U, // PseudoVLUXEI64_V_M4_MF2
|
|
0U, // PseudoVLUXEI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLUXEI64_V_M8_M1
|
|
0U, // PseudoVLUXEI64_V_M8_M1_MASK
|
|
0U, // PseudoVLUXEI64_V_M8_M2
|
|
0U, // PseudoVLUXEI64_V_M8_M2_MASK
|
|
0U, // PseudoVLUXEI64_V_M8_M4
|
|
0U, // PseudoVLUXEI64_V_M8_M4_MASK
|
|
0U, // PseudoVLUXEI64_V_M8_M8
|
|
0U, // PseudoVLUXEI64_V_M8_M8_MASK
|
|
0U, // PseudoVLUXEI8_V_M1_M1
|
|
0U, // PseudoVLUXEI8_V_M1_M1_MASK
|
|
0U, // PseudoVLUXEI8_V_M1_M2
|
|
0U, // PseudoVLUXEI8_V_M1_M2_MASK
|
|
0U, // PseudoVLUXEI8_V_M1_M4
|
|
0U, // PseudoVLUXEI8_V_M1_M4_MASK
|
|
0U, // PseudoVLUXEI8_V_M1_M8
|
|
0U, // PseudoVLUXEI8_V_M1_M8_MASK
|
|
0U, // PseudoVLUXEI8_V_M2_M2
|
|
0U, // PseudoVLUXEI8_V_M2_M2_MASK
|
|
0U, // PseudoVLUXEI8_V_M2_M4
|
|
0U, // PseudoVLUXEI8_V_M2_M4_MASK
|
|
0U, // PseudoVLUXEI8_V_M2_M8
|
|
0U, // PseudoVLUXEI8_V_M2_M8_MASK
|
|
0U, // PseudoVLUXEI8_V_M4_M4
|
|
0U, // PseudoVLUXEI8_V_M4_M4_MASK
|
|
0U, // PseudoVLUXEI8_V_M4_M8
|
|
0U, // PseudoVLUXEI8_V_M4_M8_MASK
|
|
0U, // PseudoVLUXEI8_V_M8_M8
|
|
0U, // PseudoVLUXEI8_V_M8_M8_MASK
|
|
0U, // PseudoVLUXEI8_V_MF2_M1
|
|
0U, // PseudoVLUXEI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXEI8_V_MF2_M2
|
|
0U, // PseudoVLUXEI8_V_MF2_M2_MASK
|
|
0U, // PseudoVLUXEI8_V_MF2_M4
|
|
0U, // PseudoVLUXEI8_V_MF2_M4_MASK
|
|
0U, // PseudoVLUXEI8_V_MF2_MF2
|
|
0U, // PseudoVLUXEI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXEI8_V_MF4_M1
|
|
0U, // PseudoVLUXEI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXEI8_V_MF4_M2
|
|
0U, // PseudoVLUXEI8_V_MF4_M2_MASK
|
|
0U, // PseudoVLUXEI8_V_MF4_MF2
|
|
0U, // PseudoVLUXEI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXEI8_V_MF4_MF4
|
|
0U, // PseudoVLUXEI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXEI8_V_MF8_M1
|
|
0U, // PseudoVLUXEI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLUXEI8_V_MF8_MF2
|
|
0U, // PseudoVLUXEI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLUXEI8_V_MF8_MF4
|
|
0U, // PseudoVLUXEI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLUXEI8_V_MF8_MF8
|
|
0U, // PseudoVLUXEI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M1_M1
|
|
0U, // PseudoVLUXSEG2EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M1_M2
|
|
0U, // PseudoVLUXSEG2EI16_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M1_M4
|
|
0U, // PseudoVLUXSEG2EI16_V_M1_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M1_MF2
|
|
0U, // PseudoVLUXSEG2EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M2_M1
|
|
0U, // PseudoVLUXSEG2EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M2_M2
|
|
0U, // PseudoVLUXSEG2EI16_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M2_M4
|
|
0U, // PseudoVLUXSEG2EI16_V_M2_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M4_M2
|
|
0U, // PseudoVLUXSEG2EI16_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M4_M4
|
|
0U, // PseudoVLUXSEG2EI16_V_M4_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_M8_M4
|
|
0U, // PseudoVLUXSEG2EI16_V_M8_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_MF2_M1
|
|
0U, // PseudoVLUXSEG2EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_MF2_M2
|
|
0U, // PseudoVLUXSEG2EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG2EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG2EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_MF4_M1
|
|
0U, // PseudoVLUXSEG2EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG2EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG2EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG2EI16_V_MF4_MF8
|
|
0U, // PseudoVLUXSEG2EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M1_M1
|
|
0U, // PseudoVLUXSEG2EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M1_M2
|
|
0U, // PseudoVLUXSEG2EI32_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M1_MF2
|
|
0U, // PseudoVLUXSEG2EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M1_MF4
|
|
0U, // PseudoVLUXSEG2EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M2_M1
|
|
0U, // PseudoVLUXSEG2EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M2_M2
|
|
0U, // PseudoVLUXSEG2EI32_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M2_M4
|
|
0U, // PseudoVLUXSEG2EI32_V_M2_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M2_MF2
|
|
0U, // PseudoVLUXSEG2EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M4_M1
|
|
0U, // PseudoVLUXSEG2EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M4_M2
|
|
0U, // PseudoVLUXSEG2EI32_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M4_M4
|
|
0U, // PseudoVLUXSEG2EI32_V_M4_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M8_M2
|
|
0U, // PseudoVLUXSEG2EI32_V_M8_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_M8_M4
|
|
0U, // PseudoVLUXSEG2EI32_V_M8_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_MF2_M1
|
|
0U, // PseudoVLUXSEG2EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG2EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG2EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG2EI32_V_MF2_MF8
|
|
0U, // PseudoVLUXSEG2EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M1_M1
|
|
0U, // PseudoVLUXSEG2EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M1_MF2
|
|
0U, // PseudoVLUXSEG2EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M1_MF4
|
|
0U, // PseudoVLUXSEG2EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M1_MF8
|
|
0U, // PseudoVLUXSEG2EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M2_M1
|
|
0U, // PseudoVLUXSEG2EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M2_M2
|
|
0U, // PseudoVLUXSEG2EI64_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M2_MF2
|
|
0U, // PseudoVLUXSEG2EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M2_MF4
|
|
0U, // PseudoVLUXSEG2EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M4_M1
|
|
0U, // PseudoVLUXSEG2EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M4_M2
|
|
0U, // PseudoVLUXSEG2EI64_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M4_M4
|
|
0U, // PseudoVLUXSEG2EI64_V_M4_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M4_MF2
|
|
0U, // PseudoVLUXSEG2EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M8_M1
|
|
0U, // PseudoVLUXSEG2EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M8_M2
|
|
0U, // PseudoVLUXSEG2EI64_V_M8_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI64_V_M8_M4
|
|
0U, // PseudoVLUXSEG2EI64_V_M8_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_M1_M1
|
|
0U, // PseudoVLUXSEG2EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_M1_M2
|
|
0U, // PseudoVLUXSEG2EI8_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_M1_M4
|
|
0U, // PseudoVLUXSEG2EI8_V_M1_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_M2_M2
|
|
0U, // PseudoVLUXSEG2EI8_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_M2_M4
|
|
0U, // PseudoVLUXSEG2EI8_V_M2_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_M4_M4
|
|
0U, // PseudoVLUXSEG2EI8_V_M4_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF2_M1
|
|
0U, // PseudoVLUXSEG2EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF2_M2
|
|
0U, // PseudoVLUXSEG2EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF2_M4
|
|
0U, // PseudoVLUXSEG2EI8_V_MF2_M4_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG2EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF4_M1
|
|
0U, // PseudoVLUXSEG2EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF4_M2
|
|
0U, // PseudoVLUXSEG2EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG2EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG2EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF8_M1
|
|
0U, // PseudoVLUXSEG2EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF8_MF2
|
|
0U, // PseudoVLUXSEG2EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF8_MF4
|
|
0U, // PseudoVLUXSEG2EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLUXSEG2EI8_V_MF8_MF8
|
|
0U, // PseudoVLUXSEG2EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_M1_M1
|
|
0U, // PseudoVLUXSEG3EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_M1_M2
|
|
0U, // PseudoVLUXSEG3EI16_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_M1_MF2
|
|
0U, // PseudoVLUXSEG3EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_M2_M1
|
|
0U, // PseudoVLUXSEG3EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_M2_M2
|
|
0U, // PseudoVLUXSEG3EI16_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_M4_M2
|
|
0U, // PseudoVLUXSEG3EI16_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_MF2_M1
|
|
0U, // PseudoVLUXSEG3EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_MF2_M2
|
|
0U, // PseudoVLUXSEG3EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG3EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG3EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_MF4_M1
|
|
0U, // PseudoVLUXSEG3EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG3EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG3EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG3EI16_V_MF4_MF8
|
|
0U, // PseudoVLUXSEG3EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M1_M1
|
|
0U, // PseudoVLUXSEG3EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M1_M2
|
|
0U, // PseudoVLUXSEG3EI32_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M1_MF2
|
|
0U, // PseudoVLUXSEG3EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M1_MF4
|
|
0U, // PseudoVLUXSEG3EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M2_M1
|
|
0U, // PseudoVLUXSEG3EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M2_M2
|
|
0U, // PseudoVLUXSEG3EI32_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M2_MF2
|
|
0U, // PseudoVLUXSEG3EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M4_M1
|
|
0U, // PseudoVLUXSEG3EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M4_M2
|
|
0U, // PseudoVLUXSEG3EI32_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_M8_M2
|
|
0U, // PseudoVLUXSEG3EI32_V_M8_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_MF2_M1
|
|
0U, // PseudoVLUXSEG3EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG3EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG3EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG3EI32_V_MF2_MF8
|
|
0U, // PseudoVLUXSEG3EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M1_M1
|
|
0U, // PseudoVLUXSEG3EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M1_MF2
|
|
0U, // PseudoVLUXSEG3EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M1_MF4
|
|
0U, // PseudoVLUXSEG3EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M1_MF8
|
|
0U, // PseudoVLUXSEG3EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M2_M1
|
|
0U, // PseudoVLUXSEG3EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M2_M2
|
|
0U, // PseudoVLUXSEG3EI64_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M2_MF2
|
|
0U, // PseudoVLUXSEG3EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M2_MF4
|
|
0U, // PseudoVLUXSEG3EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M4_M1
|
|
0U, // PseudoVLUXSEG3EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M4_M2
|
|
0U, // PseudoVLUXSEG3EI64_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M4_MF2
|
|
0U, // PseudoVLUXSEG3EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M8_M1
|
|
0U, // PseudoVLUXSEG3EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI64_V_M8_M2
|
|
0U, // PseudoVLUXSEG3EI64_V_M8_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_M1_M1
|
|
0U, // PseudoVLUXSEG3EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_M1_M2
|
|
0U, // PseudoVLUXSEG3EI8_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_M2_M2
|
|
0U, // PseudoVLUXSEG3EI8_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF2_M1
|
|
0U, // PseudoVLUXSEG3EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF2_M2
|
|
0U, // PseudoVLUXSEG3EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG3EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF4_M1
|
|
0U, // PseudoVLUXSEG3EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF4_M2
|
|
0U, // PseudoVLUXSEG3EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG3EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG3EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF8_M1
|
|
0U, // PseudoVLUXSEG3EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF8_MF2
|
|
0U, // PseudoVLUXSEG3EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF8_MF4
|
|
0U, // PseudoVLUXSEG3EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLUXSEG3EI8_V_MF8_MF8
|
|
0U, // PseudoVLUXSEG3EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_M1_M1
|
|
0U, // PseudoVLUXSEG4EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_M1_M2
|
|
0U, // PseudoVLUXSEG4EI16_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_M1_MF2
|
|
0U, // PseudoVLUXSEG4EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_M2_M1
|
|
0U, // PseudoVLUXSEG4EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_M2_M2
|
|
0U, // PseudoVLUXSEG4EI16_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_M4_M2
|
|
0U, // PseudoVLUXSEG4EI16_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_MF2_M1
|
|
0U, // PseudoVLUXSEG4EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_MF2_M2
|
|
0U, // PseudoVLUXSEG4EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG4EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG4EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_MF4_M1
|
|
0U, // PseudoVLUXSEG4EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG4EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG4EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG4EI16_V_MF4_MF8
|
|
0U, // PseudoVLUXSEG4EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M1_M1
|
|
0U, // PseudoVLUXSEG4EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M1_M2
|
|
0U, // PseudoVLUXSEG4EI32_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M1_MF2
|
|
0U, // PseudoVLUXSEG4EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M1_MF4
|
|
0U, // PseudoVLUXSEG4EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M2_M1
|
|
0U, // PseudoVLUXSEG4EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M2_M2
|
|
0U, // PseudoVLUXSEG4EI32_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M2_MF2
|
|
0U, // PseudoVLUXSEG4EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M4_M1
|
|
0U, // PseudoVLUXSEG4EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M4_M2
|
|
0U, // PseudoVLUXSEG4EI32_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_M8_M2
|
|
0U, // PseudoVLUXSEG4EI32_V_M8_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_MF2_M1
|
|
0U, // PseudoVLUXSEG4EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG4EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG4EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG4EI32_V_MF2_MF8
|
|
0U, // PseudoVLUXSEG4EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M1_M1
|
|
0U, // PseudoVLUXSEG4EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M1_MF2
|
|
0U, // PseudoVLUXSEG4EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M1_MF4
|
|
0U, // PseudoVLUXSEG4EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M1_MF8
|
|
0U, // PseudoVLUXSEG4EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M2_M1
|
|
0U, // PseudoVLUXSEG4EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M2_M2
|
|
0U, // PseudoVLUXSEG4EI64_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M2_MF2
|
|
0U, // PseudoVLUXSEG4EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M2_MF4
|
|
0U, // PseudoVLUXSEG4EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M4_M1
|
|
0U, // PseudoVLUXSEG4EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M4_M2
|
|
0U, // PseudoVLUXSEG4EI64_V_M4_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M4_MF2
|
|
0U, // PseudoVLUXSEG4EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M8_M1
|
|
0U, // PseudoVLUXSEG4EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI64_V_M8_M2
|
|
0U, // PseudoVLUXSEG4EI64_V_M8_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_M1_M1
|
|
0U, // PseudoVLUXSEG4EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_M1_M2
|
|
0U, // PseudoVLUXSEG4EI8_V_M1_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_M2_M2
|
|
0U, // PseudoVLUXSEG4EI8_V_M2_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF2_M1
|
|
0U, // PseudoVLUXSEG4EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF2_M2
|
|
0U, // PseudoVLUXSEG4EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG4EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF4_M1
|
|
0U, // PseudoVLUXSEG4EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF4_M2
|
|
0U, // PseudoVLUXSEG4EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG4EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG4EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF8_M1
|
|
0U, // PseudoVLUXSEG4EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF8_MF2
|
|
0U, // PseudoVLUXSEG4EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF8_MF4
|
|
0U, // PseudoVLUXSEG4EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLUXSEG4EI8_V_MF8_MF8
|
|
0U, // PseudoVLUXSEG4EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_M1_M1
|
|
0U, // PseudoVLUXSEG5EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_M1_MF2
|
|
0U, // PseudoVLUXSEG5EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_M2_M1
|
|
0U, // PseudoVLUXSEG5EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_MF2_M1
|
|
0U, // PseudoVLUXSEG5EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG5EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG5EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_MF4_M1
|
|
0U, // PseudoVLUXSEG5EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG5EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG5EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG5EI16_V_MF4_MF8
|
|
0U, // PseudoVLUXSEG5EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_M1_M1
|
|
0U, // PseudoVLUXSEG5EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_M1_MF2
|
|
0U, // PseudoVLUXSEG5EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_M1_MF4
|
|
0U, // PseudoVLUXSEG5EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_M2_M1
|
|
0U, // PseudoVLUXSEG5EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_M2_MF2
|
|
0U, // PseudoVLUXSEG5EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_M4_M1
|
|
0U, // PseudoVLUXSEG5EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_MF2_M1
|
|
0U, // PseudoVLUXSEG5EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG5EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG5EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG5EI32_V_MF2_MF8
|
|
0U, // PseudoVLUXSEG5EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M1_M1
|
|
0U, // PseudoVLUXSEG5EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M1_MF2
|
|
0U, // PseudoVLUXSEG5EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M1_MF4
|
|
0U, // PseudoVLUXSEG5EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M1_MF8
|
|
0U, // PseudoVLUXSEG5EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M2_M1
|
|
0U, // PseudoVLUXSEG5EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M2_MF2
|
|
0U, // PseudoVLUXSEG5EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M2_MF4
|
|
0U, // PseudoVLUXSEG5EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M4_M1
|
|
0U, // PseudoVLUXSEG5EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M4_MF2
|
|
0U, // PseudoVLUXSEG5EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI64_V_M8_M1
|
|
0U, // PseudoVLUXSEG5EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_M1_M1
|
|
0U, // PseudoVLUXSEG5EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF2_M1
|
|
0U, // PseudoVLUXSEG5EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG5EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF4_M1
|
|
0U, // PseudoVLUXSEG5EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG5EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG5EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF8_M1
|
|
0U, // PseudoVLUXSEG5EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF8_MF2
|
|
0U, // PseudoVLUXSEG5EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF8_MF4
|
|
0U, // PseudoVLUXSEG5EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLUXSEG5EI8_V_MF8_MF8
|
|
0U, // PseudoVLUXSEG5EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_M1_M1
|
|
0U, // PseudoVLUXSEG6EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_M1_MF2
|
|
0U, // PseudoVLUXSEG6EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_M2_M1
|
|
0U, // PseudoVLUXSEG6EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_MF2_M1
|
|
0U, // PseudoVLUXSEG6EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG6EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG6EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_MF4_M1
|
|
0U, // PseudoVLUXSEG6EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG6EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG6EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG6EI16_V_MF4_MF8
|
|
0U, // PseudoVLUXSEG6EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_M1_M1
|
|
0U, // PseudoVLUXSEG6EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_M1_MF2
|
|
0U, // PseudoVLUXSEG6EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_M1_MF4
|
|
0U, // PseudoVLUXSEG6EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_M2_M1
|
|
0U, // PseudoVLUXSEG6EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_M2_MF2
|
|
0U, // PseudoVLUXSEG6EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_M4_M1
|
|
0U, // PseudoVLUXSEG6EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_MF2_M1
|
|
0U, // PseudoVLUXSEG6EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG6EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG6EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG6EI32_V_MF2_MF8
|
|
0U, // PseudoVLUXSEG6EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M1_M1
|
|
0U, // PseudoVLUXSEG6EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M1_MF2
|
|
0U, // PseudoVLUXSEG6EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M1_MF4
|
|
0U, // PseudoVLUXSEG6EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M1_MF8
|
|
0U, // PseudoVLUXSEG6EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M2_M1
|
|
0U, // PseudoVLUXSEG6EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M2_MF2
|
|
0U, // PseudoVLUXSEG6EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M2_MF4
|
|
0U, // PseudoVLUXSEG6EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M4_M1
|
|
0U, // PseudoVLUXSEG6EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M4_MF2
|
|
0U, // PseudoVLUXSEG6EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI64_V_M8_M1
|
|
0U, // PseudoVLUXSEG6EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_M1_M1
|
|
0U, // PseudoVLUXSEG6EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF2_M1
|
|
0U, // PseudoVLUXSEG6EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG6EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF4_M1
|
|
0U, // PseudoVLUXSEG6EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG6EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG6EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF8_M1
|
|
0U, // PseudoVLUXSEG6EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF8_MF2
|
|
0U, // PseudoVLUXSEG6EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF8_MF4
|
|
0U, // PseudoVLUXSEG6EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLUXSEG6EI8_V_MF8_MF8
|
|
0U, // PseudoVLUXSEG6EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_M1_M1
|
|
0U, // PseudoVLUXSEG7EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_M1_MF2
|
|
0U, // PseudoVLUXSEG7EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_M2_M1
|
|
0U, // PseudoVLUXSEG7EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_MF2_M1
|
|
0U, // PseudoVLUXSEG7EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG7EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG7EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_MF4_M1
|
|
0U, // PseudoVLUXSEG7EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG7EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG7EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG7EI16_V_MF4_MF8
|
|
0U, // PseudoVLUXSEG7EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_M1_M1
|
|
0U, // PseudoVLUXSEG7EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_M1_MF2
|
|
0U, // PseudoVLUXSEG7EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_M1_MF4
|
|
0U, // PseudoVLUXSEG7EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_M2_M1
|
|
0U, // PseudoVLUXSEG7EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_M2_MF2
|
|
0U, // PseudoVLUXSEG7EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_M4_M1
|
|
0U, // PseudoVLUXSEG7EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_MF2_M1
|
|
0U, // PseudoVLUXSEG7EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG7EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG7EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG7EI32_V_MF2_MF8
|
|
0U, // PseudoVLUXSEG7EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M1_M1
|
|
0U, // PseudoVLUXSEG7EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M1_MF2
|
|
0U, // PseudoVLUXSEG7EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M1_MF4
|
|
0U, // PseudoVLUXSEG7EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M1_MF8
|
|
0U, // PseudoVLUXSEG7EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M2_M1
|
|
0U, // PseudoVLUXSEG7EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M2_MF2
|
|
0U, // PseudoVLUXSEG7EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M2_MF4
|
|
0U, // PseudoVLUXSEG7EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M4_M1
|
|
0U, // PseudoVLUXSEG7EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M4_MF2
|
|
0U, // PseudoVLUXSEG7EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI64_V_M8_M1
|
|
0U, // PseudoVLUXSEG7EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_M1_M1
|
|
0U, // PseudoVLUXSEG7EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF2_M1
|
|
0U, // PseudoVLUXSEG7EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG7EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF4_M1
|
|
0U, // PseudoVLUXSEG7EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG7EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG7EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF8_M1
|
|
0U, // PseudoVLUXSEG7EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF8_MF2
|
|
0U, // PseudoVLUXSEG7EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF8_MF4
|
|
0U, // PseudoVLUXSEG7EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLUXSEG7EI8_V_MF8_MF8
|
|
0U, // PseudoVLUXSEG7EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_M1_M1
|
|
0U, // PseudoVLUXSEG8EI16_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_M1_MF2
|
|
0U, // PseudoVLUXSEG8EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_M2_M1
|
|
0U, // PseudoVLUXSEG8EI16_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_MF2_M1
|
|
0U, // PseudoVLUXSEG8EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG8EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG8EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_MF4_M1
|
|
0U, // PseudoVLUXSEG8EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG8EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG8EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG8EI16_V_MF4_MF8
|
|
0U, // PseudoVLUXSEG8EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_M1_M1
|
|
0U, // PseudoVLUXSEG8EI32_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_M1_MF2
|
|
0U, // PseudoVLUXSEG8EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_M1_MF4
|
|
0U, // PseudoVLUXSEG8EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_M2_M1
|
|
0U, // PseudoVLUXSEG8EI32_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_M2_MF2
|
|
0U, // PseudoVLUXSEG8EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_M4_M1
|
|
0U, // PseudoVLUXSEG8EI32_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_MF2_M1
|
|
0U, // PseudoVLUXSEG8EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG8EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_MF2_MF4
|
|
0U, // PseudoVLUXSEG8EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVLUXSEG8EI32_V_MF2_MF8
|
|
0U, // PseudoVLUXSEG8EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M1_M1
|
|
0U, // PseudoVLUXSEG8EI64_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M1_MF2
|
|
0U, // PseudoVLUXSEG8EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M1_MF4
|
|
0U, // PseudoVLUXSEG8EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M1_MF8
|
|
0U, // PseudoVLUXSEG8EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M2_M1
|
|
0U, // PseudoVLUXSEG8EI64_V_M2_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M2_MF2
|
|
0U, // PseudoVLUXSEG8EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M2_MF4
|
|
0U, // PseudoVLUXSEG8EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M4_M1
|
|
0U, // PseudoVLUXSEG8EI64_V_M4_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M4_MF2
|
|
0U, // PseudoVLUXSEG8EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI64_V_M8_M1
|
|
0U, // PseudoVLUXSEG8EI64_V_M8_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_M1_M1
|
|
0U, // PseudoVLUXSEG8EI8_V_M1_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF2_M1
|
|
0U, // PseudoVLUXSEG8EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF2_MF2
|
|
0U, // PseudoVLUXSEG8EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF4_M1
|
|
0U, // PseudoVLUXSEG8EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF4_MF2
|
|
0U, // PseudoVLUXSEG8EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF4_MF4
|
|
0U, // PseudoVLUXSEG8EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF8_M1
|
|
0U, // PseudoVLUXSEG8EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF8_MF2
|
|
0U, // PseudoVLUXSEG8EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF8_MF4
|
|
0U, // PseudoVLUXSEG8EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVLUXSEG8EI8_V_MF8_MF8
|
|
0U, // PseudoVLUXSEG8EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVMACC_VV_M1
|
|
0U, // PseudoVMACC_VV_M1_MASK
|
|
0U, // PseudoVMACC_VV_M2
|
|
0U, // PseudoVMACC_VV_M2_MASK
|
|
0U, // PseudoVMACC_VV_M4
|
|
0U, // PseudoVMACC_VV_M4_MASK
|
|
0U, // PseudoVMACC_VV_M8
|
|
0U, // PseudoVMACC_VV_M8_MASK
|
|
0U, // PseudoVMACC_VV_MF2
|
|
0U, // PseudoVMACC_VV_MF2_MASK
|
|
0U, // PseudoVMACC_VV_MF4
|
|
0U, // PseudoVMACC_VV_MF4_MASK
|
|
0U, // PseudoVMACC_VV_MF8
|
|
0U, // PseudoVMACC_VV_MF8_MASK
|
|
0U, // PseudoVMACC_VX_M1
|
|
0U, // PseudoVMACC_VX_M1_MASK
|
|
0U, // PseudoVMACC_VX_M2
|
|
0U, // PseudoVMACC_VX_M2_MASK
|
|
0U, // PseudoVMACC_VX_M4
|
|
0U, // PseudoVMACC_VX_M4_MASK
|
|
0U, // PseudoVMACC_VX_M8
|
|
0U, // PseudoVMACC_VX_M8_MASK
|
|
0U, // PseudoVMACC_VX_MF2
|
|
0U, // PseudoVMACC_VX_MF2_MASK
|
|
0U, // PseudoVMACC_VX_MF4
|
|
0U, // PseudoVMACC_VX_MF4_MASK
|
|
0U, // PseudoVMACC_VX_MF8
|
|
0U, // PseudoVMACC_VX_MF8_MASK
|
|
0U, // PseudoVMADC_VIM_M1
|
|
0U, // PseudoVMADC_VIM_M2
|
|
0U, // PseudoVMADC_VIM_M4
|
|
0U, // PseudoVMADC_VIM_M8
|
|
0U, // PseudoVMADC_VIM_MF2
|
|
0U, // PseudoVMADC_VIM_MF4
|
|
0U, // PseudoVMADC_VIM_MF8
|
|
0U, // PseudoVMADC_VI_M1
|
|
0U, // PseudoVMADC_VI_M2
|
|
0U, // PseudoVMADC_VI_M4
|
|
0U, // PseudoVMADC_VI_M8
|
|
0U, // PseudoVMADC_VI_MF2
|
|
0U, // PseudoVMADC_VI_MF4
|
|
0U, // PseudoVMADC_VI_MF8
|
|
0U, // PseudoVMADC_VVM_M1
|
|
0U, // PseudoVMADC_VVM_M2
|
|
0U, // PseudoVMADC_VVM_M4
|
|
0U, // PseudoVMADC_VVM_M8
|
|
0U, // PseudoVMADC_VVM_MF2
|
|
0U, // PseudoVMADC_VVM_MF4
|
|
0U, // PseudoVMADC_VVM_MF8
|
|
0U, // PseudoVMADC_VV_M1
|
|
0U, // PseudoVMADC_VV_M2
|
|
0U, // PseudoVMADC_VV_M4
|
|
0U, // PseudoVMADC_VV_M8
|
|
0U, // PseudoVMADC_VV_MF2
|
|
0U, // PseudoVMADC_VV_MF4
|
|
0U, // PseudoVMADC_VV_MF8
|
|
0U, // PseudoVMADC_VXM_M1
|
|
0U, // PseudoVMADC_VXM_M2
|
|
0U, // PseudoVMADC_VXM_M4
|
|
0U, // PseudoVMADC_VXM_M8
|
|
0U, // PseudoVMADC_VXM_MF2
|
|
0U, // PseudoVMADC_VXM_MF4
|
|
0U, // PseudoVMADC_VXM_MF8
|
|
0U, // PseudoVMADC_VX_M1
|
|
0U, // PseudoVMADC_VX_M2
|
|
0U, // PseudoVMADC_VX_M4
|
|
0U, // PseudoVMADC_VX_M8
|
|
0U, // PseudoVMADC_VX_MF2
|
|
0U, // PseudoVMADC_VX_MF4
|
|
0U, // PseudoVMADC_VX_MF8
|
|
0U, // PseudoVMADD_VV_M1
|
|
0U, // PseudoVMADD_VV_M1_MASK
|
|
0U, // PseudoVMADD_VV_M2
|
|
0U, // PseudoVMADD_VV_M2_MASK
|
|
0U, // PseudoVMADD_VV_M4
|
|
0U, // PseudoVMADD_VV_M4_MASK
|
|
0U, // PseudoVMADD_VV_M8
|
|
0U, // PseudoVMADD_VV_M8_MASK
|
|
0U, // PseudoVMADD_VV_MF2
|
|
0U, // PseudoVMADD_VV_MF2_MASK
|
|
0U, // PseudoVMADD_VV_MF4
|
|
0U, // PseudoVMADD_VV_MF4_MASK
|
|
0U, // PseudoVMADD_VV_MF8
|
|
0U, // PseudoVMADD_VV_MF8_MASK
|
|
0U, // PseudoVMADD_VX_M1
|
|
0U, // PseudoVMADD_VX_M1_MASK
|
|
0U, // PseudoVMADD_VX_M2
|
|
0U, // PseudoVMADD_VX_M2_MASK
|
|
0U, // PseudoVMADD_VX_M4
|
|
0U, // PseudoVMADD_VX_M4_MASK
|
|
0U, // PseudoVMADD_VX_M8
|
|
0U, // PseudoVMADD_VX_M8_MASK
|
|
0U, // PseudoVMADD_VX_MF2
|
|
0U, // PseudoVMADD_VX_MF2_MASK
|
|
0U, // PseudoVMADD_VX_MF4
|
|
0U, // PseudoVMADD_VX_MF4_MASK
|
|
0U, // PseudoVMADD_VX_MF8
|
|
0U, // PseudoVMADD_VX_MF8_MASK
|
|
0U, // PseudoVMANDN_MM_M1
|
|
0U, // PseudoVMANDN_MM_M2
|
|
0U, // PseudoVMANDN_MM_M4
|
|
0U, // PseudoVMANDN_MM_M8
|
|
0U, // PseudoVMANDN_MM_MF2
|
|
0U, // PseudoVMANDN_MM_MF4
|
|
0U, // PseudoVMANDN_MM_MF8
|
|
0U, // PseudoVMAND_MM_M1
|
|
0U, // PseudoVMAND_MM_M2
|
|
0U, // PseudoVMAND_MM_M4
|
|
0U, // PseudoVMAND_MM_M8
|
|
0U, // PseudoVMAND_MM_MF2
|
|
0U, // PseudoVMAND_MM_MF4
|
|
0U, // PseudoVMAND_MM_MF8
|
|
0U, // PseudoVMAXU_VV_M1
|
|
0U, // PseudoVMAXU_VV_M1_MASK
|
|
0U, // PseudoVMAXU_VV_M2
|
|
0U, // PseudoVMAXU_VV_M2_MASK
|
|
0U, // PseudoVMAXU_VV_M4
|
|
0U, // PseudoVMAXU_VV_M4_MASK
|
|
0U, // PseudoVMAXU_VV_M8
|
|
0U, // PseudoVMAXU_VV_M8_MASK
|
|
0U, // PseudoVMAXU_VV_MF2
|
|
0U, // PseudoVMAXU_VV_MF2_MASK
|
|
0U, // PseudoVMAXU_VV_MF4
|
|
0U, // PseudoVMAXU_VV_MF4_MASK
|
|
0U, // PseudoVMAXU_VV_MF8
|
|
0U, // PseudoVMAXU_VV_MF8_MASK
|
|
0U, // PseudoVMAXU_VX_M1
|
|
0U, // PseudoVMAXU_VX_M1_MASK
|
|
0U, // PseudoVMAXU_VX_M2
|
|
0U, // PseudoVMAXU_VX_M2_MASK
|
|
0U, // PseudoVMAXU_VX_M4
|
|
0U, // PseudoVMAXU_VX_M4_MASK
|
|
0U, // PseudoVMAXU_VX_M8
|
|
0U, // PseudoVMAXU_VX_M8_MASK
|
|
0U, // PseudoVMAXU_VX_MF2
|
|
0U, // PseudoVMAXU_VX_MF2_MASK
|
|
0U, // PseudoVMAXU_VX_MF4
|
|
0U, // PseudoVMAXU_VX_MF4_MASK
|
|
0U, // PseudoVMAXU_VX_MF8
|
|
0U, // PseudoVMAXU_VX_MF8_MASK
|
|
0U, // PseudoVMAX_VV_M1
|
|
0U, // PseudoVMAX_VV_M1_MASK
|
|
0U, // PseudoVMAX_VV_M2
|
|
0U, // PseudoVMAX_VV_M2_MASK
|
|
0U, // PseudoVMAX_VV_M4
|
|
0U, // PseudoVMAX_VV_M4_MASK
|
|
0U, // PseudoVMAX_VV_M8
|
|
0U, // PseudoVMAX_VV_M8_MASK
|
|
0U, // PseudoVMAX_VV_MF2
|
|
0U, // PseudoVMAX_VV_MF2_MASK
|
|
0U, // PseudoVMAX_VV_MF4
|
|
0U, // PseudoVMAX_VV_MF4_MASK
|
|
0U, // PseudoVMAX_VV_MF8
|
|
0U, // PseudoVMAX_VV_MF8_MASK
|
|
0U, // PseudoVMAX_VX_M1
|
|
0U, // PseudoVMAX_VX_M1_MASK
|
|
0U, // PseudoVMAX_VX_M2
|
|
0U, // PseudoVMAX_VX_M2_MASK
|
|
0U, // PseudoVMAX_VX_M4
|
|
0U, // PseudoVMAX_VX_M4_MASK
|
|
0U, // PseudoVMAX_VX_M8
|
|
0U, // PseudoVMAX_VX_M8_MASK
|
|
0U, // PseudoVMAX_VX_MF2
|
|
0U, // PseudoVMAX_VX_MF2_MASK
|
|
0U, // PseudoVMAX_VX_MF4
|
|
0U, // PseudoVMAX_VX_MF4_MASK
|
|
0U, // PseudoVMAX_VX_MF8
|
|
0U, // PseudoVMAX_VX_MF8_MASK
|
|
0U, // PseudoVMCLR_M_B1
|
|
0U, // PseudoVMCLR_M_B16
|
|
0U, // PseudoVMCLR_M_B2
|
|
0U, // PseudoVMCLR_M_B32
|
|
0U, // PseudoVMCLR_M_B4
|
|
0U, // PseudoVMCLR_M_B64
|
|
0U, // PseudoVMCLR_M_B8
|
|
0U, // PseudoVMERGE_VIM_M1
|
|
0U, // PseudoVMERGE_VIM_M2
|
|
0U, // PseudoVMERGE_VIM_M4
|
|
0U, // PseudoVMERGE_VIM_M8
|
|
0U, // PseudoVMERGE_VIM_MF2
|
|
0U, // PseudoVMERGE_VIM_MF4
|
|
0U, // PseudoVMERGE_VIM_MF8
|
|
0U, // PseudoVMERGE_VVM_M1
|
|
0U, // PseudoVMERGE_VVM_M2
|
|
0U, // PseudoVMERGE_VVM_M4
|
|
0U, // PseudoVMERGE_VVM_M8
|
|
0U, // PseudoVMERGE_VVM_MF2
|
|
0U, // PseudoVMERGE_VVM_MF4
|
|
0U, // PseudoVMERGE_VVM_MF8
|
|
0U, // PseudoVMERGE_VXM_M1
|
|
0U, // PseudoVMERGE_VXM_M2
|
|
0U, // PseudoVMERGE_VXM_M4
|
|
0U, // PseudoVMERGE_VXM_M8
|
|
0U, // PseudoVMERGE_VXM_MF2
|
|
0U, // PseudoVMERGE_VXM_MF4
|
|
0U, // PseudoVMERGE_VXM_MF8
|
|
0U, // PseudoVMFEQ_VFPR16_M1
|
|
0U, // PseudoVMFEQ_VFPR16_M1_MASK
|
|
0U, // PseudoVMFEQ_VFPR16_M2
|
|
0U, // PseudoVMFEQ_VFPR16_M2_MASK
|
|
0U, // PseudoVMFEQ_VFPR16_M4
|
|
0U, // PseudoVMFEQ_VFPR16_M4_MASK
|
|
0U, // PseudoVMFEQ_VFPR16_M8
|
|
0U, // PseudoVMFEQ_VFPR16_M8_MASK
|
|
0U, // PseudoVMFEQ_VFPR16_MF2
|
|
0U, // PseudoVMFEQ_VFPR16_MF2_MASK
|
|
0U, // PseudoVMFEQ_VFPR16_MF4
|
|
0U, // PseudoVMFEQ_VFPR16_MF4_MASK
|
|
0U, // PseudoVMFEQ_VFPR32_M1
|
|
0U, // PseudoVMFEQ_VFPR32_M1_MASK
|
|
0U, // PseudoVMFEQ_VFPR32_M2
|
|
0U, // PseudoVMFEQ_VFPR32_M2_MASK
|
|
0U, // PseudoVMFEQ_VFPR32_M4
|
|
0U, // PseudoVMFEQ_VFPR32_M4_MASK
|
|
0U, // PseudoVMFEQ_VFPR32_M8
|
|
0U, // PseudoVMFEQ_VFPR32_M8_MASK
|
|
0U, // PseudoVMFEQ_VFPR32_MF2
|
|
0U, // PseudoVMFEQ_VFPR32_MF2_MASK
|
|
0U, // PseudoVMFEQ_VFPR64_M1
|
|
0U, // PseudoVMFEQ_VFPR64_M1_MASK
|
|
0U, // PseudoVMFEQ_VFPR64_M2
|
|
0U, // PseudoVMFEQ_VFPR64_M2_MASK
|
|
0U, // PseudoVMFEQ_VFPR64_M4
|
|
0U, // PseudoVMFEQ_VFPR64_M4_MASK
|
|
0U, // PseudoVMFEQ_VFPR64_M8
|
|
0U, // PseudoVMFEQ_VFPR64_M8_MASK
|
|
0U, // PseudoVMFEQ_VV_M1
|
|
0U, // PseudoVMFEQ_VV_M1_MASK
|
|
0U, // PseudoVMFEQ_VV_M2
|
|
0U, // PseudoVMFEQ_VV_M2_MASK
|
|
0U, // PseudoVMFEQ_VV_M4
|
|
0U, // PseudoVMFEQ_VV_M4_MASK
|
|
0U, // PseudoVMFEQ_VV_M8
|
|
0U, // PseudoVMFEQ_VV_M8_MASK
|
|
0U, // PseudoVMFEQ_VV_MF2
|
|
0U, // PseudoVMFEQ_VV_MF2_MASK
|
|
0U, // PseudoVMFEQ_VV_MF4
|
|
0U, // PseudoVMFEQ_VV_MF4_MASK
|
|
0U, // PseudoVMFGE_VFPR16_M1
|
|
0U, // PseudoVMFGE_VFPR16_M1_MASK
|
|
0U, // PseudoVMFGE_VFPR16_M2
|
|
0U, // PseudoVMFGE_VFPR16_M2_MASK
|
|
0U, // PseudoVMFGE_VFPR16_M4
|
|
0U, // PseudoVMFGE_VFPR16_M4_MASK
|
|
0U, // PseudoVMFGE_VFPR16_M8
|
|
0U, // PseudoVMFGE_VFPR16_M8_MASK
|
|
0U, // PseudoVMFGE_VFPR16_MF2
|
|
0U, // PseudoVMFGE_VFPR16_MF2_MASK
|
|
0U, // PseudoVMFGE_VFPR16_MF4
|
|
0U, // PseudoVMFGE_VFPR16_MF4_MASK
|
|
0U, // PseudoVMFGE_VFPR32_M1
|
|
0U, // PseudoVMFGE_VFPR32_M1_MASK
|
|
0U, // PseudoVMFGE_VFPR32_M2
|
|
0U, // PseudoVMFGE_VFPR32_M2_MASK
|
|
0U, // PseudoVMFGE_VFPR32_M4
|
|
0U, // PseudoVMFGE_VFPR32_M4_MASK
|
|
0U, // PseudoVMFGE_VFPR32_M8
|
|
0U, // PseudoVMFGE_VFPR32_M8_MASK
|
|
0U, // PseudoVMFGE_VFPR32_MF2
|
|
0U, // PseudoVMFGE_VFPR32_MF2_MASK
|
|
0U, // PseudoVMFGE_VFPR64_M1
|
|
0U, // PseudoVMFGE_VFPR64_M1_MASK
|
|
0U, // PseudoVMFGE_VFPR64_M2
|
|
0U, // PseudoVMFGE_VFPR64_M2_MASK
|
|
0U, // PseudoVMFGE_VFPR64_M4
|
|
0U, // PseudoVMFGE_VFPR64_M4_MASK
|
|
0U, // PseudoVMFGE_VFPR64_M8
|
|
0U, // PseudoVMFGE_VFPR64_M8_MASK
|
|
0U, // PseudoVMFGT_VFPR16_M1
|
|
0U, // PseudoVMFGT_VFPR16_M1_MASK
|
|
0U, // PseudoVMFGT_VFPR16_M2
|
|
0U, // PseudoVMFGT_VFPR16_M2_MASK
|
|
0U, // PseudoVMFGT_VFPR16_M4
|
|
0U, // PseudoVMFGT_VFPR16_M4_MASK
|
|
0U, // PseudoVMFGT_VFPR16_M8
|
|
0U, // PseudoVMFGT_VFPR16_M8_MASK
|
|
0U, // PseudoVMFGT_VFPR16_MF2
|
|
0U, // PseudoVMFGT_VFPR16_MF2_MASK
|
|
0U, // PseudoVMFGT_VFPR16_MF4
|
|
0U, // PseudoVMFGT_VFPR16_MF4_MASK
|
|
0U, // PseudoVMFGT_VFPR32_M1
|
|
0U, // PseudoVMFGT_VFPR32_M1_MASK
|
|
0U, // PseudoVMFGT_VFPR32_M2
|
|
0U, // PseudoVMFGT_VFPR32_M2_MASK
|
|
0U, // PseudoVMFGT_VFPR32_M4
|
|
0U, // PseudoVMFGT_VFPR32_M4_MASK
|
|
0U, // PseudoVMFGT_VFPR32_M8
|
|
0U, // PseudoVMFGT_VFPR32_M8_MASK
|
|
0U, // PseudoVMFGT_VFPR32_MF2
|
|
0U, // PseudoVMFGT_VFPR32_MF2_MASK
|
|
0U, // PseudoVMFGT_VFPR64_M1
|
|
0U, // PseudoVMFGT_VFPR64_M1_MASK
|
|
0U, // PseudoVMFGT_VFPR64_M2
|
|
0U, // PseudoVMFGT_VFPR64_M2_MASK
|
|
0U, // PseudoVMFGT_VFPR64_M4
|
|
0U, // PseudoVMFGT_VFPR64_M4_MASK
|
|
0U, // PseudoVMFGT_VFPR64_M8
|
|
0U, // PseudoVMFGT_VFPR64_M8_MASK
|
|
0U, // PseudoVMFLE_VFPR16_M1
|
|
0U, // PseudoVMFLE_VFPR16_M1_MASK
|
|
0U, // PseudoVMFLE_VFPR16_M2
|
|
0U, // PseudoVMFLE_VFPR16_M2_MASK
|
|
0U, // PseudoVMFLE_VFPR16_M4
|
|
0U, // PseudoVMFLE_VFPR16_M4_MASK
|
|
0U, // PseudoVMFLE_VFPR16_M8
|
|
0U, // PseudoVMFLE_VFPR16_M8_MASK
|
|
0U, // PseudoVMFLE_VFPR16_MF2
|
|
0U, // PseudoVMFLE_VFPR16_MF2_MASK
|
|
0U, // PseudoVMFLE_VFPR16_MF4
|
|
0U, // PseudoVMFLE_VFPR16_MF4_MASK
|
|
0U, // PseudoVMFLE_VFPR32_M1
|
|
0U, // PseudoVMFLE_VFPR32_M1_MASK
|
|
0U, // PseudoVMFLE_VFPR32_M2
|
|
0U, // PseudoVMFLE_VFPR32_M2_MASK
|
|
0U, // PseudoVMFLE_VFPR32_M4
|
|
0U, // PseudoVMFLE_VFPR32_M4_MASK
|
|
0U, // PseudoVMFLE_VFPR32_M8
|
|
0U, // PseudoVMFLE_VFPR32_M8_MASK
|
|
0U, // PseudoVMFLE_VFPR32_MF2
|
|
0U, // PseudoVMFLE_VFPR32_MF2_MASK
|
|
0U, // PseudoVMFLE_VFPR64_M1
|
|
0U, // PseudoVMFLE_VFPR64_M1_MASK
|
|
0U, // PseudoVMFLE_VFPR64_M2
|
|
0U, // PseudoVMFLE_VFPR64_M2_MASK
|
|
0U, // PseudoVMFLE_VFPR64_M4
|
|
0U, // PseudoVMFLE_VFPR64_M4_MASK
|
|
0U, // PseudoVMFLE_VFPR64_M8
|
|
0U, // PseudoVMFLE_VFPR64_M8_MASK
|
|
0U, // PseudoVMFLE_VV_M1
|
|
0U, // PseudoVMFLE_VV_M1_MASK
|
|
0U, // PseudoVMFLE_VV_M2
|
|
0U, // PseudoVMFLE_VV_M2_MASK
|
|
0U, // PseudoVMFLE_VV_M4
|
|
0U, // PseudoVMFLE_VV_M4_MASK
|
|
0U, // PseudoVMFLE_VV_M8
|
|
0U, // PseudoVMFLE_VV_M8_MASK
|
|
0U, // PseudoVMFLE_VV_MF2
|
|
0U, // PseudoVMFLE_VV_MF2_MASK
|
|
0U, // PseudoVMFLE_VV_MF4
|
|
0U, // PseudoVMFLE_VV_MF4_MASK
|
|
0U, // PseudoVMFLT_VFPR16_M1
|
|
0U, // PseudoVMFLT_VFPR16_M1_MASK
|
|
0U, // PseudoVMFLT_VFPR16_M2
|
|
0U, // PseudoVMFLT_VFPR16_M2_MASK
|
|
0U, // PseudoVMFLT_VFPR16_M4
|
|
0U, // PseudoVMFLT_VFPR16_M4_MASK
|
|
0U, // PseudoVMFLT_VFPR16_M8
|
|
0U, // PseudoVMFLT_VFPR16_M8_MASK
|
|
0U, // PseudoVMFLT_VFPR16_MF2
|
|
0U, // PseudoVMFLT_VFPR16_MF2_MASK
|
|
0U, // PseudoVMFLT_VFPR16_MF4
|
|
0U, // PseudoVMFLT_VFPR16_MF4_MASK
|
|
0U, // PseudoVMFLT_VFPR32_M1
|
|
0U, // PseudoVMFLT_VFPR32_M1_MASK
|
|
0U, // PseudoVMFLT_VFPR32_M2
|
|
0U, // PseudoVMFLT_VFPR32_M2_MASK
|
|
0U, // PseudoVMFLT_VFPR32_M4
|
|
0U, // PseudoVMFLT_VFPR32_M4_MASK
|
|
0U, // PseudoVMFLT_VFPR32_M8
|
|
0U, // PseudoVMFLT_VFPR32_M8_MASK
|
|
0U, // PseudoVMFLT_VFPR32_MF2
|
|
0U, // PseudoVMFLT_VFPR32_MF2_MASK
|
|
0U, // PseudoVMFLT_VFPR64_M1
|
|
0U, // PseudoVMFLT_VFPR64_M1_MASK
|
|
0U, // PseudoVMFLT_VFPR64_M2
|
|
0U, // PseudoVMFLT_VFPR64_M2_MASK
|
|
0U, // PseudoVMFLT_VFPR64_M4
|
|
0U, // PseudoVMFLT_VFPR64_M4_MASK
|
|
0U, // PseudoVMFLT_VFPR64_M8
|
|
0U, // PseudoVMFLT_VFPR64_M8_MASK
|
|
0U, // PseudoVMFLT_VV_M1
|
|
0U, // PseudoVMFLT_VV_M1_MASK
|
|
0U, // PseudoVMFLT_VV_M2
|
|
0U, // PseudoVMFLT_VV_M2_MASK
|
|
0U, // PseudoVMFLT_VV_M4
|
|
0U, // PseudoVMFLT_VV_M4_MASK
|
|
0U, // PseudoVMFLT_VV_M8
|
|
0U, // PseudoVMFLT_VV_M8_MASK
|
|
0U, // PseudoVMFLT_VV_MF2
|
|
0U, // PseudoVMFLT_VV_MF2_MASK
|
|
0U, // PseudoVMFLT_VV_MF4
|
|
0U, // PseudoVMFLT_VV_MF4_MASK
|
|
0U, // PseudoVMFNE_VFPR16_M1
|
|
0U, // PseudoVMFNE_VFPR16_M1_MASK
|
|
0U, // PseudoVMFNE_VFPR16_M2
|
|
0U, // PseudoVMFNE_VFPR16_M2_MASK
|
|
0U, // PseudoVMFNE_VFPR16_M4
|
|
0U, // PseudoVMFNE_VFPR16_M4_MASK
|
|
0U, // PseudoVMFNE_VFPR16_M8
|
|
0U, // PseudoVMFNE_VFPR16_M8_MASK
|
|
0U, // PseudoVMFNE_VFPR16_MF2
|
|
0U, // PseudoVMFNE_VFPR16_MF2_MASK
|
|
0U, // PseudoVMFNE_VFPR16_MF4
|
|
0U, // PseudoVMFNE_VFPR16_MF4_MASK
|
|
0U, // PseudoVMFNE_VFPR32_M1
|
|
0U, // PseudoVMFNE_VFPR32_M1_MASK
|
|
0U, // PseudoVMFNE_VFPR32_M2
|
|
0U, // PseudoVMFNE_VFPR32_M2_MASK
|
|
0U, // PseudoVMFNE_VFPR32_M4
|
|
0U, // PseudoVMFNE_VFPR32_M4_MASK
|
|
0U, // PseudoVMFNE_VFPR32_M8
|
|
0U, // PseudoVMFNE_VFPR32_M8_MASK
|
|
0U, // PseudoVMFNE_VFPR32_MF2
|
|
0U, // PseudoVMFNE_VFPR32_MF2_MASK
|
|
0U, // PseudoVMFNE_VFPR64_M1
|
|
0U, // PseudoVMFNE_VFPR64_M1_MASK
|
|
0U, // PseudoVMFNE_VFPR64_M2
|
|
0U, // PseudoVMFNE_VFPR64_M2_MASK
|
|
0U, // PseudoVMFNE_VFPR64_M4
|
|
0U, // PseudoVMFNE_VFPR64_M4_MASK
|
|
0U, // PseudoVMFNE_VFPR64_M8
|
|
0U, // PseudoVMFNE_VFPR64_M8_MASK
|
|
0U, // PseudoVMFNE_VV_M1
|
|
0U, // PseudoVMFNE_VV_M1_MASK
|
|
0U, // PseudoVMFNE_VV_M2
|
|
0U, // PseudoVMFNE_VV_M2_MASK
|
|
0U, // PseudoVMFNE_VV_M4
|
|
0U, // PseudoVMFNE_VV_M4_MASK
|
|
0U, // PseudoVMFNE_VV_M8
|
|
0U, // PseudoVMFNE_VV_M8_MASK
|
|
0U, // PseudoVMFNE_VV_MF2
|
|
0U, // PseudoVMFNE_VV_MF2_MASK
|
|
0U, // PseudoVMFNE_VV_MF4
|
|
0U, // PseudoVMFNE_VV_MF4_MASK
|
|
0U, // PseudoVMINU_VV_M1
|
|
0U, // PseudoVMINU_VV_M1_MASK
|
|
0U, // PseudoVMINU_VV_M2
|
|
0U, // PseudoVMINU_VV_M2_MASK
|
|
0U, // PseudoVMINU_VV_M4
|
|
0U, // PseudoVMINU_VV_M4_MASK
|
|
0U, // PseudoVMINU_VV_M8
|
|
0U, // PseudoVMINU_VV_M8_MASK
|
|
0U, // PseudoVMINU_VV_MF2
|
|
0U, // PseudoVMINU_VV_MF2_MASK
|
|
0U, // PseudoVMINU_VV_MF4
|
|
0U, // PseudoVMINU_VV_MF4_MASK
|
|
0U, // PseudoVMINU_VV_MF8
|
|
0U, // PseudoVMINU_VV_MF8_MASK
|
|
0U, // PseudoVMINU_VX_M1
|
|
0U, // PseudoVMINU_VX_M1_MASK
|
|
0U, // PseudoVMINU_VX_M2
|
|
0U, // PseudoVMINU_VX_M2_MASK
|
|
0U, // PseudoVMINU_VX_M4
|
|
0U, // PseudoVMINU_VX_M4_MASK
|
|
0U, // PseudoVMINU_VX_M8
|
|
0U, // PseudoVMINU_VX_M8_MASK
|
|
0U, // PseudoVMINU_VX_MF2
|
|
0U, // PseudoVMINU_VX_MF2_MASK
|
|
0U, // PseudoVMINU_VX_MF4
|
|
0U, // PseudoVMINU_VX_MF4_MASK
|
|
0U, // PseudoVMINU_VX_MF8
|
|
0U, // PseudoVMINU_VX_MF8_MASK
|
|
0U, // PseudoVMIN_VV_M1
|
|
0U, // PseudoVMIN_VV_M1_MASK
|
|
0U, // PseudoVMIN_VV_M2
|
|
0U, // PseudoVMIN_VV_M2_MASK
|
|
0U, // PseudoVMIN_VV_M4
|
|
0U, // PseudoVMIN_VV_M4_MASK
|
|
0U, // PseudoVMIN_VV_M8
|
|
0U, // PseudoVMIN_VV_M8_MASK
|
|
0U, // PseudoVMIN_VV_MF2
|
|
0U, // PseudoVMIN_VV_MF2_MASK
|
|
0U, // PseudoVMIN_VV_MF4
|
|
0U, // PseudoVMIN_VV_MF4_MASK
|
|
0U, // PseudoVMIN_VV_MF8
|
|
0U, // PseudoVMIN_VV_MF8_MASK
|
|
0U, // PseudoVMIN_VX_M1
|
|
0U, // PseudoVMIN_VX_M1_MASK
|
|
0U, // PseudoVMIN_VX_M2
|
|
0U, // PseudoVMIN_VX_M2_MASK
|
|
0U, // PseudoVMIN_VX_M4
|
|
0U, // PseudoVMIN_VX_M4_MASK
|
|
0U, // PseudoVMIN_VX_M8
|
|
0U, // PseudoVMIN_VX_M8_MASK
|
|
0U, // PseudoVMIN_VX_MF2
|
|
0U, // PseudoVMIN_VX_MF2_MASK
|
|
0U, // PseudoVMIN_VX_MF4
|
|
0U, // PseudoVMIN_VX_MF4_MASK
|
|
0U, // PseudoVMIN_VX_MF8
|
|
0U, // PseudoVMIN_VX_MF8_MASK
|
|
0U, // PseudoVMNAND_MM_M1
|
|
0U, // PseudoVMNAND_MM_M2
|
|
0U, // PseudoVMNAND_MM_M4
|
|
0U, // PseudoVMNAND_MM_M8
|
|
0U, // PseudoVMNAND_MM_MF2
|
|
0U, // PseudoVMNAND_MM_MF4
|
|
0U, // PseudoVMNAND_MM_MF8
|
|
0U, // PseudoVMNOR_MM_M1
|
|
0U, // PseudoVMNOR_MM_M2
|
|
0U, // PseudoVMNOR_MM_M4
|
|
0U, // PseudoVMNOR_MM_M8
|
|
0U, // PseudoVMNOR_MM_MF2
|
|
0U, // PseudoVMNOR_MM_MF4
|
|
0U, // PseudoVMNOR_MM_MF8
|
|
0U, // PseudoVMORN_MM_M1
|
|
0U, // PseudoVMORN_MM_M2
|
|
0U, // PseudoVMORN_MM_M4
|
|
0U, // PseudoVMORN_MM_M8
|
|
0U, // PseudoVMORN_MM_MF2
|
|
0U, // PseudoVMORN_MM_MF4
|
|
0U, // PseudoVMORN_MM_MF8
|
|
0U, // PseudoVMOR_MM_M1
|
|
0U, // PseudoVMOR_MM_M2
|
|
0U, // PseudoVMOR_MM_M4
|
|
0U, // PseudoVMOR_MM_M8
|
|
0U, // PseudoVMOR_MM_MF2
|
|
0U, // PseudoVMOR_MM_MF4
|
|
0U, // PseudoVMOR_MM_MF8
|
|
0U, // PseudoVMSBC_VVM_M1
|
|
0U, // PseudoVMSBC_VVM_M2
|
|
0U, // PseudoVMSBC_VVM_M4
|
|
0U, // PseudoVMSBC_VVM_M8
|
|
0U, // PseudoVMSBC_VVM_MF2
|
|
0U, // PseudoVMSBC_VVM_MF4
|
|
0U, // PseudoVMSBC_VVM_MF8
|
|
0U, // PseudoVMSBC_VV_M1
|
|
0U, // PseudoVMSBC_VV_M2
|
|
0U, // PseudoVMSBC_VV_M4
|
|
0U, // PseudoVMSBC_VV_M8
|
|
0U, // PseudoVMSBC_VV_MF2
|
|
0U, // PseudoVMSBC_VV_MF4
|
|
0U, // PseudoVMSBC_VV_MF8
|
|
0U, // PseudoVMSBC_VXM_M1
|
|
0U, // PseudoVMSBC_VXM_M2
|
|
0U, // PseudoVMSBC_VXM_M4
|
|
0U, // PseudoVMSBC_VXM_M8
|
|
0U, // PseudoVMSBC_VXM_MF2
|
|
0U, // PseudoVMSBC_VXM_MF4
|
|
0U, // PseudoVMSBC_VXM_MF8
|
|
0U, // PseudoVMSBC_VX_M1
|
|
0U, // PseudoVMSBC_VX_M2
|
|
0U, // PseudoVMSBC_VX_M4
|
|
0U, // PseudoVMSBC_VX_M8
|
|
0U, // PseudoVMSBC_VX_MF2
|
|
0U, // PseudoVMSBC_VX_MF4
|
|
0U, // PseudoVMSBC_VX_MF8
|
|
0U, // PseudoVMSBF_M_B1
|
|
0U, // PseudoVMSBF_M_B16
|
|
0U, // PseudoVMSBF_M_B16_MASK
|
|
0U, // PseudoVMSBF_M_B1_MASK
|
|
0U, // PseudoVMSBF_M_B2
|
|
0U, // PseudoVMSBF_M_B2_MASK
|
|
0U, // PseudoVMSBF_M_B32
|
|
0U, // PseudoVMSBF_M_B32_MASK
|
|
0U, // PseudoVMSBF_M_B4
|
|
0U, // PseudoVMSBF_M_B4_MASK
|
|
0U, // PseudoVMSBF_M_B64
|
|
0U, // PseudoVMSBF_M_B64_MASK
|
|
0U, // PseudoVMSBF_M_B8
|
|
0U, // PseudoVMSBF_M_B8_MASK
|
|
0U, // PseudoVMSEQ_VI_M1
|
|
0U, // PseudoVMSEQ_VI_M1_MASK
|
|
0U, // PseudoVMSEQ_VI_M2
|
|
0U, // PseudoVMSEQ_VI_M2_MASK
|
|
0U, // PseudoVMSEQ_VI_M4
|
|
0U, // PseudoVMSEQ_VI_M4_MASK
|
|
0U, // PseudoVMSEQ_VI_M8
|
|
0U, // PseudoVMSEQ_VI_M8_MASK
|
|
0U, // PseudoVMSEQ_VI_MF2
|
|
0U, // PseudoVMSEQ_VI_MF2_MASK
|
|
0U, // PseudoVMSEQ_VI_MF4
|
|
0U, // PseudoVMSEQ_VI_MF4_MASK
|
|
0U, // PseudoVMSEQ_VI_MF8
|
|
0U, // PseudoVMSEQ_VI_MF8_MASK
|
|
0U, // PseudoVMSEQ_VV_M1
|
|
0U, // PseudoVMSEQ_VV_M1_MASK
|
|
0U, // PseudoVMSEQ_VV_M2
|
|
0U, // PseudoVMSEQ_VV_M2_MASK
|
|
0U, // PseudoVMSEQ_VV_M4
|
|
0U, // PseudoVMSEQ_VV_M4_MASK
|
|
0U, // PseudoVMSEQ_VV_M8
|
|
0U, // PseudoVMSEQ_VV_M8_MASK
|
|
0U, // PseudoVMSEQ_VV_MF2
|
|
0U, // PseudoVMSEQ_VV_MF2_MASK
|
|
0U, // PseudoVMSEQ_VV_MF4
|
|
0U, // PseudoVMSEQ_VV_MF4_MASK
|
|
0U, // PseudoVMSEQ_VV_MF8
|
|
0U, // PseudoVMSEQ_VV_MF8_MASK
|
|
0U, // PseudoVMSEQ_VX_M1
|
|
0U, // PseudoVMSEQ_VX_M1_MASK
|
|
0U, // PseudoVMSEQ_VX_M2
|
|
0U, // PseudoVMSEQ_VX_M2_MASK
|
|
0U, // PseudoVMSEQ_VX_M4
|
|
0U, // PseudoVMSEQ_VX_M4_MASK
|
|
0U, // PseudoVMSEQ_VX_M8
|
|
0U, // PseudoVMSEQ_VX_M8_MASK
|
|
0U, // PseudoVMSEQ_VX_MF2
|
|
0U, // PseudoVMSEQ_VX_MF2_MASK
|
|
0U, // PseudoVMSEQ_VX_MF4
|
|
0U, // PseudoVMSEQ_VX_MF4_MASK
|
|
0U, // PseudoVMSEQ_VX_MF8
|
|
0U, // PseudoVMSEQ_VX_MF8_MASK
|
|
0U, // PseudoVMSET_M_B1
|
|
0U, // PseudoVMSET_M_B16
|
|
0U, // PseudoVMSET_M_B2
|
|
0U, // PseudoVMSET_M_B32
|
|
0U, // PseudoVMSET_M_B4
|
|
0U, // PseudoVMSET_M_B64
|
|
0U, // PseudoVMSET_M_B8
|
|
1U, // PseudoVMSGEU_VI
|
|
0U, // PseudoVMSGEU_VX
|
|
1U, // PseudoVMSGEU_VX_M
|
|
5U, // PseudoVMSGEU_VX_M_T
|
|
1U, // PseudoVMSGE_VI
|
|
0U, // PseudoVMSGE_VX
|
|
1U, // PseudoVMSGE_VX_M
|
|
5U, // PseudoVMSGE_VX_M_T
|
|
0U, // PseudoVMSGTU_VI_M1
|
|
0U, // PseudoVMSGTU_VI_M1_MASK
|
|
0U, // PseudoVMSGTU_VI_M2
|
|
0U, // PseudoVMSGTU_VI_M2_MASK
|
|
0U, // PseudoVMSGTU_VI_M4
|
|
0U, // PseudoVMSGTU_VI_M4_MASK
|
|
0U, // PseudoVMSGTU_VI_M8
|
|
0U, // PseudoVMSGTU_VI_M8_MASK
|
|
0U, // PseudoVMSGTU_VI_MF2
|
|
0U, // PseudoVMSGTU_VI_MF2_MASK
|
|
0U, // PseudoVMSGTU_VI_MF4
|
|
0U, // PseudoVMSGTU_VI_MF4_MASK
|
|
0U, // PseudoVMSGTU_VI_MF8
|
|
0U, // PseudoVMSGTU_VI_MF8_MASK
|
|
0U, // PseudoVMSGTU_VX_M1
|
|
0U, // PseudoVMSGTU_VX_M1_MASK
|
|
0U, // PseudoVMSGTU_VX_M2
|
|
0U, // PseudoVMSGTU_VX_M2_MASK
|
|
0U, // PseudoVMSGTU_VX_M4
|
|
0U, // PseudoVMSGTU_VX_M4_MASK
|
|
0U, // PseudoVMSGTU_VX_M8
|
|
0U, // PseudoVMSGTU_VX_M8_MASK
|
|
0U, // PseudoVMSGTU_VX_MF2
|
|
0U, // PseudoVMSGTU_VX_MF2_MASK
|
|
0U, // PseudoVMSGTU_VX_MF4
|
|
0U, // PseudoVMSGTU_VX_MF4_MASK
|
|
0U, // PseudoVMSGTU_VX_MF8
|
|
0U, // PseudoVMSGTU_VX_MF8_MASK
|
|
0U, // PseudoVMSGT_VI_M1
|
|
0U, // PseudoVMSGT_VI_M1_MASK
|
|
0U, // PseudoVMSGT_VI_M2
|
|
0U, // PseudoVMSGT_VI_M2_MASK
|
|
0U, // PseudoVMSGT_VI_M4
|
|
0U, // PseudoVMSGT_VI_M4_MASK
|
|
0U, // PseudoVMSGT_VI_M8
|
|
0U, // PseudoVMSGT_VI_M8_MASK
|
|
0U, // PseudoVMSGT_VI_MF2
|
|
0U, // PseudoVMSGT_VI_MF2_MASK
|
|
0U, // PseudoVMSGT_VI_MF4
|
|
0U, // PseudoVMSGT_VI_MF4_MASK
|
|
0U, // PseudoVMSGT_VI_MF8
|
|
0U, // PseudoVMSGT_VI_MF8_MASK
|
|
0U, // PseudoVMSGT_VX_M1
|
|
0U, // PseudoVMSGT_VX_M1_MASK
|
|
0U, // PseudoVMSGT_VX_M2
|
|
0U, // PseudoVMSGT_VX_M2_MASK
|
|
0U, // PseudoVMSGT_VX_M4
|
|
0U, // PseudoVMSGT_VX_M4_MASK
|
|
0U, // PseudoVMSGT_VX_M8
|
|
0U, // PseudoVMSGT_VX_M8_MASK
|
|
0U, // PseudoVMSGT_VX_MF2
|
|
0U, // PseudoVMSGT_VX_MF2_MASK
|
|
0U, // PseudoVMSGT_VX_MF4
|
|
0U, // PseudoVMSGT_VX_MF4_MASK
|
|
0U, // PseudoVMSGT_VX_MF8
|
|
0U, // PseudoVMSGT_VX_MF8_MASK
|
|
0U, // PseudoVMSIF_M_B1
|
|
0U, // PseudoVMSIF_M_B16
|
|
0U, // PseudoVMSIF_M_B16_MASK
|
|
0U, // PseudoVMSIF_M_B1_MASK
|
|
0U, // PseudoVMSIF_M_B2
|
|
0U, // PseudoVMSIF_M_B2_MASK
|
|
0U, // PseudoVMSIF_M_B32
|
|
0U, // PseudoVMSIF_M_B32_MASK
|
|
0U, // PseudoVMSIF_M_B4
|
|
0U, // PseudoVMSIF_M_B4_MASK
|
|
0U, // PseudoVMSIF_M_B64
|
|
0U, // PseudoVMSIF_M_B64_MASK
|
|
0U, // PseudoVMSIF_M_B8
|
|
0U, // PseudoVMSIF_M_B8_MASK
|
|
0U, // PseudoVMSLEU_VI_M1
|
|
0U, // PseudoVMSLEU_VI_M1_MASK
|
|
0U, // PseudoVMSLEU_VI_M2
|
|
0U, // PseudoVMSLEU_VI_M2_MASK
|
|
0U, // PseudoVMSLEU_VI_M4
|
|
0U, // PseudoVMSLEU_VI_M4_MASK
|
|
0U, // PseudoVMSLEU_VI_M8
|
|
0U, // PseudoVMSLEU_VI_M8_MASK
|
|
0U, // PseudoVMSLEU_VI_MF2
|
|
0U, // PseudoVMSLEU_VI_MF2_MASK
|
|
0U, // PseudoVMSLEU_VI_MF4
|
|
0U, // PseudoVMSLEU_VI_MF4_MASK
|
|
0U, // PseudoVMSLEU_VI_MF8
|
|
0U, // PseudoVMSLEU_VI_MF8_MASK
|
|
0U, // PseudoVMSLEU_VV_M1
|
|
0U, // PseudoVMSLEU_VV_M1_MASK
|
|
0U, // PseudoVMSLEU_VV_M2
|
|
0U, // PseudoVMSLEU_VV_M2_MASK
|
|
0U, // PseudoVMSLEU_VV_M4
|
|
0U, // PseudoVMSLEU_VV_M4_MASK
|
|
0U, // PseudoVMSLEU_VV_M8
|
|
0U, // PseudoVMSLEU_VV_M8_MASK
|
|
0U, // PseudoVMSLEU_VV_MF2
|
|
0U, // PseudoVMSLEU_VV_MF2_MASK
|
|
0U, // PseudoVMSLEU_VV_MF4
|
|
0U, // PseudoVMSLEU_VV_MF4_MASK
|
|
0U, // PseudoVMSLEU_VV_MF8
|
|
0U, // PseudoVMSLEU_VV_MF8_MASK
|
|
0U, // PseudoVMSLEU_VX_M1
|
|
0U, // PseudoVMSLEU_VX_M1_MASK
|
|
0U, // PseudoVMSLEU_VX_M2
|
|
0U, // PseudoVMSLEU_VX_M2_MASK
|
|
0U, // PseudoVMSLEU_VX_M4
|
|
0U, // PseudoVMSLEU_VX_M4_MASK
|
|
0U, // PseudoVMSLEU_VX_M8
|
|
0U, // PseudoVMSLEU_VX_M8_MASK
|
|
0U, // PseudoVMSLEU_VX_MF2
|
|
0U, // PseudoVMSLEU_VX_MF2_MASK
|
|
0U, // PseudoVMSLEU_VX_MF4
|
|
0U, // PseudoVMSLEU_VX_MF4_MASK
|
|
0U, // PseudoVMSLEU_VX_MF8
|
|
0U, // PseudoVMSLEU_VX_MF8_MASK
|
|
0U, // PseudoVMSLE_VI_M1
|
|
0U, // PseudoVMSLE_VI_M1_MASK
|
|
0U, // PseudoVMSLE_VI_M2
|
|
0U, // PseudoVMSLE_VI_M2_MASK
|
|
0U, // PseudoVMSLE_VI_M4
|
|
0U, // PseudoVMSLE_VI_M4_MASK
|
|
0U, // PseudoVMSLE_VI_M8
|
|
0U, // PseudoVMSLE_VI_M8_MASK
|
|
0U, // PseudoVMSLE_VI_MF2
|
|
0U, // PseudoVMSLE_VI_MF2_MASK
|
|
0U, // PseudoVMSLE_VI_MF4
|
|
0U, // PseudoVMSLE_VI_MF4_MASK
|
|
0U, // PseudoVMSLE_VI_MF8
|
|
0U, // PseudoVMSLE_VI_MF8_MASK
|
|
0U, // PseudoVMSLE_VV_M1
|
|
0U, // PseudoVMSLE_VV_M1_MASK
|
|
0U, // PseudoVMSLE_VV_M2
|
|
0U, // PseudoVMSLE_VV_M2_MASK
|
|
0U, // PseudoVMSLE_VV_M4
|
|
0U, // PseudoVMSLE_VV_M4_MASK
|
|
0U, // PseudoVMSLE_VV_M8
|
|
0U, // PseudoVMSLE_VV_M8_MASK
|
|
0U, // PseudoVMSLE_VV_MF2
|
|
0U, // PseudoVMSLE_VV_MF2_MASK
|
|
0U, // PseudoVMSLE_VV_MF4
|
|
0U, // PseudoVMSLE_VV_MF4_MASK
|
|
0U, // PseudoVMSLE_VV_MF8
|
|
0U, // PseudoVMSLE_VV_MF8_MASK
|
|
0U, // PseudoVMSLE_VX_M1
|
|
0U, // PseudoVMSLE_VX_M1_MASK
|
|
0U, // PseudoVMSLE_VX_M2
|
|
0U, // PseudoVMSLE_VX_M2_MASK
|
|
0U, // PseudoVMSLE_VX_M4
|
|
0U, // PseudoVMSLE_VX_M4_MASK
|
|
0U, // PseudoVMSLE_VX_M8
|
|
0U, // PseudoVMSLE_VX_M8_MASK
|
|
0U, // PseudoVMSLE_VX_MF2
|
|
0U, // PseudoVMSLE_VX_MF2_MASK
|
|
0U, // PseudoVMSLE_VX_MF4
|
|
0U, // PseudoVMSLE_VX_MF4_MASK
|
|
0U, // PseudoVMSLE_VX_MF8
|
|
0U, // PseudoVMSLE_VX_MF8_MASK
|
|
1U, // PseudoVMSLTU_VI
|
|
0U, // PseudoVMSLTU_VV_M1
|
|
0U, // PseudoVMSLTU_VV_M1_MASK
|
|
0U, // PseudoVMSLTU_VV_M2
|
|
0U, // PseudoVMSLTU_VV_M2_MASK
|
|
0U, // PseudoVMSLTU_VV_M4
|
|
0U, // PseudoVMSLTU_VV_M4_MASK
|
|
0U, // PseudoVMSLTU_VV_M8
|
|
0U, // PseudoVMSLTU_VV_M8_MASK
|
|
0U, // PseudoVMSLTU_VV_MF2
|
|
0U, // PseudoVMSLTU_VV_MF2_MASK
|
|
0U, // PseudoVMSLTU_VV_MF4
|
|
0U, // PseudoVMSLTU_VV_MF4_MASK
|
|
0U, // PseudoVMSLTU_VV_MF8
|
|
0U, // PseudoVMSLTU_VV_MF8_MASK
|
|
0U, // PseudoVMSLTU_VX_M1
|
|
0U, // PseudoVMSLTU_VX_M1_MASK
|
|
0U, // PseudoVMSLTU_VX_M2
|
|
0U, // PseudoVMSLTU_VX_M2_MASK
|
|
0U, // PseudoVMSLTU_VX_M4
|
|
0U, // PseudoVMSLTU_VX_M4_MASK
|
|
0U, // PseudoVMSLTU_VX_M8
|
|
0U, // PseudoVMSLTU_VX_M8_MASK
|
|
0U, // PseudoVMSLTU_VX_MF2
|
|
0U, // PseudoVMSLTU_VX_MF2_MASK
|
|
0U, // PseudoVMSLTU_VX_MF4
|
|
0U, // PseudoVMSLTU_VX_MF4_MASK
|
|
0U, // PseudoVMSLTU_VX_MF8
|
|
0U, // PseudoVMSLTU_VX_MF8_MASK
|
|
1U, // PseudoVMSLT_VI
|
|
0U, // PseudoVMSLT_VV_M1
|
|
0U, // PseudoVMSLT_VV_M1_MASK
|
|
0U, // PseudoVMSLT_VV_M2
|
|
0U, // PseudoVMSLT_VV_M2_MASK
|
|
0U, // PseudoVMSLT_VV_M4
|
|
0U, // PseudoVMSLT_VV_M4_MASK
|
|
0U, // PseudoVMSLT_VV_M8
|
|
0U, // PseudoVMSLT_VV_M8_MASK
|
|
0U, // PseudoVMSLT_VV_MF2
|
|
0U, // PseudoVMSLT_VV_MF2_MASK
|
|
0U, // PseudoVMSLT_VV_MF4
|
|
0U, // PseudoVMSLT_VV_MF4_MASK
|
|
0U, // PseudoVMSLT_VV_MF8
|
|
0U, // PseudoVMSLT_VV_MF8_MASK
|
|
0U, // PseudoVMSLT_VX_M1
|
|
0U, // PseudoVMSLT_VX_M1_MASK
|
|
0U, // PseudoVMSLT_VX_M2
|
|
0U, // PseudoVMSLT_VX_M2_MASK
|
|
0U, // PseudoVMSLT_VX_M4
|
|
0U, // PseudoVMSLT_VX_M4_MASK
|
|
0U, // PseudoVMSLT_VX_M8
|
|
0U, // PseudoVMSLT_VX_M8_MASK
|
|
0U, // PseudoVMSLT_VX_MF2
|
|
0U, // PseudoVMSLT_VX_MF2_MASK
|
|
0U, // PseudoVMSLT_VX_MF4
|
|
0U, // PseudoVMSLT_VX_MF4_MASK
|
|
0U, // PseudoVMSLT_VX_MF8
|
|
0U, // PseudoVMSLT_VX_MF8_MASK
|
|
0U, // PseudoVMSNE_VI_M1
|
|
0U, // PseudoVMSNE_VI_M1_MASK
|
|
0U, // PseudoVMSNE_VI_M2
|
|
0U, // PseudoVMSNE_VI_M2_MASK
|
|
0U, // PseudoVMSNE_VI_M4
|
|
0U, // PseudoVMSNE_VI_M4_MASK
|
|
0U, // PseudoVMSNE_VI_M8
|
|
0U, // PseudoVMSNE_VI_M8_MASK
|
|
0U, // PseudoVMSNE_VI_MF2
|
|
0U, // PseudoVMSNE_VI_MF2_MASK
|
|
0U, // PseudoVMSNE_VI_MF4
|
|
0U, // PseudoVMSNE_VI_MF4_MASK
|
|
0U, // PseudoVMSNE_VI_MF8
|
|
0U, // PseudoVMSNE_VI_MF8_MASK
|
|
0U, // PseudoVMSNE_VV_M1
|
|
0U, // PseudoVMSNE_VV_M1_MASK
|
|
0U, // PseudoVMSNE_VV_M2
|
|
0U, // PseudoVMSNE_VV_M2_MASK
|
|
0U, // PseudoVMSNE_VV_M4
|
|
0U, // PseudoVMSNE_VV_M4_MASK
|
|
0U, // PseudoVMSNE_VV_M8
|
|
0U, // PseudoVMSNE_VV_M8_MASK
|
|
0U, // PseudoVMSNE_VV_MF2
|
|
0U, // PseudoVMSNE_VV_MF2_MASK
|
|
0U, // PseudoVMSNE_VV_MF4
|
|
0U, // PseudoVMSNE_VV_MF4_MASK
|
|
0U, // PseudoVMSNE_VV_MF8
|
|
0U, // PseudoVMSNE_VV_MF8_MASK
|
|
0U, // PseudoVMSNE_VX_M1
|
|
0U, // PseudoVMSNE_VX_M1_MASK
|
|
0U, // PseudoVMSNE_VX_M2
|
|
0U, // PseudoVMSNE_VX_M2_MASK
|
|
0U, // PseudoVMSNE_VX_M4
|
|
0U, // PseudoVMSNE_VX_M4_MASK
|
|
0U, // PseudoVMSNE_VX_M8
|
|
0U, // PseudoVMSNE_VX_M8_MASK
|
|
0U, // PseudoVMSNE_VX_MF2
|
|
0U, // PseudoVMSNE_VX_MF2_MASK
|
|
0U, // PseudoVMSNE_VX_MF4
|
|
0U, // PseudoVMSNE_VX_MF4_MASK
|
|
0U, // PseudoVMSNE_VX_MF8
|
|
0U, // PseudoVMSNE_VX_MF8_MASK
|
|
0U, // PseudoVMSOF_M_B1
|
|
0U, // PseudoVMSOF_M_B16
|
|
0U, // PseudoVMSOF_M_B16_MASK
|
|
0U, // PseudoVMSOF_M_B1_MASK
|
|
0U, // PseudoVMSOF_M_B2
|
|
0U, // PseudoVMSOF_M_B2_MASK
|
|
0U, // PseudoVMSOF_M_B32
|
|
0U, // PseudoVMSOF_M_B32_MASK
|
|
0U, // PseudoVMSOF_M_B4
|
|
0U, // PseudoVMSOF_M_B4_MASK
|
|
0U, // PseudoVMSOF_M_B64
|
|
0U, // PseudoVMSOF_M_B64_MASK
|
|
0U, // PseudoVMSOF_M_B8
|
|
0U, // PseudoVMSOF_M_B8_MASK
|
|
0U, // PseudoVMULHSU_VV_M1
|
|
0U, // PseudoVMULHSU_VV_M1_MASK
|
|
0U, // PseudoVMULHSU_VV_M2
|
|
0U, // PseudoVMULHSU_VV_M2_MASK
|
|
0U, // PseudoVMULHSU_VV_M4
|
|
0U, // PseudoVMULHSU_VV_M4_MASK
|
|
0U, // PseudoVMULHSU_VV_M8
|
|
0U, // PseudoVMULHSU_VV_M8_MASK
|
|
0U, // PseudoVMULHSU_VV_MF2
|
|
0U, // PseudoVMULHSU_VV_MF2_MASK
|
|
0U, // PseudoVMULHSU_VV_MF4
|
|
0U, // PseudoVMULHSU_VV_MF4_MASK
|
|
0U, // PseudoVMULHSU_VV_MF8
|
|
0U, // PseudoVMULHSU_VV_MF8_MASK
|
|
0U, // PseudoVMULHSU_VX_M1
|
|
0U, // PseudoVMULHSU_VX_M1_MASK
|
|
0U, // PseudoVMULHSU_VX_M2
|
|
0U, // PseudoVMULHSU_VX_M2_MASK
|
|
0U, // PseudoVMULHSU_VX_M4
|
|
0U, // PseudoVMULHSU_VX_M4_MASK
|
|
0U, // PseudoVMULHSU_VX_M8
|
|
0U, // PseudoVMULHSU_VX_M8_MASK
|
|
0U, // PseudoVMULHSU_VX_MF2
|
|
0U, // PseudoVMULHSU_VX_MF2_MASK
|
|
0U, // PseudoVMULHSU_VX_MF4
|
|
0U, // PseudoVMULHSU_VX_MF4_MASK
|
|
0U, // PseudoVMULHSU_VX_MF8
|
|
0U, // PseudoVMULHSU_VX_MF8_MASK
|
|
0U, // PseudoVMULHU_VV_M1
|
|
0U, // PseudoVMULHU_VV_M1_MASK
|
|
0U, // PseudoVMULHU_VV_M2
|
|
0U, // PseudoVMULHU_VV_M2_MASK
|
|
0U, // PseudoVMULHU_VV_M4
|
|
0U, // PseudoVMULHU_VV_M4_MASK
|
|
0U, // PseudoVMULHU_VV_M8
|
|
0U, // PseudoVMULHU_VV_M8_MASK
|
|
0U, // PseudoVMULHU_VV_MF2
|
|
0U, // PseudoVMULHU_VV_MF2_MASK
|
|
0U, // PseudoVMULHU_VV_MF4
|
|
0U, // PseudoVMULHU_VV_MF4_MASK
|
|
0U, // PseudoVMULHU_VV_MF8
|
|
0U, // PseudoVMULHU_VV_MF8_MASK
|
|
0U, // PseudoVMULHU_VX_M1
|
|
0U, // PseudoVMULHU_VX_M1_MASK
|
|
0U, // PseudoVMULHU_VX_M2
|
|
0U, // PseudoVMULHU_VX_M2_MASK
|
|
0U, // PseudoVMULHU_VX_M4
|
|
0U, // PseudoVMULHU_VX_M4_MASK
|
|
0U, // PseudoVMULHU_VX_M8
|
|
0U, // PseudoVMULHU_VX_M8_MASK
|
|
0U, // PseudoVMULHU_VX_MF2
|
|
0U, // PseudoVMULHU_VX_MF2_MASK
|
|
0U, // PseudoVMULHU_VX_MF4
|
|
0U, // PseudoVMULHU_VX_MF4_MASK
|
|
0U, // PseudoVMULHU_VX_MF8
|
|
0U, // PseudoVMULHU_VX_MF8_MASK
|
|
0U, // PseudoVMULH_VV_M1
|
|
0U, // PseudoVMULH_VV_M1_MASK
|
|
0U, // PseudoVMULH_VV_M2
|
|
0U, // PseudoVMULH_VV_M2_MASK
|
|
0U, // PseudoVMULH_VV_M4
|
|
0U, // PseudoVMULH_VV_M4_MASK
|
|
0U, // PseudoVMULH_VV_M8
|
|
0U, // PseudoVMULH_VV_M8_MASK
|
|
0U, // PseudoVMULH_VV_MF2
|
|
0U, // PseudoVMULH_VV_MF2_MASK
|
|
0U, // PseudoVMULH_VV_MF4
|
|
0U, // PseudoVMULH_VV_MF4_MASK
|
|
0U, // PseudoVMULH_VV_MF8
|
|
0U, // PseudoVMULH_VV_MF8_MASK
|
|
0U, // PseudoVMULH_VX_M1
|
|
0U, // PseudoVMULH_VX_M1_MASK
|
|
0U, // PseudoVMULH_VX_M2
|
|
0U, // PseudoVMULH_VX_M2_MASK
|
|
0U, // PseudoVMULH_VX_M4
|
|
0U, // PseudoVMULH_VX_M4_MASK
|
|
0U, // PseudoVMULH_VX_M8
|
|
0U, // PseudoVMULH_VX_M8_MASK
|
|
0U, // PseudoVMULH_VX_MF2
|
|
0U, // PseudoVMULH_VX_MF2_MASK
|
|
0U, // PseudoVMULH_VX_MF4
|
|
0U, // PseudoVMULH_VX_MF4_MASK
|
|
0U, // PseudoVMULH_VX_MF8
|
|
0U, // PseudoVMULH_VX_MF8_MASK
|
|
0U, // PseudoVMUL_VV_M1
|
|
0U, // PseudoVMUL_VV_M1_MASK
|
|
0U, // PseudoVMUL_VV_M2
|
|
0U, // PseudoVMUL_VV_M2_MASK
|
|
0U, // PseudoVMUL_VV_M4
|
|
0U, // PseudoVMUL_VV_M4_MASK
|
|
0U, // PseudoVMUL_VV_M8
|
|
0U, // PseudoVMUL_VV_M8_MASK
|
|
0U, // PseudoVMUL_VV_MF2
|
|
0U, // PseudoVMUL_VV_MF2_MASK
|
|
0U, // PseudoVMUL_VV_MF4
|
|
0U, // PseudoVMUL_VV_MF4_MASK
|
|
0U, // PseudoVMUL_VV_MF8
|
|
0U, // PseudoVMUL_VV_MF8_MASK
|
|
0U, // PseudoVMUL_VX_M1
|
|
0U, // PseudoVMUL_VX_M1_MASK
|
|
0U, // PseudoVMUL_VX_M2
|
|
0U, // PseudoVMUL_VX_M2_MASK
|
|
0U, // PseudoVMUL_VX_M4
|
|
0U, // PseudoVMUL_VX_M4_MASK
|
|
0U, // PseudoVMUL_VX_M8
|
|
0U, // PseudoVMUL_VX_M8_MASK
|
|
0U, // PseudoVMUL_VX_MF2
|
|
0U, // PseudoVMUL_VX_MF2_MASK
|
|
0U, // PseudoVMUL_VX_MF4
|
|
0U, // PseudoVMUL_VX_MF4_MASK
|
|
0U, // PseudoVMUL_VX_MF8
|
|
0U, // PseudoVMUL_VX_MF8_MASK
|
|
0U, // PseudoVMV_S_X
|
|
0U, // PseudoVMV_V_I_M1
|
|
0U, // PseudoVMV_V_I_M2
|
|
0U, // PseudoVMV_V_I_M4
|
|
0U, // PseudoVMV_V_I_M8
|
|
0U, // PseudoVMV_V_I_MF2
|
|
0U, // PseudoVMV_V_I_MF4
|
|
0U, // PseudoVMV_V_I_MF8
|
|
0U, // PseudoVMV_V_V_M1
|
|
0U, // PseudoVMV_V_V_M2
|
|
0U, // PseudoVMV_V_V_M4
|
|
0U, // PseudoVMV_V_V_M8
|
|
0U, // PseudoVMV_V_V_MF2
|
|
0U, // PseudoVMV_V_V_MF4
|
|
0U, // PseudoVMV_V_V_MF8
|
|
0U, // PseudoVMV_V_X_M1
|
|
0U, // PseudoVMV_V_X_M2
|
|
0U, // PseudoVMV_V_X_M4
|
|
0U, // PseudoVMV_V_X_M8
|
|
0U, // PseudoVMV_V_X_MF2
|
|
0U, // PseudoVMV_V_X_MF4
|
|
0U, // PseudoVMV_V_X_MF8
|
|
0U, // PseudoVMV_X_S
|
|
0U, // PseudoVMXNOR_MM_M1
|
|
0U, // PseudoVMXNOR_MM_M2
|
|
0U, // PseudoVMXNOR_MM_M4
|
|
0U, // PseudoVMXNOR_MM_M8
|
|
0U, // PseudoVMXNOR_MM_MF2
|
|
0U, // PseudoVMXNOR_MM_MF4
|
|
0U, // PseudoVMXNOR_MM_MF8
|
|
0U, // PseudoVMXOR_MM_M1
|
|
0U, // PseudoVMXOR_MM_M2
|
|
0U, // PseudoVMXOR_MM_M4
|
|
0U, // PseudoVMXOR_MM_M8
|
|
0U, // PseudoVMXOR_MM_MF2
|
|
0U, // PseudoVMXOR_MM_MF4
|
|
0U, // PseudoVMXOR_MM_MF8
|
|
0U, // PseudoVNCLIPU_WI_M1
|
|
0U, // PseudoVNCLIPU_WI_M1_MASK
|
|
0U, // PseudoVNCLIPU_WI_M2
|
|
0U, // PseudoVNCLIPU_WI_M2_MASK
|
|
0U, // PseudoVNCLIPU_WI_M4
|
|
0U, // PseudoVNCLIPU_WI_M4_MASK
|
|
0U, // PseudoVNCLIPU_WI_MF2
|
|
0U, // PseudoVNCLIPU_WI_MF2_MASK
|
|
0U, // PseudoVNCLIPU_WI_MF4
|
|
0U, // PseudoVNCLIPU_WI_MF4_MASK
|
|
0U, // PseudoVNCLIPU_WI_MF8
|
|
0U, // PseudoVNCLIPU_WI_MF8_MASK
|
|
0U, // PseudoVNCLIPU_WV_M1
|
|
0U, // PseudoVNCLIPU_WV_M1_MASK
|
|
0U, // PseudoVNCLIPU_WV_M2
|
|
0U, // PseudoVNCLIPU_WV_M2_MASK
|
|
0U, // PseudoVNCLIPU_WV_M4
|
|
0U, // PseudoVNCLIPU_WV_M4_MASK
|
|
0U, // PseudoVNCLIPU_WV_MF2
|
|
0U, // PseudoVNCLIPU_WV_MF2_MASK
|
|
0U, // PseudoVNCLIPU_WV_MF4
|
|
0U, // PseudoVNCLIPU_WV_MF4_MASK
|
|
0U, // PseudoVNCLIPU_WV_MF8
|
|
0U, // PseudoVNCLIPU_WV_MF8_MASK
|
|
0U, // PseudoVNCLIPU_WX_M1
|
|
0U, // PseudoVNCLIPU_WX_M1_MASK
|
|
0U, // PseudoVNCLIPU_WX_M2
|
|
0U, // PseudoVNCLIPU_WX_M2_MASK
|
|
0U, // PseudoVNCLIPU_WX_M4
|
|
0U, // PseudoVNCLIPU_WX_M4_MASK
|
|
0U, // PseudoVNCLIPU_WX_MF2
|
|
0U, // PseudoVNCLIPU_WX_MF2_MASK
|
|
0U, // PseudoVNCLIPU_WX_MF4
|
|
0U, // PseudoVNCLIPU_WX_MF4_MASK
|
|
0U, // PseudoVNCLIPU_WX_MF8
|
|
0U, // PseudoVNCLIPU_WX_MF8_MASK
|
|
0U, // PseudoVNCLIP_WI_M1
|
|
0U, // PseudoVNCLIP_WI_M1_MASK
|
|
0U, // PseudoVNCLIP_WI_M2
|
|
0U, // PseudoVNCLIP_WI_M2_MASK
|
|
0U, // PseudoVNCLIP_WI_M4
|
|
0U, // PseudoVNCLIP_WI_M4_MASK
|
|
0U, // PseudoVNCLIP_WI_MF2
|
|
0U, // PseudoVNCLIP_WI_MF2_MASK
|
|
0U, // PseudoVNCLIP_WI_MF4
|
|
0U, // PseudoVNCLIP_WI_MF4_MASK
|
|
0U, // PseudoVNCLIP_WI_MF8
|
|
0U, // PseudoVNCLIP_WI_MF8_MASK
|
|
0U, // PseudoVNCLIP_WV_M1
|
|
0U, // PseudoVNCLIP_WV_M1_MASK
|
|
0U, // PseudoVNCLIP_WV_M2
|
|
0U, // PseudoVNCLIP_WV_M2_MASK
|
|
0U, // PseudoVNCLIP_WV_M4
|
|
0U, // PseudoVNCLIP_WV_M4_MASK
|
|
0U, // PseudoVNCLIP_WV_MF2
|
|
0U, // PseudoVNCLIP_WV_MF2_MASK
|
|
0U, // PseudoVNCLIP_WV_MF4
|
|
0U, // PseudoVNCLIP_WV_MF4_MASK
|
|
0U, // PseudoVNCLIP_WV_MF8
|
|
0U, // PseudoVNCLIP_WV_MF8_MASK
|
|
0U, // PseudoVNCLIP_WX_M1
|
|
0U, // PseudoVNCLIP_WX_M1_MASK
|
|
0U, // PseudoVNCLIP_WX_M2
|
|
0U, // PseudoVNCLIP_WX_M2_MASK
|
|
0U, // PseudoVNCLIP_WX_M4
|
|
0U, // PseudoVNCLIP_WX_M4_MASK
|
|
0U, // PseudoVNCLIP_WX_MF2
|
|
0U, // PseudoVNCLIP_WX_MF2_MASK
|
|
0U, // PseudoVNCLIP_WX_MF4
|
|
0U, // PseudoVNCLIP_WX_MF4_MASK
|
|
0U, // PseudoVNCLIP_WX_MF8
|
|
0U, // PseudoVNCLIP_WX_MF8_MASK
|
|
0U, // PseudoVNMSAC_VV_M1
|
|
0U, // PseudoVNMSAC_VV_M1_MASK
|
|
0U, // PseudoVNMSAC_VV_M2
|
|
0U, // PseudoVNMSAC_VV_M2_MASK
|
|
0U, // PseudoVNMSAC_VV_M4
|
|
0U, // PseudoVNMSAC_VV_M4_MASK
|
|
0U, // PseudoVNMSAC_VV_M8
|
|
0U, // PseudoVNMSAC_VV_M8_MASK
|
|
0U, // PseudoVNMSAC_VV_MF2
|
|
0U, // PseudoVNMSAC_VV_MF2_MASK
|
|
0U, // PseudoVNMSAC_VV_MF4
|
|
0U, // PseudoVNMSAC_VV_MF4_MASK
|
|
0U, // PseudoVNMSAC_VV_MF8
|
|
0U, // PseudoVNMSAC_VV_MF8_MASK
|
|
0U, // PseudoVNMSAC_VX_M1
|
|
0U, // PseudoVNMSAC_VX_M1_MASK
|
|
0U, // PseudoVNMSAC_VX_M2
|
|
0U, // PseudoVNMSAC_VX_M2_MASK
|
|
0U, // PseudoVNMSAC_VX_M4
|
|
0U, // PseudoVNMSAC_VX_M4_MASK
|
|
0U, // PseudoVNMSAC_VX_M8
|
|
0U, // PseudoVNMSAC_VX_M8_MASK
|
|
0U, // PseudoVNMSAC_VX_MF2
|
|
0U, // PseudoVNMSAC_VX_MF2_MASK
|
|
0U, // PseudoVNMSAC_VX_MF4
|
|
0U, // PseudoVNMSAC_VX_MF4_MASK
|
|
0U, // PseudoVNMSAC_VX_MF8
|
|
0U, // PseudoVNMSAC_VX_MF8_MASK
|
|
0U, // PseudoVNMSUB_VV_M1
|
|
0U, // PseudoVNMSUB_VV_M1_MASK
|
|
0U, // PseudoVNMSUB_VV_M2
|
|
0U, // PseudoVNMSUB_VV_M2_MASK
|
|
0U, // PseudoVNMSUB_VV_M4
|
|
0U, // PseudoVNMSUB_VV_M4_MASK
|
|
0U, // PseudoVNMSUB_VV_M8
|
|
0U, // PseudoVNMSUB_VV_M8_MASK
|
|
0U, // PseudoVNMSUB_VV_MF2
|
|
0U, // PseudoVNMSUB_VV_MF2_MASK
|
|
0U, // PseudoVNMSUB_VV_MF4
|
|
0U, // PseudoVNMSUB_VV_MF4_MASK
|
|
0U, // PseudoVNMSUB_VV_MF8
|
|
0U, // PseudoVNMSUB_VV_MF8_MASK
|
|
0U, // PseudoVNMSUB_VX_M1
|
|
0U, // PseudoVNMSUB_VX_M1_MASK
|
|
0U, // PseudoVNMSUB_VX_M2
|
|
0U, // PseudoVNMSUB_VX_M2_MASK
|
|
0U, // PseudoVNMSUB_VX_M4
|
|
0U, // PseudoVNMSUB_VX_M4_MASK
|
|
0U, // PseudoVNMSUB_VX_M8
|
|
0U, // PseudoVNMSUB_VX_M8_MASK
|
|
0U, // PseudoVNMSUB_VX_MF2
|
|
0U, // PseudoVNMSUB_VX_MF2_MASK
|
|
0U, // PseudoVNMSUB_VX_MF4
|
|
0U, // PseudoVNMSUB_VX_MF4_MASK
|
|
0U, // PseudoVNMSUB_VX_MF8
|
|
0U, // PseudoVNMSUB_VX_MF8_MASK
|
|
0U, // PseudoVNSRA_WI_M1
|
|
0U, // PseudoVNSRA_WI_M1_MASK
|
|
0U, // PseudoVNSRA_WI_M2
|
|
0U, // PseudoVNSRA_WI_M2_MASK
|
|
0U, // PseudoVNSRA_WI_M4
|
|
0U, // PseudoVNSRA_WI_M4_MASK
|
|
0U, // PseudoVNSRA_WI_MF2
|
|
0U, // PseudoVNSRA_WI_MF2_MASK
|
|
0U, // PseudoVNSRA_WI_MF4
|
|
0U, // PseudoVNSRA_WI_MF4_MASK
|
|
0U, // PseudoVNSRA_WI_MF8
|
|
0U, // PseudoVNSRA_WI_MF8_MASK
|
|
0U, // PseudoVNSRA_WV_M1
|
|
0U, // PseudoVNSRA_WV_M1_MASK
|
|
0U, // PseudoVNSRA_WV_M2
|
|
0U, // PseudoVNSRA_WV_M2_MASK
|
|
0U, // PseudoVNSRA_WV_M4
|
|
0U, // PseudoVNSRA_WV_M4_MASK
|
|
0U, // PseudoVNSRA_WV_MF2
|
|
0U, // PseudoVNSRA_WV_MF2_MASK
|
|
0U, // PseudoVNSRA_WV_MF4
|
|
0U, // PseudoVNSRA_WV_MF4_MASK
|
|
0U, // PseudoVNSRA_WV_MF8
|
|
0U, // PseudoVNSRA_WV_MF8_MASK
|
|
0U, // PseudoVNSRA_WX_M1
|
|
0U, // PseudoVNSRA_WX_M1_MASK
|
|
0U, // PseudoVNSRA_WX_M2
|
|
0U, // PseudoVNSRA_WX_M2_MASK
|
|
0U, // PseudoVNSRA_WX_M4
|
|
0U, // PseudoVNSRA_WX_M4_MASK
|
|
0U, // PseudoVNSRA_WX_MF2
|
|
0U, // PseudoVNSRA_WX_MF2_MASK
|
|
0U, // PseudoVNSRA_WX_MF4
|
|
0U, // PseudoVNSRA_WX_MF4_MASK
|
|
0U, // PseudoVNSRA_WX_MF8
|
|
0U, // PseudoVNSRA_WX_MF8_MASK
|
|
0U, // PseudoVNSRL_WI_M1
|
|
0U, // PseudoVNSRL_WI_M1_MASK
|
|
0U, // PseudoVNSRL_WI_M2
|
|
0U, // PseudoVNSRL_WI_M2_MASK
|
|
0U, // PseudoVNSRL_WI_M4
|
|
0U, // PseudoVNSRL_WI_M4_MASK
|
|
0U, // PseudoVNSRL_WI_MF2
|
|
0U, // PseudoVNSRL_WI_MF2_MASK
|
|
0U, // PseudoVNSRL_WI_MF4
|
|
0U, // PseudoVNSRL_WI_MF4_MASK
|
|
0U, // PseudoVNSRL_WI_MF8
|
|
0U, // PseudoVNSRL_WI_MF8_MASK
|
|
0U, // PseudoVNSRL_WV_M1
|
|
0U, // PseudoVNSRL_WV_M1_MASK
|
|
0U, // PseudoVNSRL_WV_M2
|
|
0U, // PseudoVNSRL_WV_M2_MASK
|
|
0U, // PseudoVNSRL_WV_M4
|
|
0U, // PseudoVNSRL_WV_M4_MASK
|
|
0U, // PseudoVNSRL_WV_MF2
|
|
0U, // PseudoVNSRL_WV_MF2_MASK
|
|
0U, // PseudoVNSRL_WV_MF4
|
|
0U, // PseudoVNSRL_WV_MF4_MASK
|
|
0U, // PseudoVNSRL_WV_MF8
|
|
0U, // PseudoVNSRL_WV_MF8_MASK
|
|
0U, // PseudoVNSRL_WX_M1
|
|
0U, // PseudoVNSRL_WX_M1_MASK
|
|
0U, // PseudoVNSRL_WX_M2
|
|
0U, // PseudoVNSRL_WX_M2_MASK
|
|
0U, // PseudoVNSRL_WX_M4
|
|
0U, // PseudoVNSRL_WX_M4_MASK
|
|
0U, // PseudoVNSRL_WX_MF2
|
|
0U, // PseudoVNSRL_WX_MF2_MASK
|
|
0U, // PseudoVNSRL_WX_MF4
|
|
0U, // PseudoVNSRL_WX_MF4_MASK
|
|
0U, // PseudoVNSRL_WX_MF8
|
|
0U, // PseudoVNSRL_WX_MF8_MASK
|
|
0U, // PseudoVOR_VI_M1
|
|
0U, // PseudoVOR_VI_M1_MASK
|
|
0U, // PseudoVOR_VI_M2
|
|
0U, // PseudoVOR_VI_M2_MASK
|
|
0U, // PseudoVOR_VI_M4
|
|
0U, // PseudoVOR_VI_M4_MASK
|
|
0U, // PseudoVOR_VI_M8
|
|
0U, // PseudoVOR_VI_M8_MASK
|
|
0U, // PseudoVOR_VI_MF2
|
|
0U, // PseudoVOR_VI_MF2_MASK
|
|
0U, // PseudoVOR_VI_MF4
|
|
0U, // PseudoVOR_VI_MF4_MASK
|
|
0U, // PseudoVOR_VI_MF8
|
|
0U, // PseudoVOR_VI_MF8_MASK
|
|
0U, // PseudoVOR_VV_M1
|
|
0U, // PseudoVOR_VV_M1_MASK
|
|
0U, // PseudoVOR_VV_M2
|
|
0U, // PseudoVOR_VV_M2_MASK
|
|
0U, // PseudoVOR_VV_M4
|
|
0U, // PseudoVOR_VV_M4_MASK
|
|
0U, // PseudoVOR_VV_M8
|
|
0U, // PseudoVOR_VV_M8_MASK
|
|
0U, // PseudoVOR_VV_MF2
|
|
0U, // PseudoVOR_VV_MF2_MASK
|
|
0U, // PseudoVOR_VV_MF4
|
|
0U, // PseudoVOR_VV_MF4_MASK
|
|
0U, // PseudoVOR_VV_MF8
|
|
0U, // PseudoVOR_VV_MF8_MASK
|
|
0U, // PseudoVOR_VX_M1
|
|
0U, // PseudoVOR_VX_M1_MASK
|
|
0U, // PseudoVOR_VX_M2
|
|
0U, // PseudoVOR_VX_M2_MASK
|
|
0U, // PseudoVOR_VX_M4
|
|
0U, // PseudoVOR_VX_M4_MASK
|
|
0U, // PseudoVOR_VX_M8
|
|
0U, // PseudoVOR_VX_M8_MASK
|
|
0U, // PseudoVOR_VX_MF2
|
|
0U, // PseudoVOR_VX_MF2_MASK
|
|
0U, // PseudoVOR_VX_MF4
|
|
0U, // PseudoVOR_VX_MF4_MASK
|
|
0U, // PseudoVOR_VX_MF8
|
|
0U, // PseudoVOR_VX_MF8_MASK
|
|
0U, // PseudoVQMACCSU_2x8x2_M1
|
|
0U, // PseudoVQMACCSU_2x8x2_M2
|
|
0U, // PseudoVQMACCSU_2x8x2_M4
|
|
0U, // PseudoVQMACCSU_2x8x2_M8
|
|
0U, // PseudoVQMACCSU_4x8x4_M1
|
|
0U, // PseudoVQMACCSU_4x8x4_M2
|
|
0U, // PseudoVQMACCSU_4x8x4_M4
|
|
0U, // PseudoVQMACCSU_4x8x4_MF2
|
|
0U, // PseudoVQMACCUS_2x8x2_M1
|
|
0U, // PseudoVQMACCUS_2x8x2_M2
|
|
0U, // PseudoVQMACCUS_2x8x2_M4
|
|
0U, // PseudoVQMACCUS_2x8x2_M8
|
|
0U, // PseudoVQMACCUS_4x8x4_M1
|
|
0U, // PseudoVQMACCUS_4x8x4_M2
|
|
0U, // PseudoVQMACCUS_4x8x4_M4
|
|
0U, // PseudoVQMACCUS_4x8x4_MF2
|
|
0U, // PseudoVQMACCU_2x8x2_M1
|
|
0U, // PseudoVQMACCU_2x8x2_M2
|
|
0U, // PseudoVQMACCU_2x8x2_M4
|
|
0U, // PseudoVQMACCU_2x8x2_M8
|
|
0U, // PseudoVQMACCU_4x8x4_M1
|
|
0U, // PseudoVQMACCU_4x8x4_M2
|
|
0U, // PseudoVQMACCU_4x8x4_M4
|
|
0U, // PseudoVQMACCU_4x8x4_MF2
|
|
0U, // PseudoVQMACC_2x8x2_M1
|
|
0U, // PseudoVQMACC_2x8x2_M2
|
|
0U, // PseudoVQMACC_2x8x2_M4
|
|
0U, // PseudoVQMACC_2x8x2_M8
|
|
0U, // PseudoVQMACC_4x8x4_M1
|
|
0U, // PseudoVQMACC_4x8x4_M2
|
|
0U, // PseudoVQMACC_4x8x4_M4
|
|
0U, // PseudoVQMACC_4x8x4_MF2
|
|
0U, // PseudoVREDAND_VS_M1_E16
|
|
0U, // PseudoVREDAND_VS_M1_E16_MASK
|
|
0U, // PseudoVREDAND_VS_M1_E32
|
|
0U, // PseudoVREDAND_VS_M1_E32_MASK
|
|
0U, // PseudoVREDAND_VS_M1_E64
|
|
0U, // PseudoVREDAND_VS_M1_E64_MASK
|
|
0U, // PseudoVREDAND_VS_M1_E8
|
|
0U, // PseudoVREDAND_VS_M1_E8_MASK
|
|
0U, // PseudoVREDAND_VS_M2_E16
|
|
0U, // PseudoVREDAND_VS_M2_E16_MASK
|
|
0U, // PseudoVREDAND_VS_M2_E32
|
|
0U, // PseudoVREDAND_VS_M2_E32_MASK
|
|
0U, // PseudoVREDAND_VS_M2_E64
|
|
0U, // PseudoVREDAND_VS_M2_E64_MASK
|
|
0U, // PseudoVREDAND_VS_M2_E8
|
|
0U, // PseudoVREDAND_VS_M2_E8_MASK
|
|
0U, // PseudoVREDAND_VS_M4_E16
|
|
0U, // PseudoVREDAND_VS_M4_E16_MASK
|
|
0U, // PseudoVREDAND_VS_M4_E32
|
|
0U, // PseudoVREDAND_VS_M4_E32_MASK
|
|
0U, // PseudoVREDAND_VS_M4_E64
|
|
0U, // PseudoVREDAND_VS_M4_E64_MASK
|
|
0U, // PseudoVREDAND_VS_M4_E8
|
|
0U, // PseudoVREDAND_VS_M4_E8_MASK
|
|
0U, // PseudoVREDAND_VS_M8_E16
|
|
0U, // PseudoVREDAND_VS_M8_E16_MASK
|
|
0U, // PseudoVREDAND_VS_M8_E32
|
|
0U, // PseudoVREDAND_VS_M8_E32_MASK
|
|
0U, // PseudoVREDAND_VS_M8_E64
|
|
0U, // PseudoVREDAND_VS_M8_E64_MASK
|
|
0U, // PseudoVREDAND_VS_M8_E8
|
|
0U, // PseudoVREDAND_VS_M8_E8_MASK
|
|
0U, // PseudoVREDAND_VS_MF2_E16
|
|
0U, // PseudoVREDAND_VS_MF2_E16_MASK
|
|
0U, // PseudoVREDAND_VS_MF2_E32
|
|
0U, // PseudoVREDAND_VS_MF2_E32_MASK
|
|
0U, // PseudoVREDAND_VS_MF2_E8
|
|
0U, // PseudoVREDAND_VS_MF2_E8_MASK
|
|
0U, // PseudoVREDAND_VS_MF4_E16
|
|
0U, // PseudoVREDAND_VS_MF4_E16_MASK
|
|
0U, // PseudoVREDAND_VS_MF4_E8
|
|
0U, // PseudoVREDAND_VS_MF4_E8_MASK
|
|
0U, // PseudoVREDAND_VS_MF8_E8
|
|
0U, // PseudoVREDAND_VS_MF8_E8_MASK
|
|
0U, // PseudoVREDMAXU_VS_M1_E16
|
|
0U, // PseudoVREDMAXU_VS_M1_E16_MASK
|
|
0U, // PseudoVREDMAXU_VS_M1_E32
|
|
0U, // PseudoVREDMAXU_VS_M1_E32_MASK
|
|
0U, // PseudoVREDMAXU_VS_M1_E64
|
|
0U, // PseudoVREDMAXU_VS_M1_E64_MASK
|
|
0U, // PseudoVREDMAXU_VS_M1_E8
|
|
0U, // PseudoVREDMAXU_VS_M1_E8_MASK
|
|
0U, // PseudoVREDMAXU_VS_M2_E16
|
|
0U, // PseudoVREDMAXU_VS_M2_E16_MASK
|
|
0U, // PseudoVREDMAXU_VS_M2_E32
|
|
0U, // PseudoVREDMAXU_VS_M2_E32_MASK
|
|
0U, // PseudoVREDMAXU_VS_M2_E64
|
|
0U, // PseudoVREDMAXU_VS_M2_E64_MASK
|
|
0U, // PseudoVREDMAXU_VS_M2_E8
|
|
0U, // PseudoVREDMAXU_VS_M2_E8_MASK
|
|
0U, // PseudoVREDMAXU_VS_M4_E16
|
|
0U, // PseudoVREDMAXU_VS_M4_E16_MASK
|
|
0U, // PseudoVREDMAXU_VS_M4_E32
|
|
0U, // PseudoVREDMAXU_VS_M4_E32_MASK
|
|
0U, // PseudoVREDMAXU_VS_M4_E64
|
|
0U, // PseudoVREDMAXU_VS_M4_E64_MASK
|
|
0U, // PseudoVREDMAXU_VS_M4_E8
|
|
0U, // PseudoVREDMAXU_VS_M4_E8_MASK
|
|
0U, // PseudoVREDMAXU_VS_M8_E16
|
|
0U, // PseudoVREDMAXU_VS_M8_E16_MASK
|
|
0U, // PseudoVREDMAXU_VS_M8_E32
|
|
0U, // PseudoVREDMAXU_VS_M8_E32_MASK
|
|
0U, // PseudoVREDMAXU_VS_M8_E64
|
|
0U, // PseudoVREDMAXU_VS_M8_E64_MASK
|
|
0U, // PseudoVREDMAXU_VS_M8_E8
|
|
0U, // PseudoVREDMAXU_VS_M8_E8_MASK
|
|
0U, // PseudoVREDMAXU_VS_MF2_E16
|
|
0U, // PseudoVREDMAXU_VS_MF2_E16_MASK
|
|
0U, // PseudoVREDMAXU_VS_MF2_E32
|
|
0U, // PseudoVREDMAXU_VS_MF2_E32_MASK
|
|
0U, // PseudoVREDMAXU_VS_MF2_E8
|
|
0U, // PseudoVREDMAXU_VS_MF2_E8_MASK
|
|
0U, // PseudoVREDMAXU_VS_MF4_E16
|
|
0U, // PseudoVREDMAXU_VS_MF4_E16_MASK
|
|
0U, // PseudoVREDMAXU_VS_MF4_E8
|
|
0U, // PseudoVREDMAXU_VS_MF4_E8_MASK
|
|
0U, // PseudoVREDMAXU_VS_MF8_E8
|
|
0U, // PseudoVREDMAXU_VS_MF8_E8_MASK
|
|
0U, // PseudoVREDMAX_VS_M1_E16
|
|
0U, // PseudoVREDMAX_VS_M1_E16_MASK
|
|
0U, // PseudoVREDMAX_VS_M1_E32
|
|
0U, // PseudoVREDMAX_VS_M1_E32_MASK
|
|
0U, // PseudoVREDMAX_VS_M1_E64
|
|
0U, // PseudoVREDMAX_VS_M1_E64_MASK
|
|
0U, // PseudoVREDMAX_VS_M1_E8
|
|
0U, // PseudoVREDMAX_VS_M1_E8_MASK
|
|
0U, // PseudoVREDMAX_VS_M2_E16
|
|
0U, // PseudoVREDMAX_VS_M2_E16_MASK
|
|
0U, // PseudoVREDMAX_VS_M2_E32
|
|
0U, // PseudoVREDMAX_VS_M2_E32_MASK
|
|
0U, // PseudoVREDMAX_VS_M2_E64
|
|
0U, // PseudoVREDMAX_VS_M2_E64_MASK
|
|
0U, // PseudoVREDMAX_VS_M2_E8
|
|
0U, // PseudoVREDMAX_VS_M2_E8_MASK
|
|
0U, // PseudoVREDMAX_VS_M4_E16
|
|
0U, // PseudoVREDMAX_VS_M4_E16_MASK
|
|
0U, // PseudoVREDMAX_VS_M4_E32
|
|
0U, // PseudoVREDMAX_VS_M4_E32_MASK
|
|
0U, // PseudoVREDMAX_VS_M4_E64
|
|
0U, // PseudoVREDMAX_VS_M4_E64_MASK
|
|
0U, // PseudoVREDMAX_VS_M4_E8
|
|
0U, // PseudoVREDMAX_VS_M4_E8_MASK
|
|
0U, // PseudoVREDMAX_VS_M8_E16
|
|
0U, // PseudoVREDMAX_VS_M8_E16_MASK
|
|
0U, // PseudoVREDMAX_VS_M8_E32
|
|
0U, // PseudoVREDMAX_VS_M8_E32_MASK
|
|
0U, // PseudoVREDMAX_VS_M8_E64
|
|
0U, // PseudoVREDMAX_VS_M8_E64_MASK
|
|
0U, // PseudoVREDMAX_VS_M8_E8
|
|
0U, // PseudoVREDMAX_VS_M8_E8_MASK
|
|
0U, // PseudoVREDMAX_VS_MF2_E16
|
|
0U, // PseudoVREDMAX_VS_MF2_E16_MASK
|
|
0U, // PseudoVREDMAX_VS_MF2_E32
|
|
0U, // PseudoVREDMAX_VS_MF2_E32_MASK
|
|
0U, // PseudoVREDMAX_VS_MF2_E8
|
|
0U, // PseudoVREDMAX_VS_MF2_E8_MASK
|
|
0U, // PseudoVREDMAX_VS_MF4_E16
|
|
0U, // PseudoVREDMAX_VS_MF4_E16_MASK
|
|
0U, // PseudoVREDMAX_VS_MF4_E8
|
|
0U, // PseudoVREDMAX_VS_MF4_E8_MASK
|
|
0U, // PseudoVREDMAX_VS_MF8_E8
|
|
0U, // PseudoVREDMAX_VS_MF8_E8_MASK
|
|
0U, // PseudoVREDMINU_VS_M1_E16
|
|
0U, // PseudoVREDMINU_VS_M1_E16_MASK
|
|
0U, // PseudoVREDMINU_VS_M1_E32
|
|
0U, // PseudoVREDMINU_VS_M1_E32_MASK
|
|
0U, // PseudoVREDMINU_VS_M1_E64
|
|
0U, // PseudoVREDMINU_VS_M1_E64_MASK
|
|
0U, // PseudoVREDMINU_VS_M1_E8
|
|
0U, // PseudoVREDMINU_VS_M1_E8_MASK
|
|
0U, // PseudoVREDMINU_VS_M2_E16
|
|
0U, // PseudoVREDMINU_VS_M2_E16_MASK
|
|
0U, // PseudoVREDMINU_VS_M2_E32
|
|
0U, // PseudoVREDMINU_VS_M2_E32_MASK
|
|
0U, // PseudoVREDMINU_VS_M2_E64
|
|
0U, // PseudoVREDMINU_VS_M2_E64_MASK
|
|
0U, // PseudoVREDMINU_VS_M2_E8
|
|
0U, // PseudoVREDMINU_VS_M2_E8_MASK
|
|
0U, // PseudoVREDMINU_VS_M4_E16
|
|
0U, // PseudoVREDMINU_VS_M4_E16_MASK
|
|
0U, // PseudoVREDMINU_VS_M4_E32
|
|
0U, // PseudoVREDMINU_VS_M4_E32_MASK
|
|
0U, // PseudoVREDMINU_VS_M4_E64
|
|
0U, // PseudoVREDMINU_VS_M4_E64_MASK
|
|
0U, // PseudoVREDMINU_VS_M4_E8
|
|
0U, // PseudoVREDMINU_VS_M4_E8_MASK
|
|
0U, // PseudoVREDMINU_VS_M8_E16
|
|
0U, // PseudoVREDMINU_VS_M8_E16_MASK
|
|
0U, // PseudoVREDMINU_VS_M8_E32
|
|
0U, // PseudoVREDMINU_VS_M8_E32_MASK
|
|
0U, // PseudoVREDMINU_VS_M8_E64
|
|
0U, // PseudoVREDMINU_VS_M8_E64_MASK
|
|
0U, // PseudoVREDMINU_VS_M8_E8
|
|
0U, // PseudoVREDMINU_VS_M8_E8_MASK
|
|
0U, // PseudoVREDMINU_VS_MF2_E16
|
|
0U, // PseudoVREDMINU_VS_MF2_E16_MASK
|
|
0U, // PseudoVREDMINU_VS_MF2_E32
|
|
0U, // PseudoVREDMINU_VS_MF2_E32_MASK
|
|
0U, // PseudoVREDMINU_VS_MF2_E8
|
|
0U, // PseudoVREDMINU_VS_MF2_E8_MASK
|
|
0U, // PseudoVREDMINU_VS_MF4_E16
|
|
0U, // PseudoVREDMINU_VS_MF4_E16_MASK
|
|
0U, // PseudoVREDMINU_VS_MF4_E8
|
|
0U, // PseudoVREDMINU_VS_MF4_E8_MASK
|
|
0U, // PseudoVREDMINU_VS_MF8_E8
|
|
0U, // PseudoVREDMINU_VS_MF8_E8_MASK
|
|
0U, // PseudoVREDMIN_VS_M1_E16
|
|
0U, // PseudoVREDMIN_VS_M1_E16_MASK
|
|
0U, // PseudoVREDMIN_VS_M1_E32
|
|
0U, // PseudoVREDMIN_VS_M1_E32_MASK
|
|
0U, // PseudoVREDMIN_VS_M1_E64
|
|
0U, // PseudoVREDMIN_VS_M1_E64_MASK
|
|
0U, // PseudoVREDMIN_VS_M1_E8
|
|
0U, // PseudoVREDMIN_VS_M1_E8_MASK
|
|
0U, // PseudoVREDMIN_VS_M2_E16
|
|
0U, // PseudoVREDMIN_VS_M2_E16_MASK
|
|
0U, // PseudoVREDMIN_VS_M2_E32
|
|
0U, // PseudoVREDMIN_VS_M2_E32_MASK
|
|
0U, // PseudoVREDMIN_VS_M2_E64
|
|
0U, // PseudoVREDMIN_VS_M2_E64_MASK
|
|
0U, // PseudoVREDMIN_VS_M2_E8
|
|
0U, // PseudoVREDMIN_VS_M2_E8_MASK
|
|
0U, // PseudoVREDMIN_VS_M4_E16
|
|
0U, // PseudoVREDMIN_VS_M4_E16_MASK
|
|
0U, // PseudoVREDMIN_VS_M4_E32
|
|
0U, // PseudoVREDMIN_VS_M4_E32_MASK
|
|
0U, // PseudoVREDMIN_VS_M4_E64
|
|
0U, // PseudoVREDMIN_VS_M4_E64_MASK
|
|
0U, // PseudoVREDMIN_VS_M4_E8
|
|
0U, // PseudoVREDMIN_VS_M4_E8_MASK
|
|
0U, // PseudoVREDMIN_VS_M8_E16
|
|
0U, // PseudoVREDMIN_VS_M8_E16_MASK
|
|
0U, // PseudoVREDMIN_VS_M8_E32
|
|
0U, // PseudoVREDMIN_VS_M8_E32_MASK
|
|
0U, // PseudoVREDMIN_VS_M8_E64
|
|
0U, // PseudoVREDMIN_VS_M8_E64_MASK
|
|
0U, // PseudoVREDMIN_VS_M8_E8
|
|
0U, // PseudoVREDMIN_VS_M8_E8_MASK
|
|
0U, // PseudoVREDMIN_VS_MF2_E16
|
|
0U, // PseudoVREDMIN_VS_MF2_E16_MASK
|
|
0U, // PseudoVREDMIN_VS_MF2_E32
|
|
0U, // PseudoVREDMIN_VS_MF2_E32_MASK
|
|
0U, // PseudoVREDMIN_VS_MF2_E8
|
|
0U, // PseudoVREDMIN_VS_MF2_E8_MASK
|
|
0U, // PseudoVREDMIN_VS_MF4_E16
|
|
0U, // PseudoVREDMIN_VS_MF4_E16_MASK
|
|
0U, // PseudoVREDMIN_VS_MF4_E8
|
|
0U, // PseudoVREDMIN_VS_MF4_E8_MASK
|
|
0U, // PseudoVREDMIN_VS_MF8_E8
|
|
0U, // PseudoVREDMIN_VS_MF8_E8_MASK
|
|
0U, // PseudoVREDOR_VS_M1_E16
|
|
0U, // PseudoVREDOR_VS_M1_E16_MASK
|
|
0U, // PseudoVREDOR_VS_M1_E32
|
|
0U, // PseudoVREDOR_VS_M1_E32_MASK
|
|
0U, // PseudoVREDOR_VS_M1_E64
|
|
0U, // PseudoVREDOR_VS_M1_E64_MASK
|
|
0U, // PseudoVREDOR_VS_M1_E8
|
|
0U, // PseudoVREDOR_VS_M1_E8_MASK
|
|
0U, // PseudoVREDOR_VS_M2_E16
|
|
0U, // PseudoVREDOR_VS_M2_E16_MASK
|
|
0U, // PseudoVREDOR_VS_M2_E32
|
|
0U, // PseudoVREDOR_VS_M2_E32_MASK
|
|
0U, // PseudoVREDOR_VS_M2_E64
|
|
0U, // PseudoVREDOR_VS_M2_E64_MASK
|
|
0U, // PseudoVREDOR_VS_M2_E8
|
|
0U, // PseudoVREDOR_VS_M2_E8_MASK
|
|
0U, // PseudoVREDOR_VS_M4_E16
|
|
0U, // PseudoVREDOR_VS_M4_E16_MASK
|
|
0U, // PseudoVREDOR_VS_M4_E32
|
|
0U, // PseudoVREDOR_VS_M4_E32_MASK
|
|
0U, // PseudoVREDOR_VS_M4_E64
|
|
0U, // PseudoVREDOR_VS_M4_E64_MASK
|
|
0U, // PseudoVREDOR_VS_M4_E8
|
|
0U, // PseudoVREDOR_VS_M4_E8_MASK
|
|
0U, // PseudoVREDOR_VS_M8_E16
|
|
0U, // PseudoVREDOR_VS_M8_E16_MASK
|
|
0U, // PseudoVREDOR_VS_M8_E32
|
|
0U, // PseudoVREDOR_VS_M8_E32_MASK
|
|
0U, // PseudoVREDOR_VS_M8_E64
|
|
0U, // PseudoVREDOR_VS_M8_E64_MASK
|
|
0U, // PseudoVREDOR_VS_M8_E8
|
|
0U, // PseudoVREDOR_VS_M8_E8_MASK
|
|
0U, // PseudoVREDOR_VS_MF2_E16
|
|
0U, // PseudoVREDOR_VS_MF2_E16_MASK
|
|
0U, // PseudoVREDOR_VS_MF2_E32
|
|
0U, // PseudoVREDOR_VS_MF2_E32_MASK
|
|
0U, // PseudoVREDOR_VS_MF2_E8
|
|
0U, // PseudoVREDOR_VS_MF2_E8_MASK
|
|
0U, // PseudoVREDOR_VS_MF4_E16
|
|
0U, // PseudoVREDOR_VS_MF4_E16_MASK
|
|
0U, // PseudoVREDOR_VS_MF4_E8
|
|
0U, // PseudoVREDOR_VS_MF4_E8_MASK
|
|
0U, // PseudoVREDOR_VS_MF8_E8
|
|
0U, // PseudoVREDOR_VS_MF8_E8_MASK
|
|
0U, // PseudoVREDSUM_VS_M1_E16
|
|
0U, // PseudoVREDSUM_VS_M1_E16_MASK
|
|
0U, // PseudoVREDSUM_VS_M1_E32
|
|
0U, // PseudoVREDSUM_VS_M1_E32_MASK
|
|
0U, // PseudoVREDSUM_VS_M1_E64
|
|
0U, // PseudoVREDSUM_VS_M1_E64_MASK
|
|
0U, // PseudoVREDSUM_VS_M1_E8
|
|
0U, // PseudoVREDSUM_VS_M1_E8_MASK
|
|
0U, // PseudoVREDSUM_VS_M2_E16
|
|
0U, // PseudoVREDSUM_VS_M2_E16_MASK
|
|
0U, // PseudoVREDSUM_VS_M2_E32
|
|
0U, // PseudoVREDSUM_VS_M2_E32_MASK
|
|
0U, // PseudoVREDSUM_VS_M2_E64
|
|
0U, // PseudoVREDSUM_VS_M2_E64_MASK
|
|
0U, // PseudoVREDSUM_VS_M2_E8
|
|
0U, // PseudoVREDSUM_VS_M2_E8_MASK
|
|
0U, // PseudoVREDSUM_VS_M4_E16
|
|
0U, // PseudoVREDSUM_VS_M4_E16_MASK
|
|
0U, // PseudoVREDSUM_VS_M4_E32
|
|
0U, // PseudoVREDSUM_VS_M4_E32_MASK
|
|
0U, // PseudoVREDSUM_VS_M4_E64
|
|
0U, // PseudoVREDSUM_VS_M4_E64_MASK
|
|
0U, // PseudoVREDSUM_VS_M4_E8
|
|
0U, // PseudoVREDSUM_VS_M4_E8_MASK
|
|
0U, // PseudoVREDSUM_VS_M8_E16
|
|
0U, // PseudoVREDSUM_VS_M8_E16_MASK
|
|
0U, // PseudoVREDSUM_VS_M8_E32
|
|
0U, // PseudoVREDSUM_VS_M8_E32_MASK
|
|
0U, // PseudoVREDSUM_VS_M8_E64
|
|
0U, // PseudoVREDSUM_VS_M8_E64_MASK
|
|
0U, // PseudoVREDSUM_VS_M8_E8
|
|
0U, // PseudoVREDSUM_VS_M8_E8_MASK
|
|
0U, // PseudoVREDSUM_VS_MF2_E16
|
|
0U, // PseudoVREDSUM_VS_MF2_E16_MASK
|
|
0U, // PseudoVREDSUM_VS_MF2_E32
|
|
0U, // PseudoVREDSUM_VS_MF2_E32_MASK
|
|
0U, // PseudoVREDSUM_VS_MF2_E8
|
|
0U, // PseudoVREDSUM_VS_MF2_E8_MASK
|
|
0U, // PseudoVREDSUM_VS_MF4_E16
|
|
0U, // PseudoVREDSUM_VS_MF4_E16_MASK
|
|
0U, // PseudoVREDSUM_VS_MF4_E8
|
|
0U, // PseudoVREDSUM_VS_MF4_E8_MASK
|
|
0U, // PseudoVREDSUM_VS_MF8_E8
|
|
0U, // PseudoVREDSUM_VS_MF8_E8_MASK
|
|
0U, // PseudoVREDXOR_VS_M1_E16
|
|
0U, // PseudoVREDXOR_VS_M1_E16_MASK
|
|
0U, // PseudoVREDXOR_VS_M1_E32
|
|
0U, // PseudoVREDXOR_VS_M1_E32_MASK
|
|
0U, // PseudoVREDXOR_VS_M1_E64
|
|
0U, // PseudoVREDXOR_VS_M1_E64_MASK
|
|
0U, // PseudoVREDXOR_VS_M1_E8
|
|
0U, // PseudoVREDXOR_VS_M1_E8_MASK
|
|
0U, // PseudoVREDXOR_VS_M2_E16
|
|
0U, // PseudoVREDXOR_VS_M2_E16_MASK
|
|
0U, // PseudoVREDXOR_VS_M2_E32
|
|
0U, // PseudoVREDXOR_VS_M2_E32_MASK
|
|
0U, // PseudoVREDXOR_VS_M2_E64
|
|
0U, // PseudoVREDXOR_VS_M2_E64_MASK
|
|
0U, // PseudoVREDXOR_VS_M2_E8
|
|
0U, // PseudoVREDXOR_VS_M2_E8_MASK
|
|
0U, // PseudoVREDXOR_VS_M4_E16
|
|
0U, // PseudoVREDXOR_VS_M4_E16_MASK
|
|
0U, // PseudoVREDXOR_VS_M4_E32
|
|
0U, // PseudoVREDXOR_VS_M4_E32_MASK
|
|
0U, // PseudoVREDXOR_VS_M4_E64
|
|
0U, // PseudoVREDXOR_VS_M4_E64_MASK
|
|
0U, // PseudoVREDXOR_VS_M4_E8
|
|
0U, // PseudoVREDXOR_VS_M4_E8_MASK
|
|
0U, // PseudoVREDXOR_VS_M8_E16
|
|
0U, // PseudoVREDXOR_VS_M8_E16_MASK
|
|
0U, // PseudoVREDXOR_VS_M8_E32
|
|
0U, // PseudoVREDXOR_VS_M8_E32_MASK
|
|
0U, // PseudoVREDXOR_VS_M8_E64
|
|
0U, // PseudoVREDXOR_VS_M8_E64_MASK
|
|
0U, // PseudoVREDXOR_VS_M8_E8
|
|
0U, // PseudoVREDXOR_VS_M8_E8_MASK
|
|
0U, // PseudoVREDXOR_VS_MF2_E16
|
|
0U, // PseudoVREDXOR_VS_MF2_E16_MASK
|
|
0U, // PseudoVREDXOR_VS_MF2_E32
|
|
0U, // PseudoVREDXOR_VS_MF2_E32_MASK
|
|
0U, // PseudoVREDXOR_VS_MF2_E8
|
|
0U, // PseudoVREDXOR_VS_MF2_E8_MASK
|
|
0U, // PseudoVREDXOR_VS_MF4_E16
|
|
0U, // PseudoVREDXOR_VS_MF4_E16_MASK
|
|
0U, // PseudoVREDXOR_VS_MF4_E8
|
|
0U, // PseudoVREDXOR_VS_MF4_E8_MASK
|
|
0U, // PseudoVREDXOR_VS_MF8_E8
|
|
0U, // PseudoVREDXOR_VS_MF8_E8_MASK
|
|
0U, // PseudoVRELOAD2_M1
|
|
0U, // PseudoVRELOAD2_M2
|
|
0U, // PseudoVRELOAD2_M4
|
|
0U, // PseudoVRELOAD2_MF2
|
|
0U, // PseudoVRELOAD2_MF4
|
|
0U, // PseudoVRELOAD2_MF8
|
|
0U, // PseudoVRELOAD3_M1
|
|
0U, // PseudoVRELOAD3_M2
|
|
0U, // PseudoVRELOAD3_MF2
|
|
0U, // PseudoVRELOAD3_MF4
|
|
0U, // PseudoVRELOAD3_MF8
|
|
0U, // PseudoVRELOAD4_M1
|
|
0U, // PseudoVRELOAD4_M2
|
|
0U, // PseudoVRELOAD4_MF2
|
|
0U, // PseudoVRELOAD4_MF4
|
|
0U, // PseudoVRELOAD4_MF8
|
|
0U, // PseudoVRELOAD5_M1
|
|
0U, // PseudoVRELOAD5_MF2
|
|
0U, // PseudoVRELOAD5_MF4
|
|
0U, // PseudoVRELOAD5_MF8
|
|
0U, // PseudoVRELOAD6_M1
|
|
0U, // PseudoVRELOAD6_MF2
|
|
0U, // PseudoVRELOAD6_MF4
|
|
0U, // PseudoVRELOAD6_MF8
|
|
0U, // PseudoVRELOAD7_M1
|
|
0U, // PseudoVRELOAD7_MF2
|
|
0U, // PseudoVRELOAD7_MF4
|
|
0U, // PseudoVRELOAD7_MF8
|
|
0U, // PseudoVRELOAD8_M1
|
|
0U, // PseudoVRELOAD8_MF2
|
|
0U, // PseudoVRELOAD8_MF4
|
|
0U, // PseudoVRELOAD8_MF8
|
|
0U, // PseudoVREMU_VV_M1_E16
|
|
0U, // PseudoVREMU_VV_M1_E16_MASK
|
|
0U, // PseudoVREMU_VV_M1_E32
|
|
0U, // PseudoVREMU_VV_M1_E32_MASK
|
|
0U, // PseudoVREMU_VV_M1_E64
|
|
0U, // PseudoVREMU_VV_M1_E64_MASK
|
|
0U, // PseudoVREMU_VV_M1_E8
|
|
0U, // PseudoVREMU_VV_M1_E8_MASK
|
|
0U, // PseudoVREMU_VV_M2_E16
|
|
0U, // PseudoVREMU_VV_M2_E16_MASK
|
|
0U, // PseudoVREMU_VV_M2_E32
|
|
0U, // PseudoVREMU_VV_M2_E32_MASK
|
|
0U, // PseudoVREMU_VV_M2_E64
|
|
0U, // PseudoVREMU_VV_M2_E64_MASK
|
|
0U, // PseudoVREMU_VV_M2_E8
|
|
0U, // PseudoVREMU_VV_M2_E8_MASK
|
|
0U, // PseudoVREMU_VV_M4_E16
|
|
0U, // PseudoVREMU_VV_M4_E16_MASK
|
|
0U, // PseudoVREMU_VV_M4_E32
|
|
0U, // PseudoVREMU_VV_M4_E32_MASK
|
|
0U, // PseudoVREMU_VV_M4_E64
|
|
0U, // PseudoVREMU_VV_M4_E64_MASK
|
|
0U, // PseudoVREMU_VV_M4_E8
|
|
0U, // PseudoVREMU_VV_M4_E8_MASK
|
|
0U, // PseudoVREMU_VV_M8_E16
|
|
0U, // PseudoVREMU_VV_M8_E16_MASK
|
|
0U, // PseudoVREMU_VV_M8_E32
|
|
0U, // PseudoVREMU_VV_M8_E32_MASK
|
|
0U, // PseudoVREMU_VV_M8_E64
|
|
0U, // PseudoVREMU_VV_M8_E64_MASK
|
|
0U, // PseudoVREMU_VV_M8_E8
|
|
0U, // PseudoVREMU_VV_M8_E8_MASK
|
|
0U, // PseudoVREMU_VV_MF2_E16
|
|
0U, // PseudoVREMU_VV_MF2_E16_MASK
|
|
0U, // PseudoVREMU_VV_MF2_E32
|
|
0U, // PseudoVREMU_VV_MF2_E32_MASK
|
|
0U, // PseudoVREMU_VV_MF2_E8
|
|
0U, // PseudoVREMU_VV_MF2_E8_MASK
|
|
0U, // PseudoVREMU_VV_MF4_E16
|
|
0U, // PseudoVREMU_VV_MF4_E16_MASK
|
|
0U, // PseudoVREMU_VV_MF4_E8
|
|
0U, // PseudoVREMU_VV_MF4_E8_MASK
|
|
0U, // PseudoVREMU_VV_MF8_E8
|
|
0U, // PseudoVREMU_VV_MF8_E8_MASK
|
|
0U, // PseudoVREMU_VX_M1_E16
|
|
0U, // PseudoVREMU_VX_M1_E16_MASK
|
|
0U, // PseudoVREMU_VX_M1_E32
|
|
0U, // PseudoVREMU_VX_M1_E32_MASK
|
|
0U, // PseudoVREMU_VX_M1_E64
|
|
0U, // PseudoVREMU_VX_M1_E64_MASK
|
|
0U, // PseudoVREMU_VX_M1_E8
|
|
0U, // PseudoVREMU_VX_M1_E8_MASK
|
|
0U, // PseudoVREMU_VX_M2_E16
|
|
0U, // PseudoVREMU_VX_M2_E16_MASK
|
|
0U, // PseudoVREMU_VX_M2_E32
|
|
0U, // PseudoVREMU_VX_M2_E32_MASK
|
|
0U, // PseudoVREMU_VX_M2_E64
|
|
0U, // PseudoVREMU_VX_M2_E64_MASK
|
|
0U, // PseudoVREMU_VX_M2_E8
|
|
0U, // PseudoVREMU_VX_M2_E8_MASK
|
|
0U, // PseudoVREMU_VX_M4_E16
|
|
0U, // PseudoVREMU_VX_M4_E16_MASK
|
|
0U, // PseudoVREMU_VX_M4_E32
|
|
0U, // PseudoVREMU_VX_M4_E32_MASK
|
|
0U, // PseudoVREMU_VX_M4_E64
|
|
0U, // PseudoVREMU_VX_M4_E64_MASK
|
|
0U, // PseudoVREMU_VX_M4_E8
|
|
0U, // PseudoVREMU_VX_M4_E8_MASK
|
|
0U, // PseudoVREMU_VX_M8_E16
|
|
0U, // PseudoVREMU_VX_M8_E16_MASK
|
|
0U, // PseudoVREMU_VX_M8_E32
|
|
0U, // PseudoVREMU_VX_M8_E32_MASK
|
|
0U, // PseudoVREMU_VX_M8_E64
|
|
0U, // PseudoVREMU_VX_M8_E64_MASK
|
|
0U, // PseudoVREMU_VX_M8_E8
|
|
0U, // PseudoVREMU_VX_M8_E8_MASK
|
|
0U, // PseudoVREMU_VX_MF2_E16
|
|
0U, // PseudoVREMU_VX_MF2_E16_MASK
|
|
0U, // PseudoVREMU_VX_MF2_E32
|
|
0U, // PseudoVREMU_VX_MF2_E32_MASK
|
|
0U, // PseudoVREMU_VX_MF2_E8
|
|
0U, // PseudoVREMU_VX_MF2_E8_MASK
|
|
0U, // PseudoVREMU_VX_MF4_E16
|
|
0U, // PseudoVREMU_VX_MF4_E16_MASK
|
|
0U, // PseudoVREMU_VX_MF4_E8
|
|
0U, // PseudoVREMU_VX_MF4_E8_MASK
|
|
0U, // PseudoVREMU_VX_MF8_E8
|
|
0U, // PseudoVREMU_VX_MF8_E8_MASK
|
|
0U, // PseudoVREM_VV_M1_E16
|
|
0U, // PseudoVREM_VV_M1_E16_MASK
|
|
0U, // PseudoVREM_VV_M1_E32
|
|
0U, // PseudoVREM_VV_M1_E32_MASK
|
|
0U, // PseudoVREM_VV_M1_E64
|
|
0U, // PseudoVREM_VV_M1_E64_MASK
|
|
0U, // PseudoVREM_VV_M1_E8
|
|
0U, // PseudoVREM_VV_M1_E8_MASK
|
|
0U, // PseudoVREM_VV_M2_E16
|
|
0U, // PseudoVREM_VV_M2_E16_MASK
|
|
0U, // PseudoVREM_VV_M2_E32
|
|
0U, // PseudoVREM_VV_M2_E32_MASK
|
|
0U, // PseudoVREM_VV_M2_E64
|
|
0U, // PseudoVREM_VV_M2_E64_MASK
|
|
0U, // PseudoVREM_VV_M2_E8
|
|
0U, // PseudoVREM_VV_M2_E8_MASK
|
|
0U, // PseudoVREM_VV_M4_E16
|
|
0U, // PseudoVREM_VV_M4_E16_MASK
|
|
0U, // PseudoVREM_VV_M4_E32
|
|
0U, // PseudoVREM_VV_M4_E32_MASK
|
|
0U, // PseudoVREM_VV_M4_E64
|
|
0U, // PseudoVREM_VV_M4_E64_MASK
|
|
0U, // PseudoVREM_VV_M4_E8
|
|
0U, // PseudoVREM_VV_M4_E8_MASK
|
|
0U, // PseudoVREM_VV_M8_E16
|
|
0U, // PseudoVREM_VV_M8_E16_MASK
|
|
0U, // PseudoVREM_VV_M8_E32
|
|
0U, // PseudoVREM_VV_M8_E32_MASK
|
|
0U, // PseudoVREM_VV_M8_E64
|
|
0U, // PseudoVREM_VV_M8_E64_MASK
|
|
0U, // PseudoVREM_VV_M8_E8
|
|
0U, // PseudoVREM_VV_M8_E8_MASK
|
|
0U, // PseudoVREM_VV_MF2_E16
|
|
0U, // PseudoVREM_VV_MF2_E16_MASK
|
|
0U, // PseudoVREM_VV_MF2_E32
|
|
0U, // PseudoVREM_VV_MF2_E32_MASK
|
|
0U, // PseudoVREM_VV_MF2_E8
|
|
0U, // PseudoVREM_VV_MF2_E8_MASK
|
|
0U, // PseudoVREM_VV_MF4_E16
|
|
0U, // PseudoVREM_VV_MF4_E16_MASK
|
|
0U, // PseudoVREM_VV_MF4_E8
|
|
0U, // PseudoVREM_VV_MF4_E8_MASK
|
|
0U, // PseudoVREM_VV_MF8_E8
|
|
0U, // PseudoVREM_VV_MF8_E8_MASK
|
|
0U, // PseudoVREM_VX_M1_E16
|
|
0U, // PseudoVREM_VX_M1_E16_MASK
|
|
0U, // PseudoVREM_VX_M1_E32
|
|
0U, // PseudoVREM_VX_M1_E32_MASK
|
|
0U, // PseudoVREM_VX_M1_E64
|
|
0U, // PseudoVREM_VX_M1_E64_MASK
|
|
0U, // PseudoVREM_VX_M1_E8
|
|
0U, // PseudoVREM_VX_M1_E8_MASK
|
|
0U, // PseudoVREM_VX_M2_E16
|
|
0U, // PseudoVREM_VX_M2_E16_MASK
|
|
0U, // PseudoVREM_VX_M2_E32
|
|
0U, // PseudoVREM_VX_M2_E32_MASK
|
|
0U, // PseudoVREM_VX_M2_E64
|
|
0U, // PseudoVREM_VX_M2_E64_MASK
|
|
0U, // PseudoVREM_VX_M2_E8
|
|
0U, // PseudoVREM_VX_M2_E8_MASK
|
|
0U, // PseudoVREM_VX_M4_E16
|
|
0U, // PseudoVREM_VX_M4_E16_MASK
|
|
0U, // PseudoVREM_VX_M4_E32
|
|
0U, // PseudoVREM_VX_M4_E32_MASK
|
|
0U, // PseudoVREM_VX_M4_E64
|
|
0U, // PseudoVREM_VX_M4_E64_MASK
|
|
0U, // PseudoVREM_VX_M4_E8
|
|
0U, // PseudoVREM_VX_M4_E8_MASK
|
|
0U, // PseudoVREM_VX_M8_E16
|
|
0U, // PseudoVREM_VX_M8_E16_MASK
|
|
0U, // PseudoVREM_VX_M8_E32
|
|
0U, // PseudoVREM_VX_M8_E32_MASK
|
|
0U, // PseudoVREM_VX_M8_E64
|
|
0U, // PseudoVREM_VX_M8_E64_MASK
|
|
0U, // PseudoVREM_VX_M8_E8
|
|
0U, // PseudoVREM_VX_M8_E8_MASK
|
|
0U, // PseudoVREM_VX_MF2_E16
|
|
0U, // PseudoVREM_VX_MF2_E16_MASK
|
|
0U, // PseudoVREM_VX_MF2_E32
|
|
0U, // PseudoVREM_VX_MF2_E32_MASK
|
|
0U, // PseudoVREM_VX_MF2_E8
|
|
0U, // PseudoVREM_VX_MF2_E8_MASK
|
|
0U, // PseudoVREM_VX_MF4_E16
|
|
0U, // PseudoVREM_VX_MF4_E16_MASK
|
|
0U, // PseudoVREM_VX_MF4_E8
|
|
0U, // PseudoVREM_VX_MF4_E8_MASK
|
|
0U, // PseudoVREM_VX_MF8_E8
|
|
0U, // PseudoVREM_VX_MF8_E8_MASK
|
|
0U, // PseudoVREV8_V_M1
|
|
0U, // PseudoVREV8_V_M1_MASK
|
|
0U, // PseudoVREV8_V_M2
|
|
0U, // PseudoVREV8_V_M2_MASK
|
|
0U, // PseudoVREV8_V_M4
|
|
0U, // PseudoVREV8_V_M4_MASK
|
|
0U, // PseudoVREV8_V_M8
|
|
0U, // PseudoVREV8_V_M8_MASK
|
|
0U, // PseudoVREV8_V_MF2
|
|
0U, // PseudoVREV8_V_MF2_MASK
|
|
0U, // PseudoVREV8_V_MF4
|
|
0U, // PseudoVREV8_V_MF4_MASK
|
|
0U, // PseudoVREV8_V_MF8
|
|
0U, // PseudoVREV8_V_MF8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E16_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E16_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E16_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E16_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E16_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E16_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E16_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E16_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E32_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E32_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E32_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E32_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E32_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E32_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E32_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E32_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E64_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E64_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E64_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E64_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E64_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E64_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E64_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E64_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E8_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E8_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E8_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E8_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E8_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E8_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E8_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_M1_E8_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E16_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E16_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E16_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E16_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E16_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E16_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E16_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E16_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E32_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E32_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E32_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E32_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E32_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E32_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E32_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E32_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E64_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E64_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E64_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E64_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E64_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E64_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E64_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E64_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E8_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E8_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E8_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E8_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E8_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E8_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E8_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_M2_E8_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E16_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E16_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E16_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E16_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E16_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E16_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E16_M8
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E16_M8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E32_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E32_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E32_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E32_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E32_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E32_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E32_M8
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E32_M8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E64_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E64_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E64_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E64_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E64_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E64_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E64_M8
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E64_M8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E8_M1
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E8_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E8_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E8_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E8_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E8_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E8_M8
|
|
0U, // PseudoVRGATHEREI16_VV_M4_E8_M8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E16_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E16_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E16_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E16_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E16_M8
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E16_M8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E32_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E32_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E32_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E32_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E32_M8
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E32_M8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E64_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E64_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E64_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E64_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E64_M8
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E64_M8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E8_M2
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E8_M2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E8_M4
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E8_M4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E8_M8
|
|
0U, // PseudoVRGATHEREI16_VV_M8_E8_M8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E16_M1
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E16_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E16_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E16_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E16_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E16_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E16_MF8
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E16_MF8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E32_M1
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E32_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E32_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E32_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E32_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E32_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E32_MF8
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E32_MF8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E8_M1
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E8_M1_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E8_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E8_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E8_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E8_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E8_MF8
|
|
0U, // PseudoVRGATHEREI16_VV_MF2_E8_MF8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E16_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E16_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E16_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E16_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E16_MF8
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E16_MF8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E8_MF2
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E8_MF2_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E8_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E8_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E8_MF8
|
|
0U, // PseudoVRGATHEREI16_VV_MF4_E8_MF8_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF8_E8_MF4
|
|
0U, // PseudoVRGATHEREI16_VV_MF8_E8_MF4_MASK
|
|
0U, // PseudoVRGATHEREI16_VV_MF8_E8_MF8
|
|
0U, // PseudoVRGATHEREI16_VV_MF8_E8_MF8_MASK
|
|
0U, // PseudoVRGATHER_VI_M1
|
|
0U, // PseudoVRGATHER_VI_M1_MASK
|
|
0U, // PseudoVRGATHER_VI_M2
|
|
0U, // PseudoVRGATHER_VI_M2_MASK
|
|
0U, // PseudoVRGATHER_VI_M4
|
|
0U, // PseudoVRGATHER_VI_M4_MASK
|
|
0U, // PseudoVRGATHER_VI_M8
|
|
0U, // PseudoVRGATHER_VI_M8_MASK
|
|
0U, // PseudoVRGATHER_VI_MF2
|
|
0U, // PseudoVRGATHER_VI_MF2_MASK
|
|
0U, // PseudoVRGATHER_VI_MF4
|
|
0U, // PseudoVRGATHER_VI_MF4_MASK
|
|
0U, // PseudoVRGATHER_VI_MF8
|
|
0U, // PseudoVRGATHER_VI_MF8_MASK
|
|
0U, // PseudoVRGATHER_VV_M1_E16
|
|
0U, // PseudoVRGATHER_VV_M1_E16_MASK
|
|
0U, // PseudoVRGATHER_VV_M1_E32
|
|
0U, // PseudoVRGATHER_VV_M1_E32_MASK
|
|
0U, // PseudoVRGATHER_VV_M1_E64
|
|
0U, // PseudoVRGATHER_VV_M1_E64_MASK
|
|
0U, // PseudoVRGATHER_VV_M1_E8
|
|
0U, // PseudoVRGATHER_VV_M1_E8_MASK
|
|
0U, // PseudoVRGATHER_VV_M2_E16
|
|
0U, // PseudoVRGATHER_VV_M2_E16_MASK
|
|
0U, // PseudoVRGATHER_VV_M2_E32
|
|
0U, // PseudoVRGATHER_VV_M2_E32_MASK
|
|
0U, // PseudoVRGATHER_VV_M2_E64
|
|
0U, // PseudoVRGATHER_VV_M2_E64_MASK
|
|
0U, // PseudoVRGATHER_VV_M2_E8
|
|
0U, // PseudoVRGATHER_VV_M2_E8_MASK
|
|
0U, // PseudoVRGATHER_VV_M4_E16
|
|
0U, // PseudoVRGATHER_VV_M4_E16_MASK
|
|
0U, // PseudoVRGATHER_VV_M4_E32
|
|
0U, // PseudoVRGATHER_VV_M4_E32_MASK
|
|
0U, // PseudoVRGATHER_VV_M4_E64
|
|
0U, // PseudoVRGATHER_VV_M4_E64_MASK
|
|
0U, // PseudoVRGATHER_VV_M4_E8
|
|
0U, // PseudoVRGATHER_VV_M4_E8_MASK
|
|
0U, // PseudoVRGATHER_VV_M8_E16
|
|
0U, // PseudoVRGATHER_VV_M8_E16_MASK
|
|
0U, // PseudoVRGATHER_VV_M8_E32
|
|
0U, // PseudoVRGATHER_VV_M8_E32_MASK
|
|
0U, // PseudoVRGATHER_VV_M8_E64
|
|
0U, // PseudoVRGATHER_VV_M8_E64_MASK
|
|
0U, // PseudoVRGATHER_VV_M8_E8
|
|
0U, // PseudoVRGATHER_VV_M8_E8_MASK
|
|
0U, // PseudoVRGATHER_VV_MF2_E16
|
|
0U, // PseudoVRGATHER_VV_MF2_E16_MASK
|
|
0U, // PseudoVRGATHER_VV_MF2_E32
|
|
0U, // PseudoVRGATHER_VV_MF2_E32_MASK
|
|
0U, // PseudoVRGATHER_VV_MF2_E8
|
|
0U, // PseudoVRGATHER_VV_MF2_E8_MASK
|
|
0U, // PseudoVRGATHER_VV_MF4_E16
|
|
0U, // PseudoVRGATHER_VV_MF4_E16_MASK
|
|
0U, // PseudoVRGATHER_VV_MF4_E8
|
|
0U, // PseudoVRGATHER_VV_MF4_E8_MASK
|
|
0U, // PseudoVRGATHER_VV_MF8_E8
|
|
0U, // PseudoVRGATHER_VV_MF8_E8_MASK
|
|
0U, // PseudoVRGATHER_VX_M1
|
|
0U, // PseudoVRGATHER_VX_M1_MASK
|
|
0U, // PseudoVRGATHER_VX_M2
|
|
0U, // PseudoVRGATHER_VX_M2_MASK
|
|
0U, // PseudoVRGATHER_VX_M4
|
|
0U, // PseudoVRGATHER_VX_M4_MASK
|
|
0U, // PseudoVRGATHER_VX_M8
|
|
0U, // PseudoVRGATHER_VX_M8_MASK
|
|
0U, // PseudoVRGATHER_VX_MF2
|
|
0U, // PseudoVRGATHER_VX_MF2_MASK
|
|
0U, // PseudoVRGATHER_VX_MF4
|
|
0U, // PseudoVRGATHER_VX_MF4_MASK
|
|
0U, // PseudoVRGATHER_VX_MF8
|
|
0U, // PseudoVRGATHER_VX_MF8_MASK
|
|
0U, // PseudoVROL_VV_M1
|
|
0U, // PseudoVROL_VV_M1_MASK
|
|
0U, // PseudoVROL_VV_M2
|
|
0U, // PseudoVROL_VV_M2_MASK
|
|
0U, // PseudoVROL_VV_M4
|
|
0U, // PseudoVROL_VV_M4_MASK
|
|
0U, // PseudoVROL_VV_M8
|
|
0U, // PseudoVROL_VV_M8_MASK
|
|
0U, // PseudoVROL_VV_MF2
|
|
0U, // PseudoVROL_VV_MF2_MASK
|
|
0U, // PseudoVROL_VV_MF4
|
|
0U, // PseudoVROL_VV_MF4_MASK
|
|
0U, // PseudoVROL_VV_MF8
|
|
0U, // PseudoVROL_VV_MF8_MASK
|
|
0U, // PseudoVROL_VX_M1
|
|
0U, // PseudoVROL_VX_M1_MASK
|
|
0U, // PseudoVROL_VX_M2
|
|
0U, // PseudoVROL_VX_M2_MASK
|
|
0U, // PseudoVROL_VX_M4
|
|
0U, // PseudoVROL_VX_M4_MASK
|
|
0U, // PseudoVROL_VX_M8
|
|
0U, // PseudoVROL_VX_M8_MASK
|
|
0U, // PseudoVROL_VX_MF2
|
|
0U, // PseudoVROL_VX_MF2_MASK
|
|
0U, // PseudoVROL_VX_MF4
|
|
0U, // PseudoVROL_VX_MF4_MASK
|
|
0U, // PseudoVROL_VX_MF8
|
|
0U, // PseudoVROL_VX_MF8_MASK
|
|
0U, // PseudoVROR_VI_M1
|
|
0U, // PseudoVROR_VI_M1_MASK
|
|
0U, // PseudoVROR_VI_M2
|
|
0U, // PseudoVROR_VI_M2_MASK
|
|
0U, // PseudoVROR_VI_M4
|
|
0U, // PseudoVROR_VI_M4_MASK
|
|
0U, // PseudoVROR_VI_M8
|
|
0U, // PseudoVROR_VI_M8_MASK
|
|
0U, // PseudoVROR_VI_MF2
|
|
0U, // PseudoVROR_VI_MF2_MASK
|
|
0U, // PseudoVROR_VI_MF4
|
|
0U, // PseudoVROR_VI_MF4_MASK
|
|
0U, // PseudoVROR_VI_MF8
|
|
0U, // PseudoVROR_VI_MF8_MASK
|
|
0U, // PseudoVROR_VV_M1
|
|
0U, // PseudoVROR_VV_M1_MASK
|
|
0U, // PseudoVROR_VV_M2
|
|
0U, // PseudoVROR_VV_M2_MASK
|
|
0U, // PseudoVROR_VV_M4
|
|
0U, // PseudoVROR_VV_M4_MASK
|
|
0U, // PseudoVROR_VV_M8
|
|
0U, // PseudoVROR_VV_M8_MASK
|
|
0U, // PseudoVROR_VV_MF2
|
|
0U, // PseudoVROR_VV_MF2_MASK
|
|
0U, // PseudoVROR_VV_MF4
|
|
0U, // PseudoVROR_VV_MF4_MASK
|
|
0U, // PseudoVROR_VV_MF8
|
|
0U, // PseudoVROR_VV_MF8_MASK
|
|
0U, // PseudoVROR_VX_M1
|
|
0U, // PseudoVROR_VX_M1_MASK
|
|
0U, // PseudoVROR_VX_M2
|
|
0U, // PseudoVROR_VX_M2_MASK
|
|
0U, // PseudoVROR_VX_M4
|
|
0U, // PseudoVROR_VX_M4_MASK
|
|
0U, // PseudoVROR_VX_M8
|
|
0U, // PseudoVROR_VX_M8_MASK
|
|
0U, // PseudoVROR_VX_MF2
|
|
0U, // PseudoVROR_VX_MF2_MASK
|
|
0U, // PseudoVROR_VX_MF4
|
|
0U, // PseudoVROR_VX_MF4_MASK
|
|
0U, // PseudoVROR_VX_MF8
|
|
0U, // PseudoVROR_VX_MF8_MASK
|
|
0U, // PseudoVRSUB_VI_M1
|
|
0U, // PseudoVRSUB_VI_M1_MASK
|
|
0U, // PseudoVRSUB_VI_M2
|
|
0U, // PseudoVRSUB_VI_M2_MASK
|
|
0U, // PseudoVRSUB_VI_M4
|
|
0U, // PseudoVRSUB_VI_M4_MASK
|
|
0U, // PseudoVRSUB_VI_M8
|
|
0U, // PseudoVRSUB_VI_M8_MASK
|
|
0U, // PseudoVRSUB_VI_MF2
|
|
0U, // PseudoVRSUB_VI_MF2_MASK
|
|
0U, // PseudoVRSUB_VI_MF4
|
|
0U, // PseudoVRSUB_VI_MF4_MASK
|
|
0U, // PseudoVRSUB_VI_MF8
|
|
0U, // PseudoVRSUB_VI_MF8_MASK
|
|
0U, // PseudoVRSUB_VX_M1
|
|
0U, // PseudoVRSUB_VX_M1_MASK
|
|
0U, // PseudoVRSUB_VX_M2
|
|
0U, // PseudoVRSUB_VX_M2_MASK
|
|
0U, // PseudoVRSUB_VX_M4
|
|
0U, // PseudoVRSUB_VX_M4_MASK
|
|
0U, // PseudoVRSUB_VX_M8
|
|
0U, // PseudoVRSUB_VX_M8_MASK
|
|
0U, // PseudoVRSUB_VX_MF2
|
|
0U, // PseudoVRSUB_VX_MF2_MASK
|
|
0U, // PseudoVRSUB_VX_MF4
|
|
0U, // PseudoVRSUB_VX_MF4_MASK
|
|
0U, // PseudoVRSUB_VX_MF8
|
|
0U, // PseudoVRSUB_VX_MF8_MASK
|
|
0U, // PseudoVSADDU_VI_M1
|
|
0U, // PseudoVSADDU_VI_M1_MASK
|
|
0U, // PseudoVSADDU_VI_M2
|
|
0U, // PseudoVSADDU_VI_M2_MASK
|
|
0U, // PseudoVSADDU_VI_M4
|
|
0U, // PseudoVSADDU_VI_M4_MASK
|
|
0U, // PseudoVSADDU_VI_M8
|
|
0U, // PseudoVSADDU_VI_M8_MASK
|
|
0U, // PseudoVSADDU_VI_MF2
|
|
0U, // PseudoVSADDU_VI_MF2_MASK
|
|
0U, // PseudoVSADDU_VI_MF4
|
|
0U, // PseudoVSADDU_VI_MF4_MASK
|
|
0U, // PseudoVSADDU_VI_MF8
|
|
0U, // PseudoVSADDU_VI_MF8_MASK
|
|
0U, // PseudoVSADDU_VV_M1
|
|
0U, // PseudoVSADDU_VV_M1_MASK
|
|
0U, // PseudoVSADDU_VV_M2
|
|
0U, // PseudoVSADDU_VV_M2_MASK
|
|
0U, // PseudoVSADDU_VV_M4
|
|
0U, // PseudoVSADDU_VV_M4_MASK
|
|
0U, // PseudoVSADDU_VV_M8
|
|
0U, // PseudoVSADDU_VV_M8_MASK
|
|
0U, // PseudoVSADDU_VV_MF2
|
|
0U, // PseudoVSADDU_VV_MF2_MASK
|
|
0U, // PseudoVSADDU_VV_MF4
|
|
0U, // PseudoVSADDU_VV_MF4_MASK
|
|
0U, // PseudoVSADDU_VV_MF8
|
|
0U, // PseudoVSADDU_VV_MF8_MASK
|
|
0U, // PseudoVSADDU_VX_M1
|
|
0U, // PseudoVSADDU_VX_M1_MASK
|
|
0U, // PseudoVSADDU_VX_M2
|
|
0U, // PseudoVSADDU_VX_M2_MASK
|
|
0U, // PseudoVSADDU_VX_M4
|
|
0U, // PseudoVSADDU_VX_M4_MASK
|
|
0U, // PseudoVSADDU_VX_M8
|
|
0U, // PseudoVSADDU_VX_M8_MASK
|
|
0U, // PseudoVSADDU_VX_MF2
|
|
0U, // PseudoVSADDU_VX_MF2_MASK
|
|
0U, // PseudoVSADDU_VX_MF4
|
|
0U, // PseudoVSADDU_VX_MF4_MASK
|
|
0U, // PseudoVSADDU_VX_MF8
|
|
0U, // PseudoVSADDU_VX_MF8_MASK
|
|
0U, // PseudoVSADD_VI_M1
|
|
0U, // PseudoVSADD_VI_M1_MASK
|
|
0U, // PseudoVSADD_VI_M2
|
|
0U, // PseudoVSADD_VI_M2_MASK
|
|
0U, // PseudoVSADD_VI_M4
|
|
0U, // PseudoVSADD_VI_M4_MASK
|
|
0U, // PseudoVSADD_VI_M8
|
|
0U, // PseudoVSADD_VI_M8_MASK
|
|
0U, // PseudoVSADD_VI_MF2
|
|
0U, // PseudoVSADD_VI_MF2_MASK
|
|
0U, // PseudoVSADD_VI_MF4
|
|
0U, // PseudoVSADD_VI_MF4_MASK
|
|
0U, // PseudoVSADD_VI_MF8
|
|
0U, // PseudoVSADD_VI_MF8_MASK
|
|
0U, // PseudoVSADD_VV_M1
|
|
0U, // PseudoVSADD_VV_M1_MASK
|
|
0U, // PseudoVSADD_VV_M2
|
|
0U, // PseudoVSADD_VV_M2_MASK
|
|
0U, // PseudoVSADD_VV_M4
|
|
0U, // PseudoVSADD_VV_M4_MASK
|
|
0U, // PseudoVSADD_VV_M8
|
|
0U, // PseudoVSADD_VV_M8_MASK
|
|
0U, // PseudoVSADD_VV_MF2
|
|
0U, // PseudoVSADD_VV_MF2_MASK
|
|
0U, // PseudoVSADD_VV_MF4
|
|
0U, // PseudoVSADD_VV_MF4_MASK
|
|
0U, // PseudoVSADD_VV_MF8
|
|
0U, // PseudoVSADD_VV_MF8_MASK
|
|
0U, // PseudoVSADD_VX_M1
|
|
0U, // PseudoVSADD_VX_M1_MASK
|
|
0U, // PseudoVSADD_VX_M2
|
|
0U, // PseudoVSADD_VX_M2_MASK
|
|
0U, // PseudoVSADD_VX_M4
|
|
0U, // PseudoVSADD_VX_M4_MASK
|
|
0U, // PseudoVSADD_VX_M8
|
|
0U, // PseudoVSADD_VX_M8_MASK
|
|
0U, // PseudoVSADD_VX_MF2
|
|
0U, // PseudoVSADD_VX_MF2_MASK
|
|
0U, // PseudoVSADD_VX_MF4
|
|
0U, // PseudoVSADD_VX_MF4_MASK
|
|
0U, // PseudoVSADD_VX_MF8
|
|
0U, // PseudoVSADD_VX_MF8_MASK
|
|
0U, // PseudoVSBC_VVM_M1
|
|
0U, // PseudoVSBC_VVM_M2
|
|
0U, // PseudoVSBC_VVM_M4
|
|
0U, // PseudoVSBC_VVM_M8
|
|
0U, // PseudoVSBC_VVM_MF2
|
|
0U, // PseudoVSBC_VVM_MF4
|
|
0U, // PseudoVSBC_VVM_MF8
|
|
0U, // PseudoVSBC_VXM_M1
|
|
0U, // PseudoVSBC_VXM_M2
|
|
0U, // PseudoVSBC_VXM_M4
|
|
0U, // PseudoVSBC_VXM_M8
|
|
0U, // PseudoVSBC_VXM_MF2
|
|
0U, // PseudoVSBC_VXM_MF4
|
|
0U, // PseudoVSBC_VXM_MF8
|
|
0U, // PseudoVSE16_V_M1
|
|
0U, // PseudoVSE16_V_M1_MASK
|
|
0U, // PseudoVSE16_V_M2
|
|
0U, // PseudoVSE16_V_M2_MASK
|
|
0U, // PseudoVSE16_V_M4
|
|
0U, // PseudoVSE16_V_M4_MASK
|
|
0U, // PseudoVSE16_V_M8
|
|
0U, // PseudoVSE16_V_M8_MASK
|
|
0U, // PseudoVSE16_V_MF2
|
|
0U, // PseudoVSE16_V_MF2_MASK
|
|
0U, // PseudoVSE16_V_MF4
|
|
0U, // PseudoVSE16_V_MF4_MASK
|
|
0U, // PseudoVSE32_V_M1
|
|
0U, // PseudoVSE32_V_M1_MASK
|
|
0U, // PseudoVSE32_V_M2
|
|
0U, // PseudoVSE32_V_M2_MASK
|
|
0U, // PseudoVSE32_V_M4
|
|
0U, // PseudoVSE32_V_M4_MASK
|
|
0U, // PseudoVSE32_V_M8
|
|
0U, // PseudoVSE32_V_M8_MASK
|
|
0U, // PseudoVSE32_V_MF2
|
|
0U, // PseudoVSE32_V_MF2_MASK
|
|
0U, // PseudoVSE64_V_M1
|
|
0U, // PseudoVSE64_V_M1_MASK
|
|
0U, // PseudoVSE64_V_M2
|
|
0U, // PseudoVSE64_V_M2_MASK
|
|
0U, // PseudoVSE64_V_M4
|
|
0U, // PseudoVSE64_V_M4_MASK
|
|
0U, // PseudoVSE64_V_M8
|
|
0U, // PseudoVSE64_V_M8_MASK
|
|
0U, // PseudoVSE8_V_M1
|
|
0U, // PseudoVSE8_V_M1_MASK
|
|
0U, // PseudoVSE8_V_M2
|
|
0U, // PseudoVSE8_V_M2_MASK
|
|
0U, // PseudoVSE8_V_M4
|
|
0U, // PseudoVSE8_V_M4_MASK
|
|
0U, // PseudoVSE8_V_M8
|
|
0U, // PseudoVSE8_V_M8_MASK
|
|
0U, // PseudoVSE8_V_MF2
|
|
0U, // PseudoVSE8_V_MF2_MASK
|
|
0U, // PseudoVSE8_V_MF4
|
|
0U, // PseudoVSE8_V_MF4_MASK
|
|
0U, // PseudoVSE8_V_MF8
|
|
0U, // PseudoVSE8_V_MF8_MASK
|
|
0U, // PseudoVSETIVLI
|
|
0U, // PseudoVSETVLI
|
|
0U, // PseudoVSETVLIX0
|
|
0U, // PseudoVSEXT_VF2_M1
|
|
0U, // PseudoVSEXT_VF2_M1_MASK
|
|
0U, // PseudoVSEXT_VF2_M2
|
|
0U, // PseudoVSEXT_VF2_M2_MASK
|
|
0U, // PseudoVSEXT_VF2_M4
|
|
0U, // PseudoVSEXT_VF2_M4_MASK
|
|
0U, // PseudoVSEXT_VF2_M8
|
|
0U, // PseudoVSEXT_VF2_M8_MASK
|
|
0U, // PseudoVSEXT_VF2_MF2
|
|
0U, // PseudoVSEXT_VF2_MF2_MASK
|
|
0U, // PseudoVSEXT_VF2_MF4
|
|
0U, // PseudoVSEXT_VF2_MF4_MASK
|
|
0U, // PseudoVSEXT_VF4_M1
|
|
0U, // PseudoVSEXT_VF4_M1_MASK
|
|
0U, // PseudoVSEXT_VF4_M2
|
|
0U, // PseudoVSEXT_VF4_M2_MASK
|
|
0U, // PseudoVSEXT_VF4_M4
|
|
0U, // PseudoVSEXT_VF4_M4_MASK
|
|
0U, // PseudoVSEXT_VF4_M8
|
|
0U, // PseudoVSEXT_VF4_M8_MASK
|
|
0U, // PseudoVSEXT_VF4_MF2
|
|
0U, // PseudoVSEXT_VF4_MF2_MASK
|
|
0U, // PseudoVSEXT_VF8_M1
|
|
0U, // PseudoVSEXT_VF8_M1_MASK
|
|
0U, // PseudoVSEXT_VF8_M2
|
|
0U, // PseudoVSEXT_VF8_M2_MASK
|
|
0U, // PseudoVSEXT_VF8_M4
|
|
0U, // PseudoVSEXT_VF8_M4_MASK
|
|
0U, // PseudoVSEXT_VF8_M8
|
|
0U, // PseudoVSEXT_VF8_M8_MASK
|
|
0U, // PseudoVSHA2CH_VV_M1
|
|
0U, // PseudoVSHA2CH_VV_M2
|
|
0U, // PseudoVSHA2CH_VV_M4
|
|
0U, // PseudoVSHA2CH_VV_M8
|
|
0U, // PseudoVSHA2CH_VV_MF2
|
|
0U, // PseudoVSHA2CL_VV_M1
|
|
0U, // PseudoVSHA2CL_VV_M2
|
|
0U, // PseudoVSHA2CL_VV_M4
|
|
0U, // PseudoVSHA2CL_VV_M8
|
|
0U, // PseudoVSHA2CL_VV_MF2
|
|
0U, // PseudoVSHA2MS_VV_M1
|
|
0U, // PseudoVSHA2MS_VV_M2
|
|
0U, // PseudoVSHA2MS_VV_M4
|
|
0U, // PseudoVSHA2MS_VV_M8
|
|
0U, // PseudoVSHA2MS_VV_MF2
|
|
0U, // PseudoVSLIDE1DOWN_VX_M1
|
|
0U, // PseudoVSLIDE1DOWN_VX_M1_MASK
|
|
0U, // PseudoVSLIDE1DOWN_VX_M2
|
|
0U, // PseudoVSLIDE1DOWN_VX_M2_MASK
|
|
0U, // PseudoVSLIDE1DOWN_VX_M4
|
|
0U, // PseudoVSLIDE1DOWN_VX_M4_MASK
|
|
0U, // PseudoVSLIDE1DOWN_VX_M8
|
|
0U, // PseudoVSLIDE1DOWN_VX_M8_MASK
|
|
0U, // PseudoVSLIDE1DOWN_VX_MF2
|
|
0U, // PseudoVSLIDE1DOWN_VX_MF2_MASK
|
|
0U, // PseudoVSLIDE1DOWN_VX_MF4
|
|
0U, // PseudoVSLIDE1DOWN_VX_MF4_MASK
|
|
0U, // PseudoVSLIDE1DOWN_VX_MF8
|
|
0U, // PseudoVSLIDE1DOWN_VX_MF8_MASK
|
|
0U, // PseudoVSLIDE1UP_VX_M1
|
|
0U, // PseudoVSLIDE1UP_VX_M1_MASK
|
|
0U, // PseudoVSLIDE1UP_VX_M2
|
|
0U, // PseudoVSLIDE1UP_VX_M2_MASK
|
|
0U, // PseudoVSLIDE1UP_VX_M4
|
|
0U, // PseudoVSLIDE1UP_VX_M4_MASK
|
|
0U, // PseudoVSLIDE1UP_VX_M8
|
|
0U, // PseudoVSLIDE1UP_VX_M8_MASK
|
|
0U, // PseudoVSLIDE1UP_VX_MF2
|
|
0U, // PseudoVSLIDE1UP_VX_MF2_MASK
|
|
0U, // PseudoVSLIDE1UP_VX_MF4
|
|
0U, // PseudoVSLIDE1UP_VX_MF4_MASK
|
|
0U, // PseudoVSLIDE1UP_VX_MF8
|
|
0U, // PseudoVSLIDE1UP_VX_MF8_MASK
|
|
0U, // PseudoVSLIDEDOWN_VI_M1
|
|
0U, // PseudoVSLIDEDOWN_VI_M1_MASK
|
|
0U, // PseudoVSLIDEDOWN_VI_M2
|
|
0U, // PseudoVSLIDEDOWN_VI_M2_MASK
|
|
0U, // PseudoVSLIDEDOWN_VI_M4
|
|
0U, // PseudoVSLIDEDOWN_VI_M4_MASK
|
|
0U, // PseudoVSLIDEDOWN_VI_M8
|
|
0U, // PseudoVSLIDEDOWN_VI_M8_MASK
|
|
0U, // PseudoVSLIDEDOWN_VI_MF2
|
|
0U, // PseudoVSLIDEDOWN_VI_MF2_MASK
|
|
0U, // PseudoVSLIDEDOWN_VI_MF4
|
|
0U, // PseudoVSLIDEDOWN_VI_MF4_MASK
|
|
0U, // PseudoVSLIDEDOWN_VI_MF8
|
|
0U, // PseudoVSLIDEDOWN_VI_MF8_MASK
|
|
0U, // PseudoVSLIDEDOWN_VX_M1
|
|
0U, // PseudoVSLIDEDOWN_VX_M1_MASK
|
|
0U, // PseudoVSLIDEDOWN_VX_M2
|
|
0U, // PseudoVSLIDEDOWN_VX_M2_MASK
|
|
0U, // PseudoVSLIDEDOWN_VX_M4
|
|
0U, // PseudoVSLIDEDOWN_VX_M4_MASK
|
|
0U, // PseudoVSLIDEDOWN_VX_M8
|
|
0U, // PseudoVSLIDEDOWN_VX_M8_MASK
|
|
0U, // PseudoVSLIDEDOWN_VX_MF2
|
|
0U, // PseudoVSLIDEDOWN_VX_MF2_MASK
|
|
0U, // PseudoVSLIDEDOWN_VX_MF4
|
|
0U, // PseudoVSLIDEDOWN_VX_MF4_MASK
|
|
0U, // PseudoVSLIDEDOWN_VX_MF8
|
|
0U, // PseudoVSLIDEDOWN_VX_MF8_MASK
|
|
0U, // PseudoVSLIDEUP_VI_M1
|
|
0U, // PseudoVSLIDEUP_VI_M1_MASK
|
|
0U, // PseudoVSLIDEUP_VI_M2
|
|
0U, // PseudoVSLIDEUP_VI_M2_MASK
|
|
0U, // PseudoVSLIDEUP_VI_M4
|
|
0U, // PseudoVSLIDEUP_VI_M4_MASK
|
|
0U, // PseudoVSLIDEUP_VI_M8
|
|
0U, // PseudoVSLIDEUP_VI_M8_MASK
|
|
0U, // PseudoVSLIDEUP_VI_MF2
|
|
0U, // PseudoVSLIDEUP_VI_MF2_MASK
|
|
0U, // PseudoVSLIDEUP_VI_MF4
|
|
0U, // PseudoVSLIDEUP_VI_MF4_MASK
|
|
0U, // PseudoVSLIDEUP_VI_MF8
|
|
0U, // PseudoVSLIDEUP_VI_MF8_MASK
|
|
0U, // PseudoVSLIDEUP_VX_M1
|
|
0U, // PseudoVSLIDEUP_VX_M1_MASK
|
|
0U, // PseudoVSLIDEUP_VX_M2
|
|
0U, // PseudoVSLIDEUP_VX_M2_MASK
|
|
0U, // PseudoVSLIDEUP_VX_M4
|
|
0U, // PseudoVSLIDEUP_VX_M4_MASK
|
|
0U, // PseudoVSLIDEUP_VX_M8
|
|
0U, // PseudoVSLIDEUP_VX_M8_MASK
|
|
0U, // PseudoVSLIDEUP_VX_MF2
|
|
0U, // PseudoVSLIDEUP_VX_MF2_MASK
|
|
0U, // PseudoVSLIDEUP_VX_MF4
|
|
0U, // PseudoVSLIDEUP_VX_MF4_MASK
|
|
0U, // PseudoVSLIDEUP_VX_MF8
|
|
0U, // PseudoVSLIDEUP_VX_MF8_MASK
|
|
0U, // PseudoVSLL_VI_M1
|
|
0U, // PseudoVSLL_VI_M1_MASK
|
|
0U, // PseudoVSLL_VI_M2
|
|
0U, // PseudoVSLL_VI_M2_MASK
|
|
0U, // PseudoVSLL_VI_M4
|
|
0U, // PseudoVSLL_VI_M4_MASK
|
|
0U, // PseudoVSLL_VI_M8
|
|
0U, // PseudoVSLL_VI_M8_MASK
|
|
0U, // PseudoVSLL_VI_MF2
|
|
0U, // PseudoVSLL_VI_MF2_MASK
|
|
0U, // PseudoVSLL_VI_MF4
|
|
0U, // PseudoVSLL_VI_MF4_MASK
|
|
0U, // PseudoVSLL_VI_MF8
|
|
0U, // PseudoVSLL_VI_MF8_MASK
|
|
0U, // PseudoVSLL_VV_M1
|
|
0U, // PseudoVSLL_VV_M1_MASK
|
|
0U, // PseudoVSLL_VV_M2
|
|
0U, // PseudoVSLL_VV_M2_MASK
|
|
0U, // PseudoVSLL_VV_M4
|
|
0U, // PseudoVSLL_VV_M4_MASK
|
|
0U, // PseudoVSLL_VV_M8
|
|
0U, // PseudoVSLL_VV_M8_MASK
|
|
0U, // PseudoVSLL_VV_MF2
|
|
0U, // PseudoVSLL_VV_MF2_MASK
|
|
0U, // PseudoVSLL_VV_MF4
|
|
0U, // PseudoVSLL_VV_MF4_MASK
|
|
0U, // PseudoVSLL_VV_MF8
|
|
0U, // PseudoVSLL_VV_MF8_MASK
|
|
0U, // PseudoVSLL_VX_M1
|
|
0U, // PseudoVSLL_VX_M1_MASK
|
|
0U, // PseudoVSLL_VX_M2
|
|
0U, // PseudoVSLL_VX_M2_MASK
|
|
0U, // PseudoVSLL_VX_M4
|
|
0U, // PseudoVSLL_VX_M4_MASK
|
|
0U, // PseudoVSLL_VX_M8
|
|
0U, // PseudoVSLL_VX_M8_MASK
|
|
0U, // PseudoVSLL_VX_MF2
|
|
0U, // PseudoVSLL_VX_MF2_MASK
|
|
0U, // PseudoVSLL_VX_MF4
|
|
0U, // PseudoVSLL_VX_MF4_MASK
|
|
0U, // PseudoVSLL_VX_MF8
|
|
0U, // PseudoVSLL_VX_MF8_MASK
|
|
0U, // PseudoVSM3C_VI_M1
|
|
0U, // PseudoVSM3C_VI_M2
|
|
0U, // PseudoVSM3C_VI_M4
|
|
0U, // PseudoVSM3C_VI_M8
|
|
0U, // PseudoVSM3C_VI_MF2
|
|
0U, // PseudoVSM3ME_VV_M1
|
|
0U, // PseudoVSM3ME_VV_M2
|
|
0U, // PseudoVSM3ME_VV_M4
|
|
0U, // PseudoVSM3ME_VV_M8
|
|
0U, // PseudoVSM3ME_VV_MF2
|
|
0U, // PseudoVSM4K_VI_M1
|
|
0U, // PseudoVSM4K_VI_M2
|
|
0U, // PseudoVSM4K_VI_M4
|
|
0U, // PseudoVSM4K_VI_M8
|
|
0U, // PseudoVSM4K_VI_MF2
|
|
0U, // PseudoVSM4R_VS_M1_M1
|
|
0U, // PseudoVSM4R_VS_M1_MF2
|
|
0U, // PseudoVSM4R_VS_M1_MF4
|
|
0U, // PseudoVSM4R_VS_M1_MF8
|
|
0U, // PseudoVSM4R_VS_M2_M1
|
|
0U, // PseudoVSM4R_VS_M2_M2
|
|
0U, // PseudoVSM4R_VS_M2_MF2
|
|
0U, // PseudoVSM4R_VS_M2_MF4
|
|
0U, // PseudoVSM4R_VS_M2_MF8
|
|
0U, // PseudoVSM4R_VS_M4_M1
|
|
0U, // PseudoVSM4R_VS_M4_M2
|
|
0U, // PseudoVSM4R_VS_M4_M4
|
|
0U, // PseudoVSM4R_VS_M4_MF2
|
|
0U, // PseudoVSM4R_VS_M4_MF4
|
|
0U, // PseudoVSM4R_VS_M4_MF8
|
|
0U, // PseudoVSM4R_VS_M8_M1
|
|
0U, // PseudoVSM4R_VS_M8_M2
|
|
0U, // PseudoVSM4R_VS_M8_M4
|
|
0U, // PseudoVSM4R_VS_M8_MF2
|
|
0U, // PseudoVSM4R_VS_M8_MF4
|
|
0U, // PseudoVSM4R_VS_M8_MF8
|
|
0U, // PseudoVSM4R_VS_MF2_MF2
|
|
0U, // PseudoVSM4R_VS_MF2_MF4
|
|
0U, // PseudoVSM4R_VS_MF2_MF8
|
|
0U, // PseudoVSM4R_VV_M1
|
|
0U, // PseudoVSM4R_VV_M2
|
|
0U, // PseudoVSM4R_VV_M4
|
|
0U, // PseudoVSM4R_VV_M8
|
|
0U, // PseudoVSM4R_VV_MF2
|
|
0U, // PseudoVSMUL_VV_M1
|
|
0U, // PseudoVSMUL_VV_M1_MASK
|
|
0U, // PseudoVSMUL_VV_M2
|
|
0U, // PseudoVSMUL_VV_M2_MASK
|
|
0U, // PseudoVSMUL_VV_M4
|
|
0U, // PseudoVSMUL_VV_M4_MASK
|
|
0U, // PseudoVSMUL_VV_M8
|
|
0U, // PseudoVSMUL_VV_M8_MASK
|
|
0U, // PseudoVSMUL_VV_MF2
|
|
0U, // PseudoVSMUL_VV_MF2_MASK
|
|
0U, // PseudoVSMUL_VV_MF4
|
|
0U, // PseudoVSMUL_VV_MF4_MASK
|
|
0U, // PseudoVSMUL_VV_MF8
|
|
0U, // PseudoVSMUL_VV_MF8_MASK
|
|
0U, // PseudoVSMUL_VX_M1
|
|
0U, // PseudoVSMUL_VX_M1_MASK
|
|
0U, // PseudoVSMUL_VX_M2
|
|
0U, // PseudoVSMUL_VX_M2_MASK
|
|
0U, // PseudoVSMUL_VX_M4
|
|
0U, // PseudoVSMUL_VX_M4_MASK
|
|
0U, // PseudoVSMUL_VX_M8
|
|
0U, // PseudoVSMUL_VX_M8_MASK
|
|
0U, // PseudoVSMUL_VX_MF2
|
|
0U, // PseudoVSMUL_VX_MF2_MASK
|
|
0U, // PseudoVSMUL_VX_MF4
|
|
0U, // PseudoVSMUL_VX_MF4_MASK
|
|
0U, // PseudoVSMUL_VX_MF8
|
|
0U, // PseudoVSMUL_VX_MF8_MASK
|
|
0U, // PseudoVSM_V_B1
|
|
0U, // PseudoVSM_V_B16
|
|
0U, // PseudoVSM_V_B2
|
|
0U, // PseudoVSM_V_B32
|
|
0U, // PseudoVSM_V_B4
|
|
0U, // PseudoVSM_V_B64
|
|
0U, // PseudoVSM_V_B8
|
|
0U, // PseudoVSOXEI16_V_M1_M1
|
|
0U, // PseudoVSOXEI16_V_M1_M1_MASK
|
|
0U, // PseudoVSOXEI16_V_M1_M2
|
|
0U, // PseudoVSOXEI16_V_M1_M2_MASK
|
|
0U, // PseudoVSOXEI16_V_M1_M4
|
|
0U, // PseudoVSOXEI16_V_M1_M4_MASK
|
|
0U, // PseudoVSOXEI16_V_M1_MF2
|
|
0U, // PseudoVSOXEI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXEI16_V_M2_M1
|
|
0U, // PseudoVSOXEI16_V_M2_M1_MASK
|
|
0U, // PseudoVSOXEI16_V_M2_M2
|
|
0U, // PseudoVSOXEI16_V_M2_M2_MASK
|
|
0U, // PseudoVSOXEI16_V_M2_M4
|
|
0U, // PseudoVSOXEI16_V_M2_M4_MASK
|
|
0U, // PseudoVSOXEI16_V_M2_M8
|
|
0U, // PseudoVSOXEI16_V_M2_M8_MASK
|
|
0U, // PseudoVSOXEI16_V_M4_M2
|
|
0U, // PseudoVSOXEI16_V_M4_M2_MASK
|
|
0U, // PseudoVSOXEI16_V_M4_M4
|
|
0U, // PseudoVSOXEI16_V_M4_M4_MASK
|
|
0U, // PseudoVSOXEI16_V_M4_M8
|
|
0U, // PseudoVSOXEI16_V_M4_M8_MASK
|
|
0U, // PseudoVSOXEI16_V_M8_M4
|
|
0U, // PseudoVSOXEI16_V_M8_M4_MASK
|
|
0U, // PseudoVSOXEI16_V_M8_M8
|
|
0U, // PseudoVSOXEI16_V_M8_M8_MASK
|
|
0U, // PseudoVSOXEI16_V_MF2_M1
|
|
0U, // PseudoVSOXEI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXEI16_V_MF2_M2
|
|
0U, // PseudoVSOXEI16_V_MF2_M2_MASK
|
|
0U, // PseudoVSOXEI16_V_MF2_MF2
|
|
0U, // PseudoVSOXEI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXEI16_V_MF2_MF4
|
|
0U, // PseudoVSOXEI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXEI16_V_MF4_M1
|
|
0U, // PseudoVSOXEI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXEI16_V_MF4_MF2
|
|
0U, // PseudoVSOXEI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXEI16_V_MF4_MF4
|
|
0U, // PseudoVSOXEI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXEI16_V_MF4_MF8
|
|
0U, // PseudoVSOXEI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSOXEI32_V_M1_M1
|
|
0U, // PseudoVSOXEI32_V_M1_M1_MASK
|
|
0U, // PseudoVSOXEI32_V_M1_M2
|
|
0U, // PseudoVSOXEI32_V_M1_M2_MASK
|
|
0U, // PseudoVSOXEI32_V_M1_MF2
|
|
0U, // PseudoVSOXEI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXEI32_V_M1_MF4
|
|
0U, // PseudoVSOXEI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXEI32_V_M2_M1
|
|
0U, // PseudoVSOXEI32_V_M2_M1_MASK
|
|
0U, // PseudoVSOXEI32_V_M2_M2
|
|
0U, // PseudoVSOXEI32_V_M2_M2_MASK
|
|
0U, // PseudoVSOXEI32_V_M2_M4
|
|
0U, // PseudoVSOXEI32_V_M2_M4_MASK
|
|
0U, // PseudoVSOXEI32_V_M2_MF2
|
|
0U, // PseudoVSOXEI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXEI32_V_M4_M1
|
|
0U, // PseudoVSOXEI32_V_M4_M1_MASK
|
|
0U, // PseudoVSOXEI32_V_M4_M2
|
|
0U, // PseudoVSOXEI32_V_M4_M2_MASK
|
|
0U, // PseudoVSOXEI32_V_M4_M4
|
|
0U, // PseudoVSOXEI32_V_M4_M4_MASK
|
|
0U, // PseudoVSOXEI32_V_M4_M8
|
|
0U, // PseudoVSOXEI32_V_M4_M8_MASK
|
|
0U, // PseudoVSOXEI32_V_M8_M2
|
|
0U, // PseudoVSOXEI32_V_M8_M2_MASK
|
|
0U, // PseudoVSOXEI32_V_M8_M4
|
|
0U, // PseudoVSOXEI32_V_M8_M4_MASK
|
|
0U, // PseudoVSOXEI32_V_M8_M8
|
|
0U, // PseudoVSOXEI32_V_M8_M8_MASK
|
|
0U, // PseudoVSOXEI32_V_MF2_M1
|
|
0U, // PseudoVSOXEI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXEI32_V_MF2_MF2
|
|
0U, // PseudoVSOXEI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXEI32_V_MF2_MF4
|
|
0U, // PseudoVSOXEI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXEI32_V_MF2_MF8
|
|
0U, // PseudoVSOXEI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSOXEI64_V_M1_M1
|
|
0U, // PseudoVSOXEI64_V_M1_M1_MASK
|
|
0U, // PseudoVSOXEI64_V_M1_MF2
|
|
0U, // PseudoVSOXEI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXEI64_V_M1_MF4
|
|
0U, // PseudoVSOXEI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXEI64_V_M1_MF8
|
|
0U, // PseudoVSOXEI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSOXEI64_V_M2_M1
|
|
0U, // PseudoVSOXEI64_V_M2_M1_MASK
|
|
0U, // PseudoVSOXEI64_V_M2_M2
|
|
0U, // PseudoVSOXEI64_V_M2_M2_MASK
|
|
0U, // PseudoVSOXEI64_V_M2_MF2
|
|
0U, // PseudoVSOXEI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXEI64_V_M2_MF4
|
|
0U, // PseudoVSOXEI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSOXEI64_V_M4_M1
|
|
0U, // PseudoVSOXEI64_V_M4_M1_MASK
|
|
0U, // PseudoVSOXEI64_V_M4_M2
|
|
0U, // PseudoVSOXEI64_V_M4_M2_MASK
|
|
0U, // PseudoVSOXEI64_V_M4_M4
|
|
0U, // PseudoVSOXEI64_V_M4_M4_MASK
|
|
0U, // PseudoVSOXEI64_V_M4_MF2
|
|
0U, // PseudoVSOXEI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSOXEI64_V_M8_M1
|
|
0U, // PseudoVSOXEI64_V_M8_M1_MASK
|
|
0U, // PseudoVSOXEI64_V_M8_M2
|
|
0U, // PseudoVSOXEI64_V_M8_M2_MASK
|
|
0U, // PseudoVSOXEI64_V_M8_M4
|
|
0U, // PseudoVSOXEI64_V_M8_M4_MASK
|
|
0U, // PseudoVSOXEI64_V_M8_M8
|
|
0U, // PseudoVSOXEI64_V_M8_M8_MASK
|
|
0U, // PseudoVSOXEI8_V_M1_M1
|
|
0U, // PseudoVSOXEI8_V_M1_M1_MASK
|
|
0U, // PseudoVSOXEI8_V_M1_M2
|
|
0U, // PseudoVSOXEI8_V_M1_M2_MASK
|
|
0U, // PseudoVSOXEI8_V_M1_M4
|
|
0U, // PseudoVSOXEI8_V_M1_M4_MASK
|
|
0U, // PseudoVSOXEI8_V_M1_M8
|
|
0U, // PseudoVSOXEI8_V_M1_M8_MASK
|
|
0U, // PseudoVSOXEI8_V_M2_M2
|
|
0U, // PseudoVSOXEI8_V_M2_M2_MASK
|
|
0U, // PseudoVSOXEI8_V_M2_M4
|
|
0U, // PseudoVSOXEI8_V_M2_M4_MASK
|
|
0U, // PseudoVSOXEI8_V_M2_M8
|
|
0U, // PseudoVSOXEI8_V_M2_M8_MASK
|
|
0U, // PseudoVSOXEI8_V_M4_M4
|
|
0U, // PseudoVSOXEI8_V_M4_M4_MASK
|
|
0U, // PseudoVSOXEI8_V_M4_M8
|
|
0U, // PseudoVSOXEI8_V_M4_M8_MASK
|
|
0U, // PseudoVSOXEI8_V_M8_M8
|
|
0U, // PseudoVSOXEI8_V_M8_M8_MASK
|
|
0U, // PseudoVSOXEI8_V_MF2_M1
|
|
0U, // PseudoVSOXEI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXEI8_V_MF2_M2
|
|
0U, // PseudoVSOXEI8_V_MF2_M2_MASK
|
|
0U, // PseudoVSOXEI8_V_MF2_M4
|
|
0U, // PseudoVSOXEI8_V_MF2_M4_MASK
|
|
0U, // PseudoVSOXEI8_V_MF2_MF2
|
|
0U, // PseudoVSOXEI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXEI8_V_MF4_M1
|
|
0U, // PseudoVSOXEI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXEI8_V_MF4_M2
|
|
0U, // PseudoVSOXEI8_V_MF4_M2_MASK
|
|
0U, // PseudoVSOXEI8_V_MF4_MF2
|
|
0U, // PseudoVSOXEI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXEI8_V_MF4_MF4
|
|
0U, // PseudoVSOXEI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXEI8_V_MF8_M1
|
|
0U, // PseudoVSOXEI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSOXEI8_V_MF8_MF2
|
|
0U, // PseudoVSOXEI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSOXEI8_V_MF8_MF4
|
|
0U, // PseudoVSOXEI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSOXEI8_V_MF8_MF8
|
|
0U, // PseudoVSOXEI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M1_M1
|
|
0U, // PseudoVSOXSEG2EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M1_M2
|
|
0U, // PseudoVSOXSEG2EI16_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M1_M4
|
|
0U, // PseudoVSOXSEG2EI16_V_M1_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M1_MF2
|
|
0U, // PseudoVSOXSEG2EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M2_M1
|
|
0U, // PseudoVSOXSEG2EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M2_M2
|
|
0U, // PseudoVSOXSEG2EI16_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M2_M4
|
|
0U, // PseudoVSOXSEG2EI16_V_M2_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M4_M2
|
|
0U, // PseudoVSOXSEG2EI16_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M4_M4
|
|
0U, // PseudoVSOXSEG2EI16_V_M4_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_M8_M4
|
|
0U, // PseudoVSOXSEG2EI16_V_M8_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_MF2_M1
|
|
0U, // PseudoVSOXSEG2EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_MF2_M2
|
|
0U, // PseudoVSOXSEG2EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG2EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG2EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_MF4_M1
|
|
0U, // PseudoVSOXSEG2EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG2EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG2EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG2EI16_V_MF4_MF8
|
|
0U, // PseudoVSOXSEG2EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M1_M1
|
|
0U, // PseudoVSOXSEG2EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M1_M2
|
|
0U, // PseudoVSOXSEG2EI32_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M1_MF2
|
|
0U, // PseudoVSOXSEG2EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M1_MF4
|
|
0U, // PseudoVSOXSEG2EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M2_M1
|
|
0U, // PseudoVSOXSEG2EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M2_M2
|
|
0U, // PseudoVSOXSEG2EI32_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M2_M4
|
|
0U, // PseudoVSOXSEG2EI32_V_M2_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M2_MF2
|
|
0U, // PseudoVSOXSEG2EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M4_M1
|
|
0U, // PseudoVSOXSEG2EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M4_M2
|
|
0U, // PseudoVSOXSEG2EI32_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M4_M4
|
|
0U, // PseudoVSOXSEG2EI32_V_M4_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M8_M2
|
|
0U, // PseudoVSOXSEG2EI32_V_M8_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_M8_M4
|
|
0U, // PseudoVSOXSEG2EI32_V_M8_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_MF2_M1
|
|
0U, // PseudoVSOXSEG2EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG2EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG2EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG2EI32_V_MF2_MF8
|
|
0U, // PseudoVSOXSEG2EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M1_M1
|
|
0U, // PseudoVSOXSEG2EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M1_MF2
|
|
0U, // PseudoVSOXSEG2EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M1_MF4
|
|
0U, // PseudoVSOXSEG2EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M1_MF8
|
|
0U, // PseudoVSOXSEG2EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M2_M1
|
|
0U, // PseudoVSOXSEG2EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M2_M2
|
|
0U, // PseudoVSOXSEG2EI64_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M2_MF2
|
|
0U, // PseudoVSOXSEG2EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M2_MF4
|
|
0U, // PseudoVSOXSEG2EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M4_M1
|
|
0U, // PseudoVSOXSEG2EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M4_M2
|
|
0U, // PseudoVSOXSEG2EI64_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M4_M4
|
|
0U, // PseudoVSOXSEG2EI64_V_M4_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M4_MF2
|
|
0U, // PseudoVSOXSEG2EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M8_M1
|
|
0U, // PseudoVSOXSEG2EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M8_M2
|
|
0U, // PseudoVSOXSEG2EI64_V_M8_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI64_V_M8_M4
|
|
0U, // PseudoVSOXSEG2EI64_V_M8_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_M1_M1
|
|
0U, // PseudoVSOXSEG2EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_M1_M2
|
|
0U, // PseudoVSOXSEG2EI8_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_M1_M4
|
|
0U, // PseudoVSOXSEG2EI8_V_M1_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_M2_M2
|
|
0U, // PseudoVSOXSEG2EI8_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_M2_M4
|
|
0U, // PseudoVSOXSEG2EI8_V_M2_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_M4_M4
|
|
0U, // PseudoVSOXSEG2EI8_V_M4_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF2_M1
|
|
0U, // PseudoVSOXSEG2EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF2_M2
|
|
0U, // PseudoVSOXSEG2EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF2_M4
|
|
0U, // PseudoVSOXSEG2EI8_V_MF2_M4_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG2EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF4_M1
|
|
0U, // PseudoVSOXSEG2EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF4_M2
|
|
0U, // PseudoVSOXSEG2EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG2EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG2EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF8_M1
|
|
0U, // PseudoVSOXSEG2EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF8_MF2
|
|
0U, // PseudoVSOXSEG2EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF8_MF4
|
|
0U, // PseudoVSOXSEG2EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSOXSEG2EI8_V_MF8_MF8
|
|
0U, // PseudoVSOXSEG2EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_M1_M1
|
|
0U, // PseudoVSOXSEG3EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_M1_M2
|
|
0U, // PseudoVSOXSEG3EI16_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_M1_MF2
|
|
0U, // PseudoVSOXSEG3EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_M2_M1
|
|
0U, // PseudoVSOXSEG3EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_M2_M2
|
|
0U, // PseudoVSOXSEG3EI16_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_M4_M2
|
|
0U, // PseudoVSOXSEG3EI16_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_MF2_M1
|
|
0U, // PseudoVSOXSEG3EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_MF2_M2
|
|
0U, // PseudoVSOXSEG3EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG3EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG3EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_MF4_M1
|
|
0U, // PseudoVSOXSEG3EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG3EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG3EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG3EI16_V_MF4_MF8
|
|
0U, // PseudoVSOXSEG3EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M1_M1
|
|
0U, // PseudoVSOXSEG3EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M1_M2
|
|
0U, // PseudoVSOXSEG3EI32_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M1_MF2
|
|
0U, // PseudoVSOXSEG3EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M1_MF4
|
|
0U, // PseudoVSOXSEG3EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M2_M1
|
|
0U, // PseudoVSOXSEG3EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M2_M2
|
|
0U, // PseudoVSOXSEG3EI32_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M2_MF2
|
|
0U, // PseudoVSOXSEG3EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M4_M1
|
|
0U, // PseudoVSOXSEG3EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M4_M2
|
|
0U, // PseudoVSOXSEG3EI32_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_M8_M2
|
|
0U, // PseudoVSOXSEG3EI32_V_M8_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_MF2_M1
|
|
0U, // PseudoVSOXSEG3EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG3EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG3EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG3EI32_V_MF2_MF8
|
|
0U, // PseudoVSOXSEG3EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M1_M1
|
|
0U, // PseudoVSOXSEG3EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M1_MF2
|
|
0U, // PseudoVSOXSEG3EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M1_MF4
|
|
0U, // PseudoVSOXSEG3EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M1_MF8
|
|
0U, // PseudoVSOXSEG3EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M2_M1
|
|
0U, // PseudoVSOXSEG3EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M2_M2
|
|
0U, // PseudoVSOXSEG3EI64_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M2_MF2
|
|
0U, // PseudoVSOXSEG3EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M2_MF4
|
|
0U, // PseudoVSOXSEG3EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M4_M1
|
|
0U, // PseudoVSOXSEG3EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M4_M2
|
|
0U, // PseudoVSOXSEG3EI64_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M4_MF2
|
|
0U, // PseudoVSOXSEG3EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M8_M1
|
|
0U, // PseudoVSOXSEG3EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI64_V_M8_M2
|
|
0U, // PseudoVSOXSEG3EI64_V_M8_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_M1_M1
|
|
0U, // PseudoVSOXSEG3EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_M1_M2
|
|
0U, // PseudoVSOXSEG3EI8_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_M2_M2
|
|
0U, // PseudoVSOXSEG3EI8_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF2_M1
|
|
0U, // PseudoVSOXSEG3EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF2_M2
|
|
0U, // PseudoVSOXSEG3EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG3EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF4_M1
|
|
0U, // PseudoVSOXSEG3EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF4_M2
|
|
0U, // PseudoVSOXSEG3EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG3EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG3EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF8_M1
|
|
0U, // PseudoVSOXSEG3EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF8_MF2
|
|
0U, // PseudoVSOXSEG3EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF8_MF4
|
|
0U, // PseudoVSOXSEG3EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSOXSEG3EI8_V_MF8_MF8
|
|
0U, // PseudoVSOXSEG3EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_M1_M1
|
|
0U, // PseudoVSOXSEG4EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_M1_M2
|
|
0U, // PseudoVSOXSEG4EI16_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_M1_MF2
|
|
0U, // PseudoVSOXSEG4EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_M2_M1
|
|
0U, // PseudoVSOXSEG4EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_M2_M2
|
|
0U, // PseudoVSOXSEG4EI16_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_M4_M2
|
|
0U, // PseudoVSOXSEG4EI16_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_MF2_M1
|
|
0U, // PseudoVSOXSEG4EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_MF2_M2
|
|
0U, // PseudoVSOXSEG4EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG4EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG4EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_MF4_M1
|
|
0U, // PseudoVSOXSEG4EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG4EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG4EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG4EI16_V_MF4_MF8
|
|
0U, // PseudoVSOXSEG4EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M1_M1
|
|
0U, // PseudoVSOXSEG4EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M1_M2
|
|
0U, // PseudoVSOXSEG4EI32_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M1_MF2
|
|
0U, // PseudoVSOXSEG4EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M1_MF4
|
|
0U, // PseudoVSOXSEG4EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M2_M1
|
|
0U, // PseudoVSOXSEG4EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M2_M2
|
|
0U, // PseudoVSOXSEG4EI32_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M2_MF2
|
|
0U, // PseudoVSOXSEG4EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M4_M1
|
|
0U, // PseudoVSOXSEG4EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M4_M2
|
|
0U, // PseudoVSOXSEG4EI32_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_M8_M2
|
|
0U, // PseudoVSOXSEG4EI32_V_M8_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_MF2_M1
|
|
0U, // PseudoVSOXSEG4EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG4EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG4EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG4EI32_V_MF2_MF8
|
|
0U, // PseudoVSOXSEG4EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M1_M1
|
|
0U, // PseudoVSOXSEG4EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M1_MF2
|
|
0U, // PseudoVSOXSEG4EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M1_MF4
|
|
0U, // PseudoVSOXSEG4EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M1_MF8
|
|
0U, // PseudoVSOXSEG4EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M2_M1
|
|
0U, // PseudoVSOXSEG4EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M2_M2
|
|
0U, // PseudoVSOXSEG4EI64_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M2_MF2
|
|
0U, // PseudoVSOXSEG4EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M2_MF4
|
|
0U, // PseudoVSOXSEG4EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M4_M1
|
|
0U, // PseudoVSOXSEG4EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M4_M2
|
|
0U, // PseudoVSOXSEG4EI64_V_M4_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M4_MF2
|
|
0U, // PseudoVSOXSEG4EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M8_M1
|
|
0U, // PseudoVSOXSEG4EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI64_V_M8_M2
|
|
0U, // PseudoVSOXSEG4EI64_V_M8_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_M1_M1
|
|
0U, // PseudoVSOXSEG4EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_M1_M2
|
|
0U, // PseudoVSOXSEG4EI8_V_M1_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_M2_M2
|
|
0U, // PseudoVSOXSEG4EI8_V_M2_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF2_M1
|
|
0U, // PseudoVSOXSEG4EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF2_M2
|
|
0U, // PseudoVSOXSEG4EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG4EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF4_M1
|
|
0U, // PseudoVSOXSEG4EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF4_M2
|
|
0U, // PseudoVSOXSEG4EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG4EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG4EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF8_M1
|
|
0U, // PseudoVSOXSEG4EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF8_MF2
|
|
0U, // PseudoVSOXSEG4EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF8_MF4
|
|
0U, // PseudoVSOXSEG4EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSOXSEG4EI8_V_MF8_MF8
|
|
0U, // PseudoVSOXSEG4EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_M1_M1
|
|
0U, // PseudoVSOXSEG5EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_M1_MF2
|
|
0U, // PseudoVSOXSEG5EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_M2_M1
|
|
0U, // PseudoVSOXSEG5EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_MF2_M1
|
|
0U, // PseudoVSOXSEG5EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG5EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG5EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_MF4_M1
|
|
0U, // PseudoVSOXSEG5EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG5EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG5EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG5EI16_V_MF4_MF8
|
|
0U, // PseudoVSOXSEG5EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_M1_M1
|
|
0U, // PseudoVSOXSEG5EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_M1_MF2
|
|
0U, // PseudoVSOXSEG5EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_M1_MF4
|
|
0U, // PseudoVSOXSEG5EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_M2_M1
|
|
0U, // PseudoVSOXSEG5EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_M2_MF2
|
|
0U, // PseudoVSOXSEG5EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_M4_M1
|
|
0U, // PseudoVSOXSEG5EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_MF2_M1
|
|
0U, // PseudoVSOXSEG5EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG5EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG5EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG5EI32_V_MF2_MF8
|
|
0U, // PseudoVSOXSEG5EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M1_M1
|
|
0U, // PseudoVSOXSEG5EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M1_MF2
|
|
0U, // PseudoVSOXSEG5EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M1_MF4
|
|
0U, // PseudoVSOXSEG5EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M1_MF8
|
|
0U, // PseudoVSOXSEG5EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M2_M1
|
|
0U, // PseudoVSOXSEG5EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M2_MF2
|
|
0U, // PseudoVSOXSEG5EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M2_MF4
|
|
0U, // PseudoVSOXSEG5EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M4_M1
|
|
0U, // PseudoVSOXSEG5EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M4_MF2
|
|
0U, // PseudoVSOXSEG5EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI64_V_M8_M1
|
|
0U, // PseudoVSOXSEG5EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_M1_M1
|
|
0U, // PseudoVSOXSEG5EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF2_M1
|
|
0U, // PseudoVSOXSEG5EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG5EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF4_M1
|
|
0U, // PseudoVSOXSEG5EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG5EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG5EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF8_M1
|
|
0U, // PseudoVSOXSEG5EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF8_MF2
|
|
0U, // PseudoVSOXSEG5EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF8_MF4
|
|
0U, // PseudoVSOXSEG5EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSOXSEG5EI8_V_MF8_MF8
|
|
0U, // PseudoVSOXSEG5EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_M1_M1
|
|
0U, // PseudoVSOXSEG6EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_M1_MF2
|
|
0U, // PseudoVSOXSEG6EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_M2_M1
|
|
0U, // PseudoVSOXSEG6EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_MF2_M1
|
|
0U, // PseudoVSOXSEG6EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG6EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG6EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_MF4_M1
|
|
0U, // PseudoVSOXSEG6EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG6EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG6EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG6EI16_V_MF4_MF8
|
|
0U, // PseudoVSOXSEG6EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_M1_M1
|
|
0U, // PseudoVSOXSEG6EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_M1_MF2
|
|
0U, // PseudoVSOXSEG6EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_M1_MF4
|
|
0U, // PseudoVSOXSEG6EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_M2_M1
|
|
0U, // PseudoVSOXSEG6EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_M2_MF2
|
|
0U, // PseudoVSOXSEG6EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_M4_M1
|
|
0U, // PseudoVSOXSEG6EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_MF2_M1
|
|
0U, // PseudoVSOXSEG6EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG6EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG6EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG6EI32_V_MF2_MF8
|
|
0U, // PseudoVSOXSEG6EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M1_M1
|
|
0U, // PseudoVSOXSEG6EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M1_MF2
|
|
0U, // PseudoVSOXSEG6EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M1_MF4
|
|
0U, // PseudoVSOXSEG6EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M1_MF8
|
|
0U, // PseudoVSOXSEG6EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M2_M1
|
|
0U, // PseudoVSOXSEG6EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M2_MF2
|
|
0U, // PseudoVSOXSEG6EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M2_MF4
|
|
0U, // PseudoVSOXSEG6EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M4_M1
|
|
0U, // PseudoVSOXSEG6EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M4_MF2
|
|
0U, // PseudoVSOXSEG6EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI64_V_M8_M1
|
|
0U, // PseudoVSOXSEG6EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_M1_M1
|
|
0U, // PseudoVSOXSEG6EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF2_M1
|
|
0U, // PseudoVSOXSEG6EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG6EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF4_M1
|
|
0U, // PseudoVSOXSEG6EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG6EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG6EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF8_M1
|
|
0U, // PseudoVSOXSEG6EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF8_MF2
|
|
0U, // PseudoVSOXSEG6EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF8_MF4
|
|
0U, // PseudoVSOXSEG6EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSOXSEG6EI8_V_MF8_MF8
|
|
0U, // PseudoVSOXSEG6EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_M1_M1
|
|
0U, // PseudoVSOXSEG7EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_M1_MF2
|
|
0U, // PseudoVSOXSEG7EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_M2_M1
|
|
0U, // PseudoVSOXSEG7EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_MF2_M1
|
|
0U, // PseudoVSOXSEG7EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG7EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG7EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_MF4_M1
|
|
0U, // PseudoVSOXSEG7EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG7EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG7EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG7EI16_V_MF4_MF8
|
|
0U, // PseudoVSOXSEG7EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_M1_M1
|
|
0U, // PseudoVSOXSEG7EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_M1_MF2
|
|
0U, // PseudoVSOXSEG7EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_M1_MF4
|
|
0U, // PseudoVSOXSEG7EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_M2_M1
|
|
0U, // PseudoVSOXSEG7EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_M2_MF2
|
|
0U, // PseudoVSOXSEG7EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_M4_M1
|
|
0U, // PseudoVSOXSEG7EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_MF2_M1
|
|
0U, // PseudoVSOXSEG7EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG7EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG7EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG7EI32_V_MF2_MF8
|
|
0U, // PseudoVSOXSEG7EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M1_M1
|
|
0U, // PseudoVSOXSEG7EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M1_MF2
|
|
0U, // PseudoVSOXSEG7EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M1_MF4
|
|
0U, // PseudoVSOXSEG7EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M1_MF8
|
|
0U, // PseudoVSOXSEG7EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M2_M1
|
|
0U, // PseudoVSOXSEG7EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M2_MF2
|
|
0U, // PseudoVSOXSEG7EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M2_MF4
|
|
0U, // PseudoVSOXSEG7EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M4_M1
|
|
0U, // PseudoVSOXSEG7EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M4_MF2
|
|
0U, // PseudoVSOXSEG7EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI64_V_M8_M1
|
|
0U, // PseudoVSOXSEG7EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_M1_M1
|
|
0U, // PseudoVSOXSEG7EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF2_M1
|
|
0U, // PseudoVSOXSEG7EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG7EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF4_M1
|
|
0U, // PseudoVSOXSEG7EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG7EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG7EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF8_M1
|
|
0U, // PseudoVSOXSEG7EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF8_MF2
|
|
0U, // PseudoVSOXSEG7EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF8_MF4
|
|
0U, // PseudoVSOXSEG7EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSOXSEG7EI8_V_MF8_MF8
|
|
0U, // PseudoVSOXSEG7EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_M1_M1
|
|
0U, // PseudoVSOXSEG8EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_M1_MF2
|
|
0U, // PseudoVSOXSEG8EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_M2_M1
|
|
0U, // PseudoVSOXSEG8EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_MF2_M1
|
|
0U, // PseudoVSOXSEG8EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG8EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG8EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_MF4_M1
|
|
0U, // PseudoVSOXSEG8EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG8EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG8EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG8EI16_V_MF4_MF8
|
|
0U, // PseudoVSOXSEG8EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_M1_M1
|
|
0U, // PseudoVSOXSEG8EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_M1_MF2
|
|
0U, // PseudoVSOXSEG8EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_M1_MF4
|
|
0U, // PseudoVSOXSEG8EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_M2_M1
|
|
0U, // PseudoVSOXSEG8EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_M2_MF2
|
|
0U, // PseudoVSOXSEG8EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_M4_M1
|
|
0U, // PseudoVSOXSEG8EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_MF2_M1
|
|
0U, // PseudoVSOXSEG8EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG8EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_MF2_MF4
|
|
0U, // PseudoVSOXSEG8EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSOXSEG8EI32_V_MF2_MF8
|
|
0U, // PseudoVSOXSEG8EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M1_M1
|
|
0U, // PseudoVSOXSEG8EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M1_MF2
|
|
0U, // PseudoVSOXSEG8EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M1_MF4
|
|
0U, // PseudoVSOXSEG8EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M1_MF8
|
|
0U, // PseudoVSOXSEG8EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M2_M1
|
|
0U, // PseudoVSOXSEG8EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M2_MF2
|
|
0U, // PseudoVSOXSEG8EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M2_MF4
|
|
0U, // PseudoVSOXSEG8EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M4_M1
|
|
0U, // PseudoVSOXSEG8EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M4_MF2
|
|
0U, // PseudoVSOXSEG8EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI64_V_M8_M1
|
|
0U, // PseudoVSOXSEG8EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_M1_M1
|
|
0U, // PseudoVSOXSEG8EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF2_M1
|
|
0U, // PseudoVSOXSEG8EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF2_MF2
|
|
0U, // PseudoVSOXSEG8EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF4_M1
|
|
0U, // PseudoVSOXSEG8EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF4_MF2
|
|
0U, // PseudoVSOXSEG8EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF4_MF4
|
|
0U, // PseudoVSOXSEG8EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF8_M1
|
|
0U, // PseudoVSOXSEG8EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF8_MF2
|
|
0U, // PseudoVSOXSEG8EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF8_MF4
|
|
0U, // PseudoVSOXSEG8EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSOXSEG8EI8_V_MF8_MF8
|
|
0U, // PseudoVSOXSEG8EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSPILL2_M1
|
|
0U, // PseudoVSPILL2_M2
|
|
0U, // PseudoVSPILL2_M4
|
|
0U, // PseudoVSPILL2_MF2
|
|
0U, // PseudoVSPILL2_MF4
|
|
0U, // PseudoVSPILL2_MF8
|
|
0U, // PseudoVSPILL3_M1
|
|
0U, // PseudoVSPILL3_M2
|
|
0U, // PseudoVSPILL3_MF2
|
|
0U, // PseudoVSPILL3_MF4
|
|
0U, // PseudoVSPILL3_MF8
|
|
0U, // PseudoVSPILL4_M1
|
|
0U, // PseudoVSPILL4_M2
|
|
0U, // PseudoVSPILL4_MF2
|
|
0U, // PseudoVSPILL4_MF4
|
|
0U, // PseudoVSPILL4_MF8
|
|
0U, // PseudoVSPILL5_M1
|
|
0U, // PseudoVSPILL5_MF2
|
|
0U, // PseudoVSPILL5_MF4
|
|
0U, // PseudoVSPILL5_MF8
|
|
0U, // PseudoVSPILL6_M1
|
|
0U, // PseudoVSPILL6_MF2
|
|
0U, // PseudoVSPILL6_MF4
|
|
0U, // PseudoVSPILL6_MF8
|
|
0U, // PseudoVSPILL7_M1
|
|
0U, // PseudoVSPILL7_MF2
|
|
0U, // PseudoVSPILL7_MF4
|
|
0U, // PseudoVSPILL7_MF8
|
|
0U, // PseudoVSPILL8_M1
|
|
0U, // PseudoVSPILL8_MF2
|
|
0U, // PseudoVSPILL8_MF4
|
|
0U, // PseudoVSPILL8_MF8
|
|
0U, // PseudoVSRA_VI_M1
|
|
0U, // PseudoVSRA_VI_M1_MASK
|
|
0U, // PseudoVSRA_VI_M2
|
|
0U, // PseudoVSRA_VI_M2_MASK
|
|
0U, // PseudoVSRA_VI_M4
|
|
0U, // PseudoVSRA_VI_M4_MASK
|
|
0U, // PseudoVSRA_VI_M8
|
|
0U, // PseudoVSRA_VI_M8_MASK
|
|
0U, // PseudoVSRA_VI_MF2
|
|
0U, // PseudoVSRA_VI_MF2_MASK
|
|
0U, // PseudoVSRA_VI_MF4
|
|
0U, // PseudoVSRA_VI_MF4_MASK
|
|
0U, // PseudoVSRA_VI_MF8
|
|
0U, // PseudoVSRA_VI_MF8_MASK
|
|
0U, // PseudoVSRA_VV_M1
|
|
0U, // PseudoVSRA_VV_M1_MASK
|
|
0U, // PseudoVSRA_VV_M2
|
|
0U, // PseudoVSRA_VV_M2_MASK
|
|
0U, // PseudoVSRA_VV_M4
|
|
0U, // PseudoVSRA_VV_M4_MASK
|
|
0U, // PseudoVSRA_VV_M8
|
|
0U, // PseudoVSRA_VV_M8_MASK
|
|
0U, // PseudoVSRA_VV_MF2
|
|
0U, // PseudoVSRA_VV_MF2_MASK
|
|
0U, // PseudoVSRA_VV_MF4
|
|
0U, // PseudoVSRA_VV_MF4_MASK
|
|
0U, // PseudoVSRA_VV_MF8
|
|
0U, // PseudoVSRA_VV_MF8_MASK
|
|
0U, // PseudoVSRA_VX_M1
|
|
0U, // PseudoVSRA_VX_M1_MASK
|
|
0U, // PseudoVSRA_VX_M2
|
|
0U, // PseudoVSRA_VX_M2_MASK
|
|
0U, // PseudoVSRA_VX_M4
|
|
0U, // PseudoVSRA_VX_M4_MASK
|
|
0U, // PseudoVSRA_VX_M8
|
|
0U, // PseudoVSRA_VX_M8_MASK
|
|
0U, // PseudoVSRA_VX_MF2
|
|
0U, // PseudoVSRA_VX_MF2_MASK
|
|
0U, // PseudoVSRA_VX_MF4
|
|
0U, // PseudoVSRA_VX_MF4_MASK
|
|
0U, // PseudoVSRA_VX_MF8
|
|
0U, // PseudoVSRA_VX_MF8_MASK
|
|
0U, // PseudoVSRL_VI_M1
|
|
0U, // PseudoVSRL_VI_M1_MASK
|
|
0U, // PseudoVSRL_VI_M2
|
|
0U, // PseudoVSRL_VI_M2_MASK
|
|
0U, // PseudoVSRL_VI_M4
|
|
0U, // PseudoVSRL_VI_M4_MASK
|
|
0U, // PseudoVSRL_VI_M8
|
|
0U, // PseudoVSRL_VI_M8_MASK
|
|
0U, // PseudoVSRL_VI_MF2
|
|
0U, // PseudoVSRL_VI_MF2_MASK
|
|
0U, // PseudoVSRL_VI_MF4
|
|
0U, // PseudoVSRL_VI_MF4_MASK
|
|
0U, // PseudoVSRL_VI_MF8
|
|
0U, // PseudoVSRL_VI_MF8_MASK
|
|
0U, // PseudoVSRL_VV_M1
|
|
0U, // PseudoVSRL_VV_M1_MASK
|
|
0U, // PseudoVSRL_VV_M2
|
|
0U, // PseudoVSRL_VV_M2_MASK
|
|
0U, // PseudoVSRL_VV_M4
|
|
0U, // PseudoVSRL_VV_M4_MASK
|
|
0U, // PseudoVSRL_VV_M8
|
|
0U, // PseudoVSRL_VV_M8_MASK
|
|
0U, // PseudoVSRL_VV_MF2
|
|
0U, // PseudoVSRL_VV_MF2_MASK
|
|
0U, // PseudoVSRL_VV_MF4
|
|
0U, // PseudoVSRL_VV_MF4_MASK
|
|
0U, // PseudoVSRL_VV_MF8
|
|
0U, // PseudoVSRL_VV_MF8_MASK
|
|
0U, // PseudoVSRL_VX_M1
|
|
0U, // PseudoVSRL_VX_M1_MASK
|
|
0U, // PseudoVSRL_VX_M2
|
|
0U, // PseudoVSRL_VX_M2_MASK
|
|
0U, // PseudoVSRL_VX_M4
|
|
0U, // PseudoVSRL_VX_M4_MASK
|
|
0U, // PseudoVSRL_VX_M8
|
|
0U, // PseudoVSRL_VX_M8_MASK
|
|
0U, // PseudoVSRL_VX_MF2
|
|
0U, // PseudoVSRL_VX_MF2_MASK
|
|
0U, // PseudoVSRL_VX_MF4
|
|
0U, // PseudoVSRL_VX_MF4_MASK
|
|
0U, // PseudoVSRL_VX_MF8
|
|
0U, // PseudoVSRL_VX_MF8_MASK
|
|
0U, // PseudoVSSE16_V_M1
|
|
0U, // PseudoVSSE16_V_M1_MASK
|
|
0U, // PseudoVSSE16_V_M2
|
|
0U, // PseudoVSSE16_V_M2_MASK
|
|
0U, // PseudoVSSE16_V_M4
|
|
0U, // PseudoVSSE16_V_M4_MASK
|
|
0U, // PseudoVSSE16_V_M8
|
|
0U, // PseudoVSSE16_V_M8_MASK
|
|
0U, // PseudoVSSE16_V_MF2
|
|
0U, // PseudoVSSE16_V_MF2_MASK
|
|
0U, // PseudoVSSE16_V_MF4
|
|
0U, // PseudoVSSE16_V_MF4_MASK
|
|
0U, // PseudoVSSE32_V_M1
|
|
0U, // PseudoVSSE32_V_M1_MASK
|
|
0U, // PseudoVSSE32_V_M2
|
|
0U, // PseudoVSSE32_V_M2_MASK
|
|
0U, // PseudoVSSE32_V_M4
|
|
0U, // PseudoVSSE32_V_M4_MASK
|
|
0U, // PseudoVSSE32_V_M8
|
|
0U, // PseudoVSSE32_V_M8_MASK
|
|
0U, // PseudoVSSE32_V_MF2
|
|
0U, // PseudoVSSE32_V_MF2_MASK
|
|
0U, // PseudoVSSE64_V_M1
|
|
0U, // PseudoVSSE64_V_M1_MASK
|
|
0U, // PseudoVSSE64_V_M2
|
|
0U, // PseudoVSSE64_V_M2_MASK
|
|
0U, // PseudoVSSE64_V_M4
|
|
0U, // PseudoVSSE64_V_M4_MASK
|
|
0U, // PseudoVSSE64_V_M8
|
|
0U, // PseudoVSSE64_V_M8_MASK
|
|
0U, // PseudoVSSE8_V_M1
|
|
0U, // PseudoVSSE8_V_M1_MASK
|
|
0U, // PseudoVSSE8_V_M2
|
|
0U, // PseudoVSSE8_V_M2_MASK
|
|
0U, // PseudoVSSE8_V_M4
|
|
0U, // PseudoVSSE8_V_M4_MASK
|
|
0U, // PseudoVSSE8_V_M8
|
|
0U, // PseudoVSSE8_V_M8_MASK
|
|
0U, // PseudoVSSE8_V_MF2
|
|
0U, // PseudoVSSE8_V_MF2_MASK
|
|
0U, // PseudoVSSE8_V_MF4
|
|
0U, // PseudoVSSE8_V_MF4_MASK
|
|
0U, // PseudoVSSE8_V_MF8
|
|
0U, // PseudoVSSE8_V_MF8_MASK
|
|
0U, // PseudoVSSEG2E16_V_M1
|
|
0U, // PseudoVSSEG2E16_V_M1_MASK
|
|
0U, // PseudoVSSEG2E16_V_M2
|
|
0U, // PseudoVSSEG2E16_V_M2_MASK
|
|
0U, // PseudoVSSEG2E16_V_M4
|
|
0U, // PseudoVSSEG2E16_V_M4_MASK
|
|
0U, // PseudoVSSEG2E16_V_MF2
|
|
0U, // PseudoVSSEG2E16_V_MF2_MASK
|
|
0U, // PseudoVSSEG2E16_V_MF4
|
|
0U, // PseudoVSSEG2E16_V_MF4_MASK
|
|
0U, // PseudoVSSEG2E32_V_M1
|
|
0U, // PseudoVSSEG2E32_V_M1_MASK
|
|
0U, // PseudoVSSEG2E32_V_M2
|
|
0U, // PseudoVSSEG2E32_V_M2_MASK
|
|
0U, // PseudoVSSEG2E32_V_M4
|
|
0U, // PseudoVSSEG2E32_V_M4_MASK
|
|
0U, // PseudoVSSEG2E32_V_MF2
|
|
0U, // PseudoVSSEG2E32_V_MF2_MASK
|
|
0U, // PseudoVSSEG2E64_V_M1
|
|
0U, // PseudoVSSEG2E64_V_M1_MASK
|
|
0U, // PseudoVSSEG2E64_V_M2
|
|
0U, // PseudoVSSEG2E64_V_M2_MASK
|
|
0U, // PseudoVSSEG2E64_V_M4
|
|
0U, // PseudoVSSEG2E64_V_M4_MASK
|
|
0U, // PseudoVSSEG2E8_V_M1
|
|
0U, // PseudoVSSEG2E8_V_M1_MASK
|
|
0U, // PseudoVSSEG2E8_V_M2
|
|
0U, // PseudoVSSEG2E8_V_M2_MASK
|
|
0U, // PseudoVSSEG2E8_V_M4
|
|
0U, // PseudoVSSEG2E8_V_M4_MASK
|
|
0U, // PseudoVSSEG2E8_V_MF2
|
|
0U, // PseudoVSSEG2E8_V_MF2_MASK
|
|
0U, // PseudoVSSEG2E8_V_MF4
|
|
0U, // PseudoVSSEG2E8_V_MF4_MASK
|
|
0U, // PseudoVSSEG2E8_V_MF8
|
|
0U, // PseudoVSSEG2E8_V_MF8_MASK
|
|
0U, // PseudoVSSEG3E16_V_M1
|
|
0U, // PseudoVSSEG3E16_V_M1_MASK
|
|
0U, // PseudoVSSEG3E16_V_M2
|
|
0U, // PseudoVSSEG3E16_V_M2_MASK
|
|
0U, // PseudoVSSEG3E16_V_MF2
|
|
0U, // PseudoVSSEG3E16_V_MF2_MASK
|
|
0U, // PseudoVSSEG3E16_V_MF4
|
|
0U, // PseudoVSSEG3E16_V_MF4_MASK
|
|
0U, // PseudoVSSEG3E32_V_M1
|
|
0U, // PseudoVSSEG3E32_V_M1_MASK
|
|
0U, // PseudoVSSEG3E32_V_M2
|
|
0U, // PseudoVSSEG3E32_V_M2_MASK
|
|
0U, // PseudoVSSEG3E32_V_MF2
|
|
0U, // PseudoVSSEG3E32_V_MF2_MASK
|
|
0U, // PseudoVSSEG3E64_V_M1
|
|
0U, // PseudoVSSEG3E64_V_M1_MASK
|
|
0U, // PseudoVSSEG3E64_V_M2
|
|
0U, // PseudoVSSEG3E64_V_M2_MASK
|
|
0U, // PseudoVSSEG3E8_V_M1
|
|
0U, // PseudoVSSEG3E8_V_M1_MASK
|
|
0U, // PseudoVSSEG3E8_V_M2
|
|
0U, // PseudoVSSEG3E8_V_M2_MASK
|
|
0U, // PseudoVSSEG3E8_V_MF2
|
|
0U, // PseudoVSSEG3E8_V_MF2_MASK
|
|
0U, // PseudoVSSEG3E8_V_MF4
|
|
0U, // PseudoVSSEG3E8_V_MF4_MASK
|
|
0U, // PseudoVSSEG3E8_V_MF8
|
|
0U, // PseudoVSSEG3E8_V_MF8_MASK
|
|
0U, // PseudoVSSEG4E16_V_M1
|
|
0U, // PseudoVSSEG4E16_V_M1_MASK
|
|
0U, // PseudoVSSEG4E16_V_M2
|
|
0U, // PseudoVSSEG4E16_V_M2_MASK
|
|
0U, // PseudoVSSEG4E16_V_MF2
|
|
0U, // PseudoVSSEG4E16_V_MF2_MASK
|
|
0U, // PseudoVSSEG4E16_V_MF4
|
|
0U, // PseudoVSSEG4E16_V_MF4_MASK
|
|
0U, // PseudoVSSEG4E32_V_M1
|
|
0U, // PseudoVSSEG4E32_V_M1_MASK
|
|
0U, // PseudoVSSEG4E32_V_M2
|
|
0U, // PseudoVSSEG4E32_V_M2_MASK
|
|
0U, // PseudoVSSEG4E32_V_MF2
|
|
0U, // PseudoVSSEG4E32_V_MF2_MASK
|
|
0U, // PseudoVSSEG4E64_V_M1
|
|
0U, // PseudoVSSEG4E64_V_M1_MASK
|
|
0U, // PseudoVSSEG4E64_V_M2
|
|
0U, // PseudoVSSEG4E64_V_M2_MASK
|
|
0U, // PseudoVSSEG4E8_V_M1
|
|
0U, // PseudoVSSEG4E8_V_M1_MASK
|
|
0U, // PseudoVSSEG4E8_V_M2
|
|
0U, // PseudoVSSEG4E8_V_M2_MASK
|
|
0U, // PseudoVSSEG4E8_V_MF2
|
|
0U, // PseudoVSSEG4E8_V_MF2_MASK
|
|
0U, // PseudoVSSEG4E8_V_MF4
|
|
0U, // PseudoVSSEG4E8_V_MF4_MASK
|
|
0U, // PseudoVSSEG4E8_V_MF8
|
|
0U, // PseudoVSSEG4E8_V_MF8_MASK
|
|
0U, // PseudoVSSEG5E16_V_M1
|
|
0U, // PseudoVSSEG5E16_V_M1_MASK
|
|
0U, // PseudoVSSEG5E16_V_MF2
|
|
0U, // PseudoVSSEG5E16_V_MF2_MASK
|
|
0U, // PseudoVSSEG5E16_V_MF4
|
|
0U, // PseudoVSSEG5E16_V_MF4_MASK
|
|
0U, // PseudoVSSEG5E32_V_M1
|
|
0U, // PseudoVSSEG5E32_V_M1_MASK
|
|
0U, // PseudoVSSEG5E32_V_MF2
|
|
0U, // PseudoVSSEG5E32_V_MF2_MASK
|
|
0U, // PseudoVSSEG5E64_V_M1
|
|
0U, // PseudoVSSEG5E64_V_M1_MASK
|
|
0U, // PseudoVSSEG5E8_V_M1
|
|
0U, // PseudoVSSEG5E8_V_M1_MASK
|
|
0U, // PseudoVSSEG5E8_V_MF2
|
|
0U, // PseudoVSSEG5E8_V_MF2_MASK
|
|
0U, // PseudoVSSEG5E8_V_MF4
|
|
0U, // PseudoVSSEG5E8_V_MF4_MASK
|
|
0U, // PseudoVSSEG5E8_V_MF8
|
|
0U, // PseudoVSSEG5E8_V_MF8_MASK
|
|
0U, // PseudoVSSEG6E16_V_M1
|
|
0U, // PseudoVSSEG6E16_V_M1_MASK
|
|
0U, // PseudoVSSEG6E16_V_MF2
|
|
0U, // PseudoVSSEG6E16_V_MF2_MASK
|
|
0U, // PseudoVSSEG6E16_V_MF4
|
|
0U, // PseudoVSSEG6E16_V_MF4_MASK
|
|
0U, // PseudoVSSEG6E32_V_M1
|
|
0U, // PseudoVSSEG6E32_V_M1_MASK
|
|
0U, // PseudoVSSEG6E32_V_MF2
|
|
0U, // PseudoVSSEG6E32_V_MF2_MASK
|
|
0U, // PseudoVSSEG6E64_V_M1
|
|
0U, // PseudoVSSEG6E64_V_M1_MASK
|
|
0U, // PseudoVSSEG6E8_V_M1
|
|
0U, // PseudoVSSEG6E8_V_M1_MASK
|
|
0U, // PseudoVSSEG6E8_V_MF2
|
|
0U, // PseudoVSSEG6E8_V_MF2_MASK
|
|
0U, // PseudoVSSEG6E8_V_MF4
|
|
0U, // PseudoVSSEG6E8_V_MF4_MASK
|
|
0U, // PseudoVSSEG6E8_V_MF8
|
|
0U, // PseudoVSSEG6E8_V_MF8_MASK
|
|
0U, // PseudoVSSEG7E16_V_M1
|
|
0U, // PseudoVSSEG7E16_V_M1_MASK
|
|
0U, // PseudoVSSEG7E16_V_MF2
|
|
0U, // PseudoVSSEG7E16_V_MF2_MASK
|
|
0U, // PseudoVSSEG7E16_V_MF4
|
|
0U, // PseudoVSSEG7E16_V_MF4_MASK
|
|
0U, // PseudoVSSEG7E32_V_M1
|
|
0U, // PseudoVSSEG7E32_V_M1_MASK
|
|
0U, // PseudoVSSEG7E32_V_MF2
|
|
0U, // PseudoVSSEG7E32_V_MF2_MASK
|
|
0U, // PseudoVSSEG7E64_V_M1
|
|
0U, // PseudoVSSEG7E64_V_M1_MASK
|
|
0U, // PseudoVSSEG7E8_V_M1
|
|
0U, // PseudoVSSEG7E8_V_M1_MASK
|
|
0U, // PseudoVSSEG7E8_V_MF2
|
|
0U, // PseudoVSSEG7E8_V_MF2_MASK
|
|
0U, // PseudoVSSEG7E8_V_MF4
|
|
0U, // PseudoVSSEG7E8_V_MF4_MASK
|
|
0U, // PseudoVSSEG7E8_V_MF8
|
|
0U, // PseudoVSSEG7E8_V_MF8_MASK
|
|
0U, // PseudoVSSEG8E16_V_M1
|
|
0U, // PseudoVSSEG8E16_V_M1_MASK
|
|
0U, // PseudoVSSEG8E16_V_MF2
|
|
0U, // PseudoVSSEG8E16_V_MF2_MASK
|
|
0U, // PseudoVSSEG8E16_V_MF4
|
|
0U, // PseudoVSSEG8E16_V_MF4_MASK
|
|
0U, // PseudoVSSEG8E32_V_M1
|
|
0U, // PseudoVSSEG8E32_V_M1_MASK
|
|
0U, // PseudoVSSEG8E32_V_MF2
|
|
0U, // PseudoVSSEG8E32_V_MF2_MASK
|
|
0U, // PseudoVSSEG8E64_V_M1
|
|
0U, // PseudoVSSEG8E64_V_M1_MASK
|
|
0U, // PseudoVSSEG8E8_V_M1
|
|
0U, // PseudoVSSEG8E8_V_M1_MASK
|
|
0U, // PseudoVSSEG8E8_V_MF2
|
|
0U, // PseudoVSSEG8E8_V_MF2_MASK
|
|
0U, // PseudoVSSEG8E8_V_MF4
|
|
0U, // PseudoVSSEG8E8_V_MF4_MASK
|
|
0U, // PseudoVSSEG8E8_V_MF8
|
|
0U, // PseudoVSSEG8E8_V_MF8_MASK
|
|
0U, // PseudoVSSRA_VI_M1
|
|
0U, // PseudoVSSRA_VI_M1_MASK
|
|
0U, // PseudoVSSRA_VI_M2
|
|
0U, // PseudoVSSRA_VI_M2_MASK
|
|
0U, // PseudoVSSRA_VI_M4
|
|
0U, // PseudoVSSRA_VI_M4_MASK
|
|
0U, // PseudoVSSRA_VI_M8
|
|
0U, // PseudoVSSRA_VI_M8_MASK
|
|
0U, // PseudoVSSRA_VI_MF2
|
|
0U, // PseudoVSSRA_VI_MF2_MASK
|
|
0U, // PseudoVSSRA_VI_MF4
|
|
0U, // PseudoVSSRA_VI_MF4_MASK
|
|
0U, // PseudoVSSRA_VI_MF8
|
|
0U, // PseudoVSSRA_VI_MF8_MASK
|
|
0U, // PseudoVSSRA_VV_M1
|
|
0U, // PseudoVSSRA_VV_M1_MASK
|
|
0U, // PseudoVSSRA_VV_M2
|
|
0U, // PseudoVSSRA_VV_M2_MASK
|
|
0U, // PseudoVSSRA_VV_M4
|
|
0U, // PseudoVSSRA_VV_M4_MASK
|
|
0U, // PseudoVSSRA_VV_M8
|
|
0U, // PseudoVSSRA_VV_M8_MASK
|
|
0U, // PseudoVSSRA_VV_MF2
|
|
0U, // PseudoVSSRA_VV_MF2_MASK
|
|
0U, // PseudoVSSRA_VV_MF4
|
|
0U, // PseudoVSSRA_VV_MF4_MASK
|
|
0U, // PseudoVSSRA_VV_MF8
|
|
0U, // PseudoVSSRA_VV_MF8_MASK
|
|
0U, // PseudoVSSRA_VX_M1
|
|
0U, // PseudoVSSRA_VX_M1_MASK
|
|
0U, // PseudoVSSRA_VX_M2
|
|
0U, // PseudoVSSRA_VX_M2_MASK
|
|
0U, // PseudoVSSRA_VX_M4
|
|
0U, // PseudoVSSRA_VX_M4_MASK
|
|
0U, // PseudoVSSRA_VX_M8
|
|
0U, // PseudoVSSRA_VX_M8_MASK
|
|
0U, // PseudoVSSRA_VX_MF2
|
|
0U, // PseudoVSSRA_VX_MF2_MASK
|
|
0U, // PseudoVSSRA_VX_MF4
|
|
0U, // PseudoVSSRA_VX_MF4_MASK
|
|
0U, // PseudoVSSRA_VX_MF8
|
|
0U, // PseudoVSSRA_VX_MF8_MASK
|
|
0U, // PseudoVSSRL_VI_M1
|
|
0U, // PseudoVSSRL_VI_M1_MASK
|
|
0U, // PseudoVSSRL_VI_M2
|
|
0U, // PseudoVSSRL_VI_M2_MASK
|
|
0U, // PseudoVSSRL_VI_M4
|
|
0U, // PseudoVSSRL_VI_M4_MASK
|
|
0U, // PseudoVSSRL_VI_M8
|
|
0U, // PseudoVSSRL_VI_M8_MASK
|
|
0U, // PseudoVSSRL_VI_MF2
|
|
0U, // PseudoVSSRL_VI_MF2_MASK
|
|
0U, // PseudoVSSRL_VI_MF4
|
|
0U, // PseudoVSSRL_VI_MF4_MASK
|
|
0U, // PseudoVSSRL_VI_MF8
|
|
0U, // PseudoVSSRL_VI_MF8_MASK
|
|
0U, // PseudoVSSRL_VV_M1
|
|
0U, // PseudoVSSRL_VV_M1_MASK
|
|
0U, // PseudoVSSRL_VV_M2
|
|
0U, // PseudoVSSRL_VV_M2_MASK
|
|
0U, // PseudoVSSRL_VV_M4
|
|
0U, // PseudoVSSRL_VV_M4_MASK
|
|
0U, // PseudoVSSRL_VV_M8
|
|
0U, // PseudoVSSRL_VV_M8_MASK
|
|
0U, // PseudoVSSRL_VV_MF2
|
|
0U, // PseudoVSSRL_VV_MF2_MASK
|
|
0U, // PseudoVSSRL_VV_MF4
|
|
0U, // PseudoVSSRL_VV_MF4_MASK
|
|
0U, // PseudoVSSRL_VV_MF8
|
|
0U, // PseudoVSSRL_VV_MF8_MASK
|
|
0U, // PseudoVSSRL_VX_M1
|
|
0U, // PseudoVSSRL_VX_M1_MASK
|
|
0U, // PseudoVSSRL_VX_M2
|
|
0U, // PseudoVSSRL_VX_M2_MASK
|
|
0U, // PseudoVSSRL_VX_M4
|
|
0U, // PseudoVSSRL_VX_M4_MASK
|
|
0U, // PseudoVSSRL_VX_M8
|
|
0U, // PseudoVSSRL_VX_M8_MASK
|
|
0U, // PseudoVSSRL_VX_MF2
|
|
0U, // PseudoVSSRL_VX_MF2_MASK
|
|
0U, // PseudoVSSRL_VX_MF4
|
|
0U, // PseudoVSSRL_VX_MF4_MASK
|
|
0U, // PseudoVSSRL_VX_MF8
|
|
0U, // PseudoVSSRL_VX_MF8_MASK
|
|
0U, // PseudoVSSSEG2E16_V_M1
|
|
0U, // PseudoVSSSEG2E16_V_M1_MASK
|
|
0U, // PseudoVSSSEG2E16_V_M2
|
|
0U, // PseudoVSSSEG2E16_V_M2_MASK
|
|
0U, // PseudoVSSSEG2E16_V_M4
|
|
0U, // PseudoVSSSEG2E16_V_M4_MASK
|
|
0U, // PseudoVSSSEG2E16_V_MF2
|
|
0U, // PseudoVSSSEG2E16_V_MF2_MASK
|
|
0U, // PseudoVSSSEG2E16_V_MF4
|
|
0U, // PseudoVSSSEG2E16_V_MF4_MASK
|
|
0U, // PseudoVSSSEG2E32_V_M1
|
|
0U, // PseudoVSSSEG2E32_V_M1_MASK
|
|
0U, // PseudoVSSSEG2E32_V_M2
|
|
0U, // PseudoVSSSEG2E32_V_M2_MASK
|
|
0U, // PseudoVSSSEG2E32_V_M4
|
|
0U, // PseudoVSSSEG2E32_V_M4_MASK
|
|
0U, // PseudoVSSSEG2E32_V_MF2
|
|
0U, // PseudoVSSSEG2E32_V_MF2_MASK
|
|
0U, // PseudoVSSSEG2E64_V_M1
|
|
0U, // PseudoVSSSEG2E64_V_M1_MASK
|
|
0U, // PseudoVSSSEG2E64_V_M2
|
|
0U, // PseudoVSSSEG2E64_V_M2_MASK
|
|
0U, // PseudoVSSSEG2E64_V_M4
|
|
0U, // PseudoVSSSEG2E64_V_M4_MASK
|
|
0U, // PseudoVSSSEG2E8_V_M1
|
|
0U, // PseudoVSSSEG2E8_V_M1_MASK
|
|
0U, // PseudoVSSSEG2E8_V_M2
|
|
0U, // PseudoVSSSEG2E8_V_M2_MASK
|
|
0U, // PseudoVSSSEG2E8_V_M4
|
|
0U, // PseudoVSSSEG2E8_V_M4_MASK
|
|
0U, // PseudoVSSSEG2E8_V_MF2
|
|
0U, // PseudoVSSSEG2E8_V_MF2_MASK
|
|
0U, // PseudoVSSSEG2E8_V_MF4
|
|
0U, // PseudoVSSSEG2E8_V_MF4_MASK
|
|
0U, // PseudoVSSSEG2E8_V_MF8
|
|
0U, // PseudoVSSSEG2E8_V_MF8_MASK
|
|
0U, // PseudoVSSSEG3E16_V_M1
|
|
0U, // PseudoVSSSEG3E16_V_M1_MASK
|
|
0U, // PseudoVSSSEG3E16_V_M2
|
|
0U, // PseudoVSSSEG3E16_V_M2_MASK
|
|
0U, // PseudoVSSSEG3E16_V_MF2
|
|
0U, // PseudoVSSSEG3E16_V_MF2_MASK
|
|
0U, // PseudoVSSSEG3E16_V_MF4
|
|
0U, // PseudoVSSSEG3E16_V_MF4_MASK
|
|
0U, // PseudoVSSSEG3E32_V_M1
|
|
0U, // PseudoVSSSEG3E32_V_M1_MASK
|
|
0U, // PseudoVSSSEG3E32_V_M2
|
|
0U, // PseudoVSSSEG3E32_V_M2_MASK
|
|
0U, // PseudoVSSSEG3E32_V_MF2
|
|
0U, // PseudoVSSSEG3E32_V_MF2_MASK
|
|
0U, // PseudoVSSSEG3E64_V_M1
|
|
0U, // PseudoVSSSEG3E64_V_M1_MASK
|
|
0U, // PseudoVSSSEG3E64_V_M2
|
|
0U, // PseudoVSSSEG3E64_V_M2_MASK
|
|
0U, // PseudoVSSSEG3E8_V_M1
|
|
0U, // PseudoVSSSEG3E8_V_M1_MASK
|
|
0U, // PseudoVSSSEG3E8_V_M2
|
|
0U, // PseudoVSSSEG3E8_V_M2_MASK
|
|
0U, // PseudoVSSSEG3E8_V_MF2
|
|
0U, // PseudoVSSSEG3E8_V_MF2_MASK
|
|
0U, // PseudoVSSSEG3E8_V_MF4
|
|
0U, // PseudoVSSSEG3E8_V_MF4_MASK
|
|
0U, // PseudoVSSSEG3E8_V_MF8
|
|
0U, // PseudoVSSSEG3E8_V_MF8_MASK
|
|
0U, // PseudoVSSSEG4E16_V_M1
|
|
0U, // PseudoVSSSEG4E16_V_M1_MASK
|
|
0U, // PseudoVSSSEG4E16_V_M2
|
|
0U, // PseudoVSSSEG4E16_V_M2_MASK
|
|
0U, // PseudoVSSSEG4E16_V_MF2
|
|
0U, // PseudoVSSSEG4E16_V_MF2_MASK
|
|
0U, // PseudoVSSSEG4E16_V_MF4
|
|
0U, // PseudoVSSSEG4E16_V_MF4_MASK
|
|
0U, // PseudoVSSSEG4E32_V_M1
|
|
0U, // PseudoVSSSEG4E32_V_M1_MASK
|
|
0U, // PseudoVSSSEG4E32_V_M2
|
|
0U, // PseudoVSSSEG4E32_V_M2_MASK
|
|
0U, // PseudoVSSSEG4E32_V_MF2
|
|
0U, // PseudoVSSSEG4E32_V_MF2_MASK
|
|
0U, // PseudoVSSSEG4E64_V_M1
|
|
0U, // PseudoVSSSEG4E64_V_M1_MASK
|
|
0U, // PseudoVSSSEG4E64_V_M2
|
|
0U, // PseudoVSSSEG4E64_V_M2_MASK
|
|
0U, // PseudoVSSSEG4E8_V_M1
|
|
0U, // PseudoVSSSEG4E8_V_M1_MASK
|
|
0U, // PseudoVSSSEG4E8_V_M2
|
|
0U, // PseudoVSSSEG4E8_V_M2_MASK
|
|
0U, // PseudoVSSSEG4E8_V_MF2
|
|
0U, // PseudoVSSSEG4E8_V_MF2_MASK
|
|
0U, // PseudoVSSSEG4E8_V_MF4
|
|
0U, // PseudoVSSSEG4E8_V_MF4_MASK
|
|
0U, // PseudoVSSSEG4E8_V_MF8
|
|
0U, // PseudoVSSSEG4E8_V_MF8_MASK
|
|
0U, // PseudoVSSSEG5E16_V_M1
|
|
0U, // PseudoVSSSEG5E16_V_M1_MASK
|
|
0U, // PseudoVSSSEG5E16_V_MF2
|
|
0U, // PseudoVSSSEG5E16_V_MF2_MASK
|
|
0U, // PseudoVSSSEG5E16_V_MF4
|
|
0U, // PseudoVSSSEG5E16_V_MF4_MASK
|
|
0U, // PseudoVSSSEG5E32_V_M1
|
|
0U, // PseudoVSSSEG5E32_V_M1_MASK
|
|
0U, // PseudoVSSSEG5E32_V_MF2
|
|
0U, // PseudoVSSSEG5E32_V_MF2_MASK
|
|
0U, // PseudoVSSSEG5E64_V_M1
|
|
0U, // PseudoVSSSEG5E64_V_M1_MASK
|
|
0U, // PseudoVSSSEG5E8_V_M1
|
|
0U, // PseudoVSSSEG5E8_V_M1_MASK
|
|
0U, // PseudoVSSSEG5E8_V_MF2
|
|
0U, // PseudoVSSSEG5E8_V_MF2_MASK
|
|
0U, // PseudoVSSSEG5E8_V_MF4
|
|
0U, // PseudoVSSSEG5E8_V_MF4_MASK
|
|
0U, // PseudoVSSSEG5E8_V_MF8
|
|
0U, // PseudoVSSSEG5E8_V_MF8_MASK
|
|
0U, // PseudoVSSSEG6E16_V_M1
|
|
0U, // PseudoVSSSEG6E16_V_M1_MASK
|
|
0U, // PseudoVSSSEG6E16_V_MF2
|
|
0U, // PseudoVSSSEG6E16_V_MF2_MASK
|
|
0U, // PseudoVSSSEG6E16_V_MF4
|
|
0U, // PseudoVSSSEG6E16_V_MF4_MASK
|
|
0U, // PseudoVSSSEG6E32_V_M1
|
|
0U, // PseudoVSSSEG6E32_V_M1_MASK
|
|
0U, // PseudoVSSSEG6E32_V_MF2
|
|
0U, // PseudoVSSSEG6E32_V_MF2_MASK
|
|
0U, // PseudoVSSSEG6E64_V_M1
|
|
0U, // PseudoVSSSEG6E64_V_M1_MASK
|
|
0U, // PseudoVSSSEG6E8_V_M1
|
|
0U, // PseudoVSSSEG6E8_V_M1_MASK
|
|
0U, // PseudoVSSSEG6E8_V_MF2
|
|
0U, // PseudoVSSSEG6E8_V_MF2_MASK
|
|
0U, // PseudoVSSSEG6E8_V_MF4
|
|
0U, // PseudoVSSSEG6E8_V_MF4_MASK
|
|
0U, // PseudoVSSSEG6E8_V_MF8
|
|
0U, // PseudoVSSSEG6E8_V_MF8_MASK
|
|
0U, // PseudoVSSSEG7E16_V_M1
|
|
0U, // PseudoVSSSEG7E16_V_M1_MASK
|
|
0U, // PseudoVSSSEG7E16_V_MF2
|
|
0U, // PseudoVSSSEG7E16_V_MF2_MASK
|
|
0U, // PseudoVSSSEG7E16_V_MF4
|
|
0U, // PseudoVSSSEG7E16_V_MF4_MASK
|
|
0U, // PseudoVSSSEG7E32_V_M1
|
|
0U, // PseudoVSSSEG7E32_V_M1_MASK
|
|
0U, // PseudoVSSSEG7E32_V_MF2
|
|
0U, // PseudoVSSSEG7E32_V_MF2_MASK
|
|
0U, // PseudoVSSSEG7E64_V_M1
|
|
0U, // PseudoVSSSEG7E64_V_M1_MASK
|
|
0U, // PseudoVSSSEG7E8_V_M1
|
|
0U, // PseudoVSSSEG7E8_V_M1_MASK
|
|
0U, // PseudoVSSSEG7E8_V_MF2
|
|
0U, // PseudoVSSSEG7E8_V_MF2_MASK
|
|
0U, // PseudoVSSSEG7E8_V_MF4
|
|
0U, // PseudoVSSSEG7E8_V_MF4_MASK
|
|
0U, // PseudoVSSSEG7E8_V_MF8
|
|
0U, // PseudoVSSSEG7E8_V_MF8_MASK
|
|
0U, // PseudoVSSSEG8E16_V_M1
|
|
0U, // PseudoVSSSEG8E16_V_M1_MASK
|
|
0U, // PseudoVSSSEG8E16_V_MF2
|
|
0U, // PseudoVSSSEG8E16_V_MF2_MASK
|
|
0U, // PseudoVSSSEG8E16_V_MF4
|
|
0U, // PseudoVSSSEG8E16_V_MF4_MASK
|
|
0U, // PseudoVSSSEG8E32_V_M1
|
|
0U, // PseudoVSSSEG8E32_V_M1_MASK
|
|
0U, // PseudoVSSSEG8E32_V_MF2
|
|
0U, // PseudoVSSSEG8E32_V_MF2_MASK
|
|
0U, // PseudoVSSSEG8E64_V_M1
|
|
0U, // PseudoVSSSEG8E64_V_M1_MASK
|
|
0U, // PseudoVSSSEG8E8_V_M1
|
|
0U, // PseudoVSSSEG8E8_V_M1_MASK
|
|
0U, // PseudoVSSSEG8E8_V_MF2
|
|
0U, // PseudoVSSSEG8E8_V_MF2_MASK
|
|
0U, // PseudoVSSSEG8E8_V_MF4
|
|
0U, // PseudoVSSSEG8E8_V_MF4_MASK
|
|
0U, // PseudoVSSSEG8E8_V_MF8
|
|
0U, // PseudoVSSSEG8E8_V_MF8_MASK
|
|
0U, // PseudoVSSUBU_VV_M1
|
|
0U, // PseudoVSSUBU_VV_M1_MASK
|
|
0U, // PseudoVSSUBU_VV_M2
|
|
0U, // PseudoVSSUBU_VV_M2_MASK
|
|
0U, // PseudoVSSUBU_VV_M4
|
|
0U, // PseudoVSSUBU_VV_M4_MASK
|
|
0U, // PseudoVSSUBU_VV_M8
|
|
0U, // PseudoVSSUBU_VV_M8_MASK
|
|
0U, // PseudoVSSUBU_VV_MF2
|
|
0U, // PseudoVSSUBU_VV_MF2_MASK
|
|
0U, // PseudoVSSUBU_VV_MF4
|
|
0U, // PseudoVSSUBU_VV_MF4_MASK
|
|
0U, // PseudoVSSUBU_VV_MF8
|
|
0U, // PseudoVSSUBU_VV_MF8_MASK
|
|
0U, // PseudoVSSUBU_VX_M1
|
|
0U, // PseudoVSSUBU_VX_M1_MASK
|
|
0U, // PseudoVSSUBU_VX_M2
|
|
0U, // PseudoVSSUBU_VX_M2_MASK
|
|
0U, // PseudoVSSUBU_VX_M4
|
|
0U, // PseudoVSSUBU_VX_M4_MASK
|
|
0U, // PseudoVSSUBU_VX_M8
|
|
0U, // PseudoVSSUBU_VX_M8_MASK
|
|
0U, // PseudoVSSUBU_VX_MF2
|
|
0U, // PseudoVSSUBU_VX_MF2_MASK
|
|
0U, // PseudoVSSUBU_VX_MF4
|
|
0U, // PseudoVSSUBU_VX_MF4_MASK
|
|
0U, // PseudoVSSUBU_VX_MF8
|
|
0U, // PseudoVSSUBU_VX_MF8_MASK
|
|
0U, // PseudoVSSUB_VV_M1
|
|
0U, // PseudoVSSUB_VV_M1_MASK
|
|
0U, // PseudoVSSUB_VV_M2
|
|
0U, // PseudoVSSUB_VV_M2_MASK
|
|
0U, // PseudoVSSUB_VV_M4
|
|
0U, // PseudoVSSUB_VV_M4_MASK
|
|
0U, // PseudoVSSUB_VV_M8
|
|
0U, // PseudoVSSUB_VV_M8_MASK
|
|
0U, // PseudoVSSUB_VV_MF2
|
|
0U, // PseudoVSSUB_VV_MF2_MASK
|
|
0U, // PseudoVSSUB_VV_MF4
|
|
0U, // PseudoVSSUB_VV_MF4_MASK
|
|
0U, // PseudoVSSUB_VV_MF8
|
|
0U, // PseudoVSSUB_VV_MF8_MASK
|
|
0U, // PseudoVSSUB_VX_M1
|
|
0U, // PseudoVSSUB_VX_M1_MASK
|
|
0U, // PseudoVSSUB_VX_M2
|
|
0U, // PseudoVSSUB_VX_M2_MASK
|
|
0U, // PseudoVSSUB_VX_M4
|
|
0U, // PseudoVSSUB_VX_M4_MASK
|
|
0U, // PseudoVSSUB_VX_M8
|
|
0U, // PseudoVSSUB_VX_M8_MASK
|
|
0U, // PseudoVSSUB_VX_MF2
|
|
0U, // PseudoVSSUB_VX_MF2_MASK
|
|
0U, // PseudoVSSUB_VX_MF4
|
|
0U, // PseudoVSSUB_VX_MF4_MASK
|
|
0U, // PseudoVSSUB_VX_MF8
|
|
0U, // PseudoVSSUB_VX_MF8_MASK
|
|
0U, // PseudoVSUB_VV_M1
|
|
0U, // PseudoVSUB_VV_M1_MASK
|
|
0U, // PseudoVSUB_VV_M2
|
|
0U, // PseudoVSUB_VV_M2_MASK
|
|
0U, // PseudoVSUB_VV_M4
|
|
0U, // PseudoVSUB_VV_M4_MASK
|
|
0U, // PseudoVSUB_VV_M8
|
|
0U, // PseudoVSUB_VV_M8_MASK
|
|
0U, // PseudoVSUB_VV_MF2
|
|
0U, // PseudoVSUB_VV_MF2_MASK
|
|
0U, // PseudoVSUB_VV_MF4
|
|
0U, // PseudoVSUB_VV_MF4_MASK
|
|
0U, // PseudoVSUB_VV_MF8
|
|
0U, // PseudoVSUB_VV_MF8_MASK
|
|
0U, // PseudoVSUB_VX_M1
|
|
0U, // PseudoVSUB_VX_M1_MASK
|
|
0U, // PseudoVSUB_VX_M2
|
|
0U, // PseudoVSUB_VX_M2_MASK
|
|
0U, // PseudoVSUB_VX_M4
|
|
0U, // PseudoVSUB_VX_M4_MASK
|
|
0U, // PseudoVSUB_VX_M8
|
|
0U, // PseudoVSUB_VX_M8_MASK
|
|
0U, // PseudoVSUB_VX_MF2
|
|
0U, // PseudoVSUB_VX_MF2_MASK
|
|
0U, // PseudoVSUB_VX_MF4
|
|
0U, // PseudoVSUB_VX_MF4_MASK
|
|
0U, // PseudoVSUB_VX_MF8
|
|
0U, // PseudoVSUB_VX_MF8_MASK
|
|
0U, // PseudoVSUXEI16_V_M1_M1
|
|
0U, // PseudoVSUXEI16_V_M1_M1_MASK
|
|
0U, // PseudoVSUXEI16_V_M1_M2
|
|
0U, // PseudoVSUXEI16_V_M1_M2_MASK
|
|
0U, // PseudoVSUXEI16_V_M1_M4
|
|
0U, // PseudoVSUXEI16_V_M1_M4_MASK
|
|
0U, // PseudoVSUXEI16_V_M1_MF2
|
|
0U, // PseudoVSUXEI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXEI16_V_M2_M1
|
|
0U, // PseudoVSUXEI16_V_M2_M1_MASK
|
|
0U, // PseudoVSUXEI16_V_M2_M2
|
|
0U, // PseudoVSUXEI16_V_M2_M2_MASK
|
|
0U, // PseudoVSUXEI16_V_M2_M4
|
|
0U, // PseudoVSUXEI16_V_M2_M4_MASK
|
|
0U, // PseudoVSUXEI16_V_M2_M8
|
|
0U, // PseudoVSUXEI16_V_M2_M8_MASK
|
|
0U, // PseudoVSUXEI16_V_M4_M2
|
|
0U, // PseudoVSUXEI16_V_M4_M2_MASK
|
|
0U, // PseudoVSUXEI16_V_M4_M4
|
|
0U, // PseudoVSUXEI16_V_M4_M4_MASK
|
|
0U, // PseudoVSUXEI16_V_M4_M8
|
|
0U, // PseudoVSUXEI16_V_M4_M8_MASK
|
|
0U, // PseudoVSUXEI16_V_M8_M4
|
|
0U, // PseudoVSUXEI16_V_M8_M4_MASK
|
|
0U, // PseudoVSUXEI16_V_M8_M8
|
|
0U, // PseudoVSUXEI16_V_M8_M8_MASK
|
|
0U, // PseudoVSUXEI16_V_MF2_M1
|
|
0U, // PseudoVSUXEI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXEI16_V_MF2_M2
|
|
0U, // PseudoVSUXEI16_V_MF2_M2_MASK
|
|
0U, // PseudoVSUXEI16_V_MF2_MF2
|
|
0U, // PseudoVSUXEI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXEI16_V_MF2_MF4
|
|
0U, // PseudoVSUXEI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXEI16_V_MF4_M1
|
|
0U, // PseudoVSUXEI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXEI16_V_MF4_MF2
|
|
0U, // PseudoVSUXEI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXEI16_V_MF4_MF4
|
|
0U, // PseudoVSUXEI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXEI16_V_MF4_MF8
|
|
0U, // PseudoVSUXEI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSUXEI32_V_M1_M1
|
|
0U, // PseudoVSUXEI32_V_M1_M1_MASK
|
|
0U, // PseudoVSUXEI32_V_M1_M2
|
|
0U, // PseudoVSUXEI32_V_M1_M2_MASK
|
|
0U, // PseudoVSUXEI32_V_M1_MF2
|
|
0U, // PseudoVSUXEI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXEI32_V_M1_MF4
|
|
0U, // PseudoVSUXEI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXEI32_V_M2_M1
|
|
0U, // PseudoVSUXEI32_V_M2_M1_MASK
|
|
0U, // PseudoVSUXEI32_V_M2_M2
|
|
0U, // PseudoVSUXEI32_V_M2_M2_MASK
|
|
0U, // PseudoVSUXEI32_V_M2_M4
|
|
0U, // PseudoVSUXEI32_V_M2_M4_MASK
|
|
0U, // PseudoVSUXEI32_V_M2_MF2
|
|
0U, // PseudoVSUXEI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXEI32_V_M4_M1
|
|
0U, // PseudoVSUXEI32_V_M4_M1_MASK
|
|
0U, // PseudoVSUXEI32_V_M4_M2
|
|
0U, // PseudoVSUXEI32_V_M4_M2_MASK
|
|
0U, // PseudoVSUXEI32_V_M4_M4
|
|
0U, // PseudoVSUXEI32_V_M4_M4_MASK
|
|
0U, // PseudoVSUXEI32_V_M4_M8
|
|
0U, // PseudoVSUXEI32_V_M4_M8_MASK
|
|
0U, // PseudoVSUXEI32_V_M8_M2
|
|
0U, // PseudoVSUXEI32_V_M8_M2_MASK
|
|
0U, // PseudoVSUXEI32_V_M8_M4
|
|
0U, // PseudoVSUXEI32_V_M8_M4_MASK
|
|
0U, // PseudoVSUXEI32_V_M8_M8
|
|
0U, // PseudoVSUXEI32_V_M8_M8_MASK
|
|
0U, // PseudoVSUXEI32_V_MF2_M1
|
|
0U, // PseudoVSUXEI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXEI32_V_MF2_MF2
|
|
0U, // PseudoVSUXEI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXEI32_V_MF2_MF4
|
|
0U, // PseudoVSUXEI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXEI32_V_MF2_MF8
|
|
0U, // PseudoVSUXEI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSUXEI64_V_M1_M1
|
|
0U, // PseudoVSUXEI64_V_M1_M1_MASK
|
|
0U, // PseudoVSUXEI64_V_M1_MF2
|
|
0U, // PseudoVSUXEI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXEI64_V_M1_MF4
|
|
0U, // PseudoVSUXEI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXEI64_V_M1_MF8
|
|
0U, // PseudoVSUXEI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSUXEI64_V_M2_M1
|
|
0U, // PseudoVSUXEI64_V_M2_M1_MASK
|
|
0U, // PseudoVSUXEI64_V_M2_M2
|
|
0U, // PseudoVSUXEI64_V_M2_M2_MASK
|
|
0U, // PseudoVSUXEI64_V_M2_MF2
|
|
0U, // PseudoVSUXEI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXEI64_V_M2_MF4
|
|
0U, // PseudoVSUXEI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSUXEI64_V_M4_M1
|
|
0U, // PseudoVSUXEI64_V_M4_M1_MASK
|
|
0U, // PseudoVSUXEI64_V_M4_M2
|
|
0U, // PseudoVSUXEI64_V_M4_M2_MASK
|
|
0U, // PseudoVSUXEI64_V_M4_M4
|
|
0U, // PseudoVSUXEI64_V_M4_M4_MASK
|
|
0U, // PseudoVSUXEI64_V_M4_MF2
|
|
0U, // PseudoVSUXEI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSUXEI64_V_M8_M1
|
|
0U, // PseudoVSUXEI64_V_M8_M1_MASK
|
|
0U, // PseudoVSUXEI64_V_M8_M2
|
|
0U, // PseudoVSUXEI64_V_M8_M2_MASK
|
|
0U, // PseudoVSUXEI64_V_M8_M4
|
|
0U, // PseudoVSUXEI64_V_M8_M4_MASK
|
|
0U, // PseudoVSUXEI64_V_M8_M8
|
|
0U, // PseudoVSUXEI64_V_M8_M8_MASK
|
|
0U, // PseudoVSUXEI8_V_M1_M1
|
|
0U, // PseudoVSUXEI8_V_M1_M1_MASK
|
|
0U, // PseudoVSUXEI8_V_M1_M2
|
|
0U, // PseudoVSUXEI8_V_M1_M2_MASK
|
|
0U, // PseudoVSUXEI8_V_M1_M4
|
|
0U, // PseudoVSUXEI8_V_M1_M4_MASK
|
|
0U, // PseudoVSUXEI8_V_M1_M8
|
|
0U, // PseudoVSUXEI8_V_M1_M8_MASK
|
|
0U, // PseudoVSUXEI8_V_M2_M2
|
|
0U, // PseudoVSUXEI8_V_M2_M2_MASK
|
|
0U, // PseudoVSUXEI8_V_M2_M4
|
|
0U, // PseudoVSUXEI8_V_M2_M4_MASK
|
|
0U, // PseudoVSUXEI8_V_M2_M8
|
|
0U, // PseudoVSUXEI8_V_M2_M8_MASK
|
|
0U, // PseudoVSUXEI8_V_M4_M4
|
|
0U, // PseudoVSUXEI8_V_M4_M4_MASK
|
|
0U, // PseudoVSUXEI8_V_M4_M8
|
|
0U, // PseudoVSUXEI8_V_M4_M8_MASK
|
|
0U, // PseudoVSUXEI8_V_M8_M8
|
|
0U, // PseudoVSUXEI8_V_M8_M8_MASK
|
|
0U, // PseudoVSUXEI8_V_MF2_M1
|
|
0U, // PseudoVSUXEI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXEI8_V_MF2_M2
|
|
0U, // PseudoVSUXEI8_V_MF2_M2_MASK
|
|
0U, // PseudoVSUXEI8_V_MF2_M4
|
|
0U, // PseudoVSUXEI8_V_MF2_M4_MASK
|
|
0U, // PseudoVSUXEI8_V_MF2_MF2
|
|
0U, // PseudoVSUXEI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXEI8_V_MF4_M1
|
|
0U, // PseudoVSUXEI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXEI8_V_MF4_M2
|
|
0U, // PseudoVSUXEI8_V_MF4_M2_MASK
|
|
0U, // PseudoVSUXEI8_V_MF4_MF2
|
|
0U, // PseudoVSUXEI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXEI8_V_MF4_MF4
|
|
0U, // PseudoVSUXEI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXEI8_V_MF8_M1
|
|
0U, // PseudoVSUXEI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSUXEI8_V_MF8_MF2
|
|
0U, // PseudoVSUXEI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSUXEI8_V_MF8_MF4
|
|
0U, // PseudoVSUXEI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSUXEI8_V_MF8_MF8
|
|
0U, // PseudoVSUXEI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M1_M1
|
|
0U, // PseudoVSUXSEG2EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M1_M2
|
|
0U, // PseudoVSUXSEG2EI16_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M1_M4
|
|
0U, // PseudoVSUXSEG2EI16_V_M1_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M1_MF2
|
|
0U, // PseudoVSUXSEG2EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M2_M1
|
|
0U, // PseudoVSUXSEG2EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M2_M2
|
|
0U, // PseudoVSUXSEG2EI16_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M2_M4
|
|
0U, // PseudoVSUXSEG2EI16_V_M2_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M4_M2
|
|
0U, // PseudoVSUXSEG2EI16_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M4_M4
|
|
0U, // PseudoVSUXSEG2EI16_V_M4_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_M8_M4
|
|
0U, // PseudoVSUXSEG2EI16_V_M8_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_MF2_M1
|
|
0U, // PseudoVSUXSEG2EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_MF2_M2
|
|
0U, // PseudoVSUXSEG2EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG2EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG2EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_MF4_M1
|
|
0U, // PseudoVSUXSEG2EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG2EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG2EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG2EI16_V_MF4_MF8
|
|
0U, // PseudoVSUXSEG2EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M1_M1
|
|
0U, // PseudoVSUXSEG2EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M1_M2
|
|
0U, // PseudoVSUXSEG2EI32_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M1_MF2
|
|
0U, // PseudoVSUXSEG2EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M1_MF4
|
|
0U, // PseudoVSUXSEG2EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M2_M1
|
|
0U, // PseudoVSUXSEG2EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M2_M2
|
|
0U, // PseudoVSUXSEG2EI32_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M2_M4
|
|
0U, // PseudoVSUXSEG2EI32_V_M2_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M2_MF2
|
|
0U, // PseudoVSUXSEG2EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M4_M1
|
|
0U, // PseudoVSUXSEG2EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M4_M2
|
|
0U, // PseudoVSUXSEG2EI32_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M4_M4
|
|
0U, // PseudoVSUXSEG2EI32_V_M4_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M8_M2
|
|
0U, // PseudoVSUXSEG2EI32_V_M8_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_M8_M4
|
|
0U, // PseudoVSUXSEG2EI32_V_M8_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_MF2_M1
|
|
0U, // PseudoVSUXSEG2EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG2EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG2EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG2EI32_V_MF2_MF8
|
|
0U, // PseudoVSUXSEG2EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M1_M1
|
|
0U, // PseudoVSUXSEG2EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M1_MF2
|
|
0U, // PseudoVSUXSEG2EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M1_MF4
|
|
0U, // PseudoVSUXSEG2EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M1_MF8
|
|
0U, // PseudoVSUXSEG2EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M2_M1
|
|
0U, // PseudoVSUXSEG2EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M2_M2
|
|
0U, // PseudoVSUXSEG2EI64_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M2_MF2
|
|
0U, // PseudoVSUXSEG2EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M2_MF4
|
|
0U, // PseudoVSUXSEG2EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M4_M1
|
|
0U, // PseudoVSUXSEG2EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M4_M2
|
|
0U, // PseudoVSUXSEG2EI64_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M4_M4
|
|
0U, // PseudoVSUXSEG2EI64_V_M4_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M4_MF2
|
|
0U, // PseudoVSUXSEG2EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M8_M1
|
|
0U, // PseudoVSUXSEG2EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M8_M2
|
|
0U, // PseudoVSUXSEG2EI64_V_M8_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI64_V_M8_M4
|
|
0U, // PseudoVSUXSEG2EI64_V_M8_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_M1_M1
|
|
0U, // PseudoVSUXSEG2EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_M1_M2
|
|
0U, // PseudoVSUXSEG2EI8_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_M1_M4
|
|
0U, // PseudoVSUXSEG2EI8_V_M1_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_M2_M2
|
|
0U, // PseudoVSUXSEG2EI8_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_M2_M4
|
|
0U, // PseudoVSUXSEG2EI8_V_M2_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_M4_M4
|
|
0U, // PseudoVSUXSEG2EI8_V_M4_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF2_M1
|
|
0U, // PseudoVSUXSEG2EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF2_M2
|
|
0U, // PseudoVSUXSEG2EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF2_M4
|
|
0U, // PseudoVSUXSEG2EI8_V_MF2_M4_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG2EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF4_M1
|
|
0U, // PseudoVSUXSEG2EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF4_M2
|
|
0U, // PseudoVSUXSEG2EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG2EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG2EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF8_M1
|
|
0U, // PseudoVSUXSEG2EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF8_MF2
|
|
0U, // PseudoVSUXSEG2EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF8_MF4
|
|
0U, // PseudoVSUXSEG2EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSUXSEG2EI8_V_MF8_MF8
|
|
0U, // PseudoVSUXSEG2EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_M1_M1
|
|
0U, // PseudoVSUXSEG3EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_M1_M2
|
|
0U, // PseudoVSUXSEG3EI16_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_M1_MF2
|
|
0U, // PseudoVSUXSEG3EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_M2_M1
|
|
0U, // PseudoVSUXSEG3EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_M2_M2
|
|
0U, // PseudoVSUXSEG3EI16_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_M4_M2
|
|
0U, // PseudoVSUXSEG3EI16_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_MF2_M1
|
|
0U, // PseudoVSUXSEG3EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_MF2_M2
|
|
0U, // PseudoVSUXSEG3EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG3EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG3EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_MF4_M1
|
|
0U, // PseudoVSUXSEG3EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG3EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG3EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG3EI16_V_MF4_MF8
|
|
0U, // PseudoVSUXSEG3EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M1_M1
|
|
0U, // PseudoVSUXSEG3EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M1_M2
|
|
0U, // PseudoVSUXSEG3EI32_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M1_MF2
|
|
0U, // PseudoVSUXSEG3EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M1_MF4
|
|
0U, // PseudoVSUXSEG3EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M2_M1
|
|
0U, // PseudoVSUXSEG3EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M2_M2
|
|
0U, // PseudoVSUXSEG3EI32_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M2_MF2
|
|
0U, // PseudoVSUXSEG3EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M4_M1
|
|
0U, // PseudoVSUXSEG3EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M4_M2
|
|
0U, // PseudoVSUXSEG3EI32_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_M8_M2
|
|
0U, // PseudoVSUXSEG3EI32_V_M8_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_MF2_M1
|
|
0U, // PseudoVSUXSEG3EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG3EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG3EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG3EI32_V_MF2_MF8
|
|
0U, // PseudoVSUXSEG3EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M1_M1
|
|
0U, // PseudoVSUXSEG3EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M1_MF2
|
|
0U, // PseudoVSUXSEG3EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M1_MF4
|
|
0U, // PseudoVSUXSEG3EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M1_MF8
|
|
0U, // PseudoVSUXSEG3EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M2_M1
|
|
0U, // PseudoVSUXSEG3EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M2_M2
|
|
0U, // PseudoVSUXSEG3EI64_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M2_MF2
|
|
0U, // PseudoVSUXSEG3EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M2_MF4
|
|
0U, // PseudoVSUXSEG3EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M4_M1
|
|
0U, // PseudoVSUXSEG3EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M4_M2
|
|
0U, // PseudoVSUXSEG3EI64_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M4_MF2
|
|
0U, // PseudoVSUXSEG3EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M8_M1
|
|
0U, // PseudoVSUXSEG3EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI64_V_M8_M2
|
|
0U, // PseudoVSUXSEG3EI64_V_M8_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_M1_M1
|
|
0U, // PseudoVSUXSEG3EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_M1_M2
|
|
0U, // PseudoVSUXSEG3EI8_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_M2_M2
|
|
0U, // PseudoVSUXSEG3EI8_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF2_M1
|
|
0U, // PseudoVSUXSEG3EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF2_M2
|
|
0U, // PseudoVSUXSEG3EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG3EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF4_M1
|
|
0U, // PseudoVSUXSEG3EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF4_M2
|
|
0U, // PseudoVSUXSEG3EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG3EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG3EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF8_M1
|
|
0U, // PseudoVSUXSEG3EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF8_MF2
|
|
0U, // PseudoVSUXSEG3EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF8_MF4
|
|
0U, // PseudoVSUXSEG3EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSUXSEG3EI8_V_MF8_MF8
|
|
0U, // PseudoVSUXSEG3EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_M1_M1
|
|
0U, // PseudoVSUXSEG4EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_M1_M2
|
|
0U, // PseudoVSUXSEG4EI16_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_M1_MF2
|
|
0U, // PseudoVSUXSEG4EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_M2_M1
|
|
0U, // PseudoVSUXSEG4EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_M2_M2
|
|
0U, // PseudoVSUXSEG4EI16_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_M4_M2
|
|
0U, // PseudoVSUXSEG4EI16_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_MF2_M1
|
|
0U, // PseudoVSUXSEG4EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_MF2_M2
|
|
0U, // PseudoVSUXSEG4EI16_V_MF2_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG4EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG4EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_MF4_M1
|
|
0U, // PseudoVSUXSEG4EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG4EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG4EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG4EI16_V_MF4_MF8
|
|
0U, // PseudoVSUXSEG4EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M1_M1
|
|
0U, // PseudoVSUXSEG4EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M1_M2
|
|
0U, // PseudoVSUXSEG4EI32_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M1_MF2
|
|
0U, // PseudoVSUXSEG4EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M1_MF4
|
|
0U, // PseudoVSUXSEG4EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M2_M1
|
|
0U, // PseudoVSUXSEG4EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M2_M2
|
|
0U, // PseudoVSUXSEG4EI32_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M2_MF2
|
|
0U, // PseudoVSUXSEG4EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M4_M1
|
|
0U, // PseudoVSUXSEG4EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M4_M2
|
|
0U, // PseudoVSUXSEG4EI32_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_M8_M2
|
|
0U, // PseudoVSUXSEG4EI32_V_M8_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_MF2_M1
|
|
0U, // PseudoVSUXSEG4EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG4EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG4EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG4EI32_V_MF2_MF8
|
|
0U, // PseudoVSUXSEG4EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M1_M1
|
|
0U, // PseudoVSUXSEG4EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M1_MF2
|
|
0U, // PseudoVSUXSEG4EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M1_MF4
|
|
0U, // PseudoVSUXSEG4EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M1_MF8
|
|
0U, // PseudoVSUXSEG4EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M2_M1
|
|
0U, // PseudoVSUXSEG4EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M2_M2
|
|
0U, // PseudoVSUXSEG4EI64_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M2_MF2
|
|
0U, // PseudoVSUXSEG4EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M2_MF4
|
|
0U, // PseudoVSUXSEG4EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M4_M1
|
|
0U, // PseudoVSUXSEG4EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M4_M2
|
|
0U, // PseudoVSUXSEG4EI64_V_M4_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M4_MF2
|
|
0U, // PseudoVSUXSEG4EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M8_M1
|
|
0U, // PseudoVSUXSEG4EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI64_V_M8_M2
|
|
0U, // PseudoVSUXSEG4EI64_V_M8_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_M1_M1
|
|
0U, // PseudoVSUXSEG4EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_M1_M2
|
|
0U, // PseudoVSUXSEG4EI8_V_M1_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_M2_M2
|
|
0U, // PseudoVSUXSEG4EI8_V_M2_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF2_M1
|
|
0U, // PseudoVSUXSEG4EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF2_M2
|
|
0U, // PseudoVSUXSEG4EI8_V_MF2_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG4EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF4_M1
|
|
0U, // PseudoVSUXSEG4EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF4_M2
|
|
0U, // PseudoVSUXSEG4EI8_V_MF4_M2_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG4EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG4EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF8_M1
|
|
0U, // PseudoVSUXSEG4EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF8_MF2
|
|
0U, // PseudoVSUXSEG4EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF8_MF4
|
|
0U, // PseudoVSUXSEG4EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSUXSEG4EI8_V_MF8_MF8
|
|
0U, // PseudoVSUXSEG4EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_M1_M1
|
|
0U, // PseudoVSUXSEG5EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_M1_MF2
|
|
0U, // PseudoVSUXSEG5EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_M2_M1
|
|
0U, // PseudoVSUXSEG5EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_MF2_M1
|
|
0U, // PseudoVSUXSEG5EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG5EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG5EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_MF4_M1
|
|
0U, // PseudoVSUXSEG5EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG5EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG5EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG5EI16_V_MF4_MF8
|
|
0U, // PseudoVSUXSEG5EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_M1_M1
|
|
0U, // PseudoVSUXSEG5EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_M1_MF2
|
|
0U, // PseudoVSUXSEG5EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_M1_MF4
|
|
0U, // PseudoVSUXSEG5EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_M2_M1
|
|
0U, // PseudoVSUXSEG5EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_M2_MF2
|
|
0U, // PseudoVSUXSEG5EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_M4_M1
|
|
0U, // PseudoVSUXSEG5EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_MF2_M1
|
|
0U, // PseudoVSUXSEG5EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG5EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG5EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG5EI32_V_MF2_MF8
|
|
0U, // PseudoVSUXSEG5EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M1_M1
|
|
0U, // PseudoVSUXSEG5EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M1_MF2
|
|
0U, // PseudoVSUXSEG5EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M1_MF4
|
|
0U, // PseudoVSUXSEG5EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M1_MF8
|
|
0U, // PseudoVSUXSEG5EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M2_M1
|
|
0U, // PseudoVSUXSEG5EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M2_MF2
|
|
0U, // PseudoVSUXSEG5EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M2_MF4
|
|
0U, // PseudoVSUXSEG5EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M4_M1
|
|
0U, // PseudoVSUXSEG5EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M4_MF2
|
|
0U, // PseudoVSUXSEG5EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI64_V_M8_M1
|
|
0U, // PseudoVSUXSEG5EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_M1_M1
|
|
0U, // PseudoVSUXSEG5EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF2_M1
|
|
0U, // PseudoVSUXSEG5EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG5EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF4_M1
|
|
0U, // PseudoVSUXSEG5EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG5EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG5EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF8_M1
|
|
0U, // PseudoVSUXSEG5EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF8_MF2
|
|
0U, // PseudoVSUXSEG5EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF8_MF4
|
|
0U, // PseudoVSUXSEG5EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSUXSEG5EI8_V_MF8_MF8
|
|
0U, // PseudoVSUXSEG5EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_M1_M1
|
|
0U, // PseudoVSUXSEG6EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_M1_MF2
|
|
0U, // PseudoVSUXSEG6EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_M2_M1
|
|
0U, // PseudoVSUXSEG6EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_MF2_M1
|
|
0U, // PseudoVSUXSEG6EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG6EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG6EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_MF4_M1
|
|
0U, // PseudoVSUXSEG6EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG6EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG6EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG6EI16_V_MF4_MF8
|
|
0U, // PseudoVSUXSEG6EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_M1_M1
|
|
0U, // PseudoVSUXSEG6EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_M1_MF2
|
|
0U, // PseudoVSUXSEG6EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_M1_MF4
|
|
0U, // PseudoVSUXSEG6EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_M2_M1
|
|
0U, // PseudoVSUXSEG6EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_M2_MF2
|
|
0U, // PseudoVSUXSEG6EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_M4_M1
|
|
0U, // PseudoVSUXSEG6EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_MF2_M1
|
|
0U, // PseudoVSUXSEG6EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG6EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG6EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG6EI32_V_MF2_MF8
|
|
0U, // PseudoVSUXSEG6EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M1_M1
|
|
0U, // PseudoVSUXSEG6EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M1_MF2
|
|
0U, // PseudoVSUXSEG6EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M1_MF4
|
|
0U, // PseudoVSUXSEG6EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M1_MF8
|
|
0U, // PseudoVSUXSEG6EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M2_M1
|
|
0U, // PseudoVSUXSEG6EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M2_MF2
|
|
0U, // PseudoVSUXSEG6EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M2_MF4
|
|
0U, // PseudoVSUXSEG6EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M4_M1
|
|
0U, // PseudoVSUXSEG6EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M4_MF2
|
|
0U, // PseudoVSUXSEG6EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI64_V_M8_M1
|
|
0U, // PseudoVSUXSEG6EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_M1_M1
|
|
0U, // PseudoVSUXSEG6EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF2_M1
|
|
0U, // PseudoVSUXSEG6EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG6EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF4_M1
|
|
0U, // PseudoVSUXSEG6EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG6EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG6EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF8_M1
|
|
0U, // PseudoVSUXSEG6EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF8_MF2
|
|
0U, // PseudoVSUXSEG6EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF8_MF4
|
|
0U, // PseudoVSUXSEG6EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSUXSEG6EI8_V_MF8_MF8
|
|
0U, // PseudoVSUXSEG6EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_M1_M1
|
|
0U, // PseudoVSUXSEG7EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_M1_MF2
|
|
0U, // PseudoVSUXSEG7EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_M2_M1
|
|
0U, // PseudoVSUXSEG7EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_MF2_M1
|
|
0U, // PseudoVSUXSEG7EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG7EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG7EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_MF4_M1
|
|
0U, // PseudoVSUXSEG7EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG7EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG7EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG7EI16_V_MF4_MF8
|
|
0U, // PseudoVSUXSEG7EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_M1_M1
|
|
0U, // PseudoVSUXSEG7EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_M1_MF2
|
|
0U, // PseudoVSUXSEG7EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_M1_MF4
|
|
0U, // PseudoVSUXSEG7EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_M2_M1
|
|
0U, // PseudoVSUXSEG7EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_M2_MF2
|
|
0U, // PseudoVSUXSEG7EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_M4_M1
|
|
0U, // PseudoVSUXSEG7EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_MF2_M1
|
|
0U, // PseudoVSUXSEG7EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG7EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG7EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG7EI32_V_MF2_MF8
|
|
0U, // PseudoVSUXSEG7EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M1_M1
|
|
0U, // PseudoVSUXSEG7EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M1_MF2
|
|
0U, // PseudoVSUXSEG7EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M1_MF4
|
|
0U, // PseudoVSUXSEG7EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M1_MF8
|
|
0U, // PseudoVSUXSEG7EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M2_M1
|
|
0U, // PseudoVSUXSEG7EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M2_MF2
|
|
0U, // PseudoVSUXSEG7EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M2_MF4
|
|
0U, // PseudoVSUXSEG7EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M4_M1
|
|
0U, // PseudoVSUXSEG7EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M4_MF2
|
|
0U, // PseudoVSUXSEG7EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI64_V_M8_M1
|
|
0U, // PseudoVSUXSEG7EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_M1_M1
|
|
0U, // PseudoVSUXSEG7EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF2_M1
|
|
0U, // PseudoVSUXSEG7EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG7EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF4_M1
|
|
0U, // PseudoVSUXSEG7EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG7EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG7EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF8_M1
|
|
0U, // PseudoVSUXSEG7EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF8_MF2
|
|
0U, // PseudoVSUXSEG7EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF8_MF4
|
|
0U, // PseudoVSUXSEG7EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSUXSEG7EI8_V_MF8_MF8
|
|
0U, // PseudoVSUXSEG7EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_M1_M1
|
|
0U, // PseudoVSUXSEG8EI16_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_M1_MF2
|
|
0U, // PseudoVSUXSEG8EI16_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_M2_M1
|
|
0U, // PseudoVSUXSEG8EI16_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_MF2_M1
|
|
0U, // PseudoVSUXSEG8EI16_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG8EI16_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG8EI16_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_MF4_M1
|
|
0U, // PseudoVSUXSEG8EI16_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG8EI16_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG8EI16_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG8EI16_V_MF4_MF8
|
|
0U, // PseudoVSUXSEG8EI16_V_MF4_MF8_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_M1_M1
|
|
0U, // PseudoVSUXSEG8EI32_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_M1_MF2
|
|
0U, // PseudoVSUXSEG8EI32_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_M1_MF4
|
|
0U, // PseudoVSUXSEG8EI32_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_M2_M1
|
|
0U, // PseudoVSUXSEG8EI32_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_M2_MF2
|
|
0U, // PseudoVSUXSEG8EI32_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_M4_M1
|
|
0U, // PseudoVSUXSEG8EI32_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_MF2_M1
|
|
0U, // PseudoVSUXSEG8EI32_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG8EI32_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_MF2_MF4
|
|
0U, // PseudoVSUXSEG8EI32_V_MF2_MF4_MASK
|
|
0U, // PseudoVSUXSEG8EI32_V_MF2_MF8
|
|
0U, // PseudoVSUXSEG8EI32_V_MF2_MF8_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M1_M1
|
|
0U, // PseudoVSUXSEG8EI64_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M1_MF2
|
|
0U, // PseudoVSUXSEG8EI64_V_M1_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M1_MF4
|
|
0U, // PseudoVSUXSEG8EI64_V_M1_MF4_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M1_MF8
|
|
0U, // PseudoVSUXSEG8EI64_V_M1_MF8_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M2_M1
|
|
0U, // PseudoVSUXSEG8EI64_V_M2_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M2_MF2
|
|
0U, // PseudoVSUXSEG8EI64_V_M2_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M2_MF4
|
|
0U, // PseudoVSUXSEG8EI64_V_M2_MF4_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M4_M1
|
|
0U, // PseudoVSUXSEG8EI64_V_M4_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M4_MF2
|
|
0U, // PseudoVSUXSEG8EI64_V_M4_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI64_V_M8_M1
|
|
0U, // PseudoVSUXSEG8EI64_V_M8_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_M1_M1
|
|
0U, // PseudoVSUXSEG8EI8_V_M1_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF2_M1
|
|
0U, // PseudoVSUXSEG8EI8_V_MF2_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF2_MF2
|
|
0U, // PseudoVSUXSEG8EI8_V_MF2_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF4_M1
|
|
0U, // PseudoVSUXSEG8EI8_V_MF4_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF4_MF2
|
|
0U, // PseudoVSUXSEG8EI8_V_MF4_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF4_MF4
|
|
0U, // PseudoVSUXSEG8EI8_V_MF4_MF4_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF8_M1
|
|
0U, // PseudoVSUXSEG8EI8_V_MF8_M1_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF8_MF2
|
|
0U, // PseudoVSUXSEG8EI8_V_MF8_MF2_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF8_MF4
|
|
0U, // PseudoVSUXSEG8EI8_V_MF8_MF4_MASK
|
|
0U, // PseudoVSUXSEG8EI8_V_MF8_MF8
|
|
0U, // PseudoVSUXSEG8EI8_V_MF8_MF8_MASK
|
|
0U, // PseudoVWADDU_VV_M1
|
|
0U, // PseudoVWADDU_VV_M1_MASK
|
|
0U, // PseudoVWADDU_VV_M2
|
|
0U, // PseudoVWADDU_VV_M2_MASK
|
|
0U, // PseudoVWADDU_VV_M4
|
|
0U, // PseudoVWADDU_VV_M4_MASK
|
|
0U, // PseudoVWADDU_VV_MF2
|
|
0U, // PseudoVWADDU_VV_MF2_MASK
|
|
0U, // PseudoVWADDU_VV_MF4
|
|
0U, // PseudoVWADDU_VV_MF4_MASK
|
|
0U, // PseudoVWADDU_VV_MF8
|
|
0U, // PseudoVWADDU_VV_MF8_MASK
|
|
0U, // PseudoVWADDU_VX_M1
|
|
0U, // PseudoVWADDU_VX_M1_MASK
|
|
0U, // PseudoVWADDU_VX_M2
|
|
0U, // PseudoVWADDU_VX_M2_MASK
|
|
0U, // PseudoVWADDU_VX_M4
|
|
0U, // PseudoVWADDU_VX_M4_MASK
|
|
0U, // PseudoVWADDU_VX_MF2
|
|
0U, // PseudoVWADDU_VX_MF2_MASK
|
|
0U, // PseudoVWADDU_VX_MF4
|
|
0U, // PseudoVWADDU_VX_MF4_MASK
|
|
0U, // PseudoVWADDU_VX_MF8
|
|
0U, // PseudoVWADDU_VX_MF8_MASK
|
|
0U, // PseudoVWADDU_WV_M1
|
|
0U, // PseudoVWADDU_WV_M1_MASK
|
|
0U, // PseudoVWADDU_WV_M1_MASK_TIED
|
|
0U, // PseudoVWADDU_WV_M1_TIED
|
|
0U, // PseudoVWADDU_WV_M2
|
|
0U, // PseudoVWADDU_WV_M2_MASK
|
|
0U, // PseudoVWADDU_WV_M2_MASK_TIED
|
|
0U, // PseudoVWADDU_WV_M2_TIED
|
|
0U, // PseudoVWADDU_WV_M4
|
|
0U, // PseudoVWADDU_WV_M4_MASK
|
|
0U, // PseudoVWADDU_WV_M4_MASK_TIED
|
|
0U, // PseudoVWADDU_WV_M4_TIED
|
|
0U, // PseudoVWADDU_WV_MF2
|
|
0U, // PseudoVWADDU_WV_MF2_MASK
|
|
0U, // PseudoVWADDU_WV_MF2_MASK_TIED
|
|
0U, // PseudoVWADDU_WV_MF2_TIED
|
|
0U, // PseudoVWADDU_WV_MF4
|
|
0U, // PseudoVWADDU_WV_MF4_MASK
|
|
0U, // PseudoVWADDU_WV_MF4_MASK_TIED
|
|
0U, // PseudoVWADDU_WV_MF4_TIED
|
|
0U, // PseudoVWADDU_WV_MF8
|
|
0U, // PseudoVWADDU_WV_MF8_MASK
|
|
0U, // PseudoVWADDU_WV_MF8_MASK_TIED
|
|
0U, // PseudoVWADDU_WV_MF8_TIED
|
|
0U, // PseudoVWADDU_WX_M1
|
|
0U, // PseudoVWADDU_WX_M1_MASK
|
|
0U, // PseudoVWADDU_WX_M2
|
|
0U, // PseudoVWADDU_WX_M2_MASK
|
|
0U, // PseudoVWADDU_WX_M4
|
|
0U, // PseudoVWADDU_WX_M4_MASK
|
|
0U, // PseudoVWADDU_WX_MF2
|
|
0U, // PseudoVWADDU_WX_MF2_MASK
|
|
0U, // PseudoVWADDU_WX_MF4
|
|
0U, // PseudoVWADDU_WX_MF4_MASK
|
|
0U, // PseudoVWADDU_WX_MF8
|
|
0U, // PseudoVWADDU_WX_MF8_MASK
|
|
0U, // PseudoVWADD_VV_M1
|
|
0U, // PseudoVWADD_VV_M1_MASK
|
|
0U, // PseudoVWADD_VV_M2
|
|
0U, // PseudoVWADD_VV_M2_MASK
|
|
0U, // PseudoVWADD_VV_M4
|
|
0U, // PseudoVWADD_VV_M4_MASK
|
|
0U, // PseudoVWADD_VV_MF2
|
|
0U, // PseudoVWADD_VV_MF2_MASK
|
|
0U, // PseudoVWADD_VV_MF4
|
|
0U, // PseudoVWADD_VV_MF4_MASK
|
|
0U, // PseudoVWADD_VV_MF8
|
|
0U, // PseudoVWADD_VV_MF8_MASK
|
|
0U, // PseudoVWADD_VX_M1
|
|
0U, // PseudoVWADD_VX_M1_MASK
|
|
0U, // PseudoVWADD_VX_M2
|
|
0U, // PseudoVWADD_VX_M2_MASK
|
|
0U, // PseudoVWADD_VX_M4
|
|
0U, // PseudoVWADD_VX_M4_MASK
|
|
0U, // PseudoVWADD_VX_MF2
|
|
0U, // PseudoVWADD_VX_MF2_MASK
|
|
0U, // PseudoVWADD_VX_MF4
|
|
0U, // PseudoVWADD_VX_MF4_MASK
|
|
0U, // PseudoVWADD_VX_MF8
|
|
0U, // PseudoVWADD_VX_MF8_MASK
|
|
0U, // PseudoVWADD_WV_M1
|
|
0U, // PseudoVWADD_WV_M1_MASK
|
|
0U, // PseudoVWADD_WV_M1_MASK_TIED
|
|
0U, // PseudoVWADD_WV_M1_TIED
|
|
0U, // PseudoVWADD_WV_M2
|
|
0U, // PseudoVWADD_WV_M2_MASK
|
|
0U, // PseudoVWADD_WV_M2_MASK_TIED
|
|
0U, // PseudoVWADD_WV_M2_TIED
|
|
0U, // PseudoVWADD_WV_M4
|
|
0U, // PseudoVWADD_WV_M4_MASK
|
|
0U, // PseudoVWADD_WV_M4_MASK_TIED
|
|
0U, // PseudoVWADD_WV_M4_TIED
|
|
0U, // PseudoVWADD_WV_MF2
|
|
0U, // PseudoVWADD_WV_MF2_MASK
|
|
0U, // PseudoVWADD_WV_MF2_MASK_TIED
|
|
0U, // PseudoVWADD_WV_MF2_TIED
|
|
0U, // PseudoVWADD_WV_MF4
|
|
0U, // PseudoVWADD_WV_MF4_MASK
|
|
0U, // PseudoVWADD_WV_MF4_MASK_TIED
|
|
0U, // PseudoVWADD_WV_MF4_TIED
|
|
0U, // PseudoVWADD_WV_MF8
|
|
0U, // PseudoVWADD_WV_MF8_MASK
|
|
0U, // PseudoVWADD_WV_MF8_MASK_TIED
|
|
0U, // PseudoVWADD_WV_MF8_TIED
|
|
0U, // PseudoVWADD_WX_M1
|
|
0U, // PseudoVWADD_WX_M1_MASK
|
|
0U, // PseudoVWADD_WX_M2
|
|
0U, // PseudoVWADD_WX_M2_MASK
|
|
0U, // PseudoVWADD_WX_M4
|
|
0U, // PseudoVWADD_WX_M4_MASK
|
|
0U, // PseudoVWADD_WX_MF2
|
|
0U, // PseudoVWADD_WX_MF2_MASK
|
|
0U, // PseudoVWADD_WX_MF4
|
|
0U, // PseudoVWADD_WX_MF4_MASK
|
|
0U, // PseudoVWADD_WX_MF8
|
|
0U, // PseudoVWADD_WX_MF8_MASK
|
|
0U, // PseudoVWMACCSU_VV_M1
|
|
0U, // PseudoVWMACCSU_VV_M1_MASK
|
|
0U, // PseudoVWMACCSU_VV_M2
|
|
0U, // PseudoVWMACCSU_VV_M2_MASK
|
|
0U, // PseudoVWMACCSU_VV_M4
|
|
0U, // PseudoVWMACCSU_VV_M4_MASK
|
|
0U, // PseudoVWMACCSU_VV_MF2
|
|
0U, // PseudoVWMACCSU_VV_MF2_MASK
|
|
0U, // PseudoVWMACCSU_VV_MF4
|
|
0U, // PseudoVWMACCSU_VV_MF4_MASK
|
|
0U, // PseudoVWMACCSU_VV_MF8
|
|
0U, // PseudoVWMACCSU_VV_MF8_MASK
|
|
0U, // PseudoVWMACCSU_VX_M1
|
|
0U, // PseudoVWMACCSU_VX_M1_MASK
|
|
0U, // PseudoVWMACCSU_VX_M2
|
|
0U, // PseudoVWMACCSU_VX_M2_MASK
|
|
0U, // PseudoVWMACCSU_VX_M4
|
|
0U, // PseudoVWMACCSU_VX_M4_MASK
|
|
0U, // PseudoVWMACCSU_VX_MF2
|
|
0U, // PseudoVWMACCSU_VX_MF2_MASK
|
|
0U, // PseudoVWMACCSU_VX_MF4
|
|
0U, // PseudoVWMACCSU_VX_MF4_MASK
|
|
0U, // PseudoVWMACCSU_VX_MF8
|
|
0U, // PseudoVWMACCSU_VX_MF8_MASK
|
|
0U, // PseudoVWMACCUS_VX_M1
|
|
0U, // PseudoVWMACCUS_VX_M1_MASK
|
|
0U, // PseudoVWMACCUS_VX_M2
|
|
0U, // PseudoVWMACCUS_VX_M2_MASK
|
|
0U, // PseudoVWMACCUS_VX_M4
|
|
0U, // PseudoVWMACCUS_VX_M4_MASK
|
|
0U, // PseudoVWMACCUS_VX_MF2
|
|
0U, // PseudoVWMACCUS_VX_MF2_MASK
|
|
0U, // PseudoVWMACCUS_VX_MF4
|
|
0U, // PseudoVWMACCUS_VX_MF4_MASK
|
|
0U, // PseudoVWMACCUS_VX_MF8
|
|
0U, // PseudoVWMACCUS_VX_MF8_MASK
|
|
0U, // PseudoVWMACCU_VV_M1
|
|
0U, // PseudoVWMACCU_VV_M1_MASK
|
|
0U, // PseudoVWMACCU_VV_M2
|
|
0U, // PseudoVWMACCU_VV_M2_MASK
|
|
0U, // PseudoVWMACCU_VV_M4
|
|
0U, // PseudoVWMACCU_VV_M4_MASK
|
|
0U, // PseudoVWMACCU_VV_MF2
|
|
0U, // PseudoVWMACCU_VV_MF2_MASK
|
|
0U, // PseudoVWMACCU_VV_MF4
|
|
0U, // PseudoVWMACCU_VV_MF4_MASK
|
|
0U, // PseudoVWMACCU_VV_MF8
|
|
0U, // PseudoVWMACCU_VV_MF8_MASK
|
|
0U, // PseudoVWMACCU_VX_M1
|
|
0U, // PseudoVWMACCU_VX_M1_MASK
|
|
0U, // PseudoVWMACCU_VX_M2
|
|
0U, // PseudoVWMACCU_VX_M2_MASK
|
|
0U, // PseudoVWMACCU_VX_M4
|
|
0U, // PseudoVWMACCU_VX_M4_MASK
|
|
0U, // PseudoVWMACCU_VX_MF2
|
|
0U, // PseudoVWMACCU_VX_MF2_MASK
|
|
0U, // PseudoVWMACCU_VX_MF4
|
|
0U, // PseudoVWMACCU_VX_MF4_MASK
|
|
0U, // PseudoVWMACCU_VX_MF8
|
|
0U, // PseudoVWMACCU_VX_MF8_MASK
|
|
0U, // PseudoVWMACC_VV_M1
|
|
0U, // PseudoVWMACC_VV_M1_MASK
|
|
0U, // PseudoVWMACC_VV_M2
|
|
0U, // PseudoVWMACC_VV_M2_MASK
|
|
0U, // PseudoVWMACC_VV_M4
|
|
0U, // PseudoVWMACC_VV_M4_MASK
|
|
0U, // PseudoVWMACC_VV_MF2
|
|
0U, // PseudoVWMACC_VV_MF2_MASK
|
|
0U, // PseudoVWMACC_VV_MF4
|
|
0U, // PseudoVWMACC_VV_MF4_MASK
|
|
0U, // PseudoVWMACC_VV_MF8
|
|
0U, // PseudoVWMACC_VV_MF8_MASK
|
|
0U, // PseudoVWMACC_VX_M1
|
|
0U, // PseudoVWMACC_VX_M1_MASK
|
|
0U, // PseudoVWMACC_VX_M2
|
|
0U, // PseudoVWMACC_VX_M2_MASK
|
|
0U, // PseudoVWMACC_VX_M4
|
|
0U, // PseudoVWMACC_VX_M4_MASK
|
|
0U, // PseudoVWMACC_VX_MF2
|
|
0U, // PseudoVWMACC_VX_MF2_MASK
|
|
0U, // PseudoVWMACC_VX_MF4
|
|
0U, // PseudoVWMACC_VX_MF4_MASK
|
|
0U, // PseudoVWMACC_VX_MF8
|
|
0U, // PseudoVWMACC_VX_MF8_MASK
|
|
0U, // PseudoVWMULSU_VV_M1
|
|
0U, // PseudoVWMULSU_VV_M1_MASK
|
|
0U, // PseudoVWMULSU_VV_M2
|
|
0U, // PseudoVWMULSU_VV_M2_MASK
|
|
0U, // PseudoVWMULSU_VV_M4
|
|
0U, // PseudoVWMULSU_VV_M4_MASK
|
|
0U, // PseudoVWMULSU_VV_MF2
|
|
0U, // PseudoVWMULSU_VV_MF2_MASK
|
|
0U, // PseudoVWMULSU_VV_MF4
|
|
0U, // PseudoVWMULSU_VV_MF4_MASK
|
|
0U, // PseudoVWMULSU_VV_MF8
|
|
0U, // PseudoVWMULSU_VV_MF8_MASK
|
|
0U, // PseudoVWMULSU_VX_M1
|
|
0U, // PseudoVWMULSU_VX_M1_MASK
|
|
0U, // PseudoVWMULSU_VX_M2
|
|
0U, // PseudoVWMULSU_VX_M2_MASK
|
|
0U, // PseudoVWMULSU_VX_M4
|
|
0U, // PseudoVWMULSU_VX_M4_MASK
|
|
0U, // PseudoVWMULSU_VX_MF2
|
|
0U, // PseudoVWMULSU_VX_MF2_MASK
|
|
0U, // PseudoVWMULSU_VX_MF4
|
|
0U, // PseudoVWMULSU_VX_MF4_MASK
|
|
0U, // PseudoVWMULSU_VX_MF8
|
|
0U, // PseudoVWMULSU_VX_MF8_MASK
|
|
0U, // PseudoVWMULU_VV_M1
|
|
0U, // PseudoVWMULU_VV_M1_MASK
|
|
0U, // PseudoVWMULU_VV_M2
|
|
0U, // PseudoVWMULU_VV_M2_MASK
|
|
0U, // PseudoVWMULU_VV_M4
|
|
0U, // PseudoVWMULU_VV_M4_MASK
|
|
0U, // PseudoVWMULU_VV_MF2
|
|
0U, // PseudoVWMULU_VV_MF2_MASK
|
|
0U, // PseudoVWMULU_VV_MF4
|
|
0U, // PseudoVWMULU_VV_MF4_MASK
|
|
0U, // PseudoVWMULU_VV_MF8
|
|
0U, // PseudoVWMULU_VV_MF8_MASK
|
|
0U, // PseudoVWMULU_VX_M1
|
|
0U, // PseudoVWMULU_VX_M1_MASK
|
|
0U, // PseudoVWMULU_VX_M2
|
|
0U, // PseudoVWMULU_VX_M2_MASK
|
|
0U, // PseudoVWMULU_VX_M4
|
|
0U, // PseudoVWMULU_VX_M4_MASK
|
|
0U, // PseudoVWMULU_VX_MF2
|
|
0U, // PseudoVWMULU_VX_MF2_MASK
|
|
0U, // PseudoVWMULU_VX_MF4
|
|
0U, // PseudoVWMULU_VX_MF4_MASK
|
|
0U, // PseudoVWMULU_VX_MF8
|
|
0U, // PseudoVWMULU_VX_MF8_MASK
|
|
0U, // PseudoVWMUL_VV_M1
|
|
0U, // PseudoVWMUL_VV_M1_MASK
|
|
0U, // PseudoVWMUL_VV_M2
|
|
0U, // PseudoVWMUL_VV_M2_MASK
|
|
0U, // PseudoVWMUL_VV_M4
|
|
0U, // PseudoVWMUL_VV_M4_MASK
|
|
0U, // PseudoVWMUL_VV_MF2
|
|
0U, // PseudoVWMUL_VV_MF2_MASK
|
|
0U, // PseudoVWMUL_VV_MF4
|
|
0U, // PseudoVWMUL_VV_MF4_MASK
|
|
0U, // PseudoVWMUL_VV_MF8
|
|
0U, // PseudoVWMUL_VV_MF8_MASK
|
|
0U, // PseudoVWMUL_VX_M1
|
|
0U, // PseudoVWMUL_VX_M1_MASK
|
|
0U, // PseudoVWMUL_VX_M2
|
|
0U, // PseudoVWMUL_VX_M2_MASK
|
|
0U, // PseudoVWMUL_VX_M4
|
|
0U, // PseudoVWMUL_VX_M4_MASK
|
|
0U, // PseudoVWMUL_VX_MF2
|
|
0U, // PseudoVWMUL_VX_MF2_MASK
|
|
0U, // PseudoVWMUL_VX_MF4
|
|
0U, // PseudoVWMUL_VX_MF4_MASK
|
|
0U, // PseudoVWMUL_VX_MF8
|
|
0U, // PseudoVWMUL_VX_MF8_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M1_E16
|
|
0U, // PseudoVWREDSUMU_VS_M1_E16_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M1_E32
|
|
0U, // PseudoVWREDSUMU_VS_M1_E32_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M1_E8
|
|
0U, // PseudoVWREDSUMU_VS_M1_E8_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M2_E16
|
|
0U, // PseudoVWREDSUMU_VS_M2_E16_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M2_E32
|
|
0U, // PseudoVWREDSUMU_VS_M2_E32_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M2_E8
|
|
0U, // PseudoVWREDSUMU_VS_M2_E8_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M4_E16
|
|
0U, // PseudoVWREDSUMU_VS_M4_E16_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M4_E32
|
|
0U, // PseudoVWREDSUMU_VS_M4_E32_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M4_E8
|
|
0U, // PseudoVWREDSUMU_VS_M4_E8_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M8_E16
|
|
0U, // PseudoVWREDSUMU_VS_M8_E16_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M8_E32
|
|
0U, // PseudoVWREDSUMU_VS_M8_E32_MASK
|
|
0U, // PseudoVWREDSUMU_VS_M8_E8
|
|
0U, // PseudoVWREDSUMU_VS_M8_E8_MASK
|
|
0U, // PseudoVWREDSUMU_VS_MF2_E16
|
|
0U, // PseudoVWREDSUMU_VS_MF2_E16_MASK
|
|
0U, // PseudoVWREDSUMU_VS_MF2_E32
|
|
0U, // PseudoVWREDSUMU_VS_MF2_E32_MASK
|
|
0U, // PseudoVWREDSUMU_VS_MF2_E8
|
|
0U, // PseudoVWREDSUMU_VS_MF2_E8_MASK
|
|
0U, // PseudoVWREDSUMU_VS_MF4_E16
|
|
0U, // PseudoVWREDSUMU_VS_MF4_E16_MASK
|
|
0U, // PseudoVWREDSUMU_VS_MF4_E8
|
|
0U, // PseudoVWREDSUMU_VS_MF4_E8_MASK
|
|
0U, // PseudoVWREDSUMU_VS_MF8_E8
|
|
0U, // PseudoVWREDSUMU_VS_MF8_E8_MASK
|
|
0U, // PseudoVWREDSUM_VS_M1_E16
|
|
0U, // PseudoVWREDSUM_VS_M1_E16_MASK
|
|
0U, // PseudoVWREDSUM_VS_M1_E32
|
|
0U, // PseudoVWREDSUM_VS_M1_E32_MASK
|
|
0U, // PseudoVWREDSUM_VS_M1_E8
|
|
0U, // PseudoVWREDSUM_VS_M1_E8_MASK
|
|
0U, // PseudoVWREDSUM_VS_M2_E16
|
|
0U, // PseudoVWREDSUM_VS_M2_E16_MASK
|
|
0U, // PseudoVWREDSUM_VS_M2_E32
|
|
0U, // PseudoVWREDSUM_VS_M2_E32_MASK
|
|
0U, // PseudoVWREDSUM_VS_M2_E8
|
|
0U, // PseudoVWREDSUM_VS_M2_E8_MASK
|
|
0U, // PseudoVWREDSUM_VS_M4_E16
|
|
0U, // PseudoVWREDSUM_VS_M4_E16_MASK
|
|
0U, // PseudoVWREDSUM_VS_M4_E32
|
|
0U, // PseudoVWREDSUM_VS_M4_E32_MASK
|
|
0U, // PseudoVWREDSUM_VS_M4_E8
|
|
0U, // PseudoVWREDSUM_VS_M4_E8_MASK
|
|
0U, // PseudoVWREDSUM_VS_M8_E16
|
|
0U, // PseudoVWREDSUM_VS_M8_E16_MASK
|
|
0U, // PseudoVWREDSUM_VS_M8_E32
|
|
0U, // PseudoVWREDSUM_VS_M8_E32_MASK
|
|
0U, // PseudoVWREDSUM_VS_M8_E8
|
|
0U, // PseudoVWREDSUM_VS_M8_E8_MASK
|
|
0U, // PseudoVWREDSUM_VS_MF2_E16
|
|
0U, // PseudoVWREDSUM_VS_MF2_E16_MASK
|
|
0U, // PseudoVWREDSUM_VS_MF2_E32
|
|
0U, // PseudoVWREDSUM_VS_MF2_E32_MASK
|
|
0U, // PseudoVWREDSUM_VS_MF2_E8
|
|
0U, // PseudoVWREDSUM_VS_MF2_E8_MASK
|
|
0U, // PseudoVWREDSUM_VS_MF4_E16
|
|
0U, // PseudoVWREDSUM_VS_MF4_E16_MASK
|
|
0U, // PseudoVWREDSUM_VS_MF4_E8
|
|
0U, // PseudoVWREDSUM_VS_MF4_E8_MASK
|
|
0U, // PseudoVWREDSUM_VS_MF8_E8
|
|
0U, // PseudoVWREDSUM_VS_MF8_E8_MASK
|
|
0U, // PseudoVWSLL_VI_M1
|
|
0U, // PseudoVWSLL_VI_M1_MASK
|
|
0U, // PseudoVWSLL_VI_M2
|
|
0U, // PseudoVWSLL_VI_M2_MASK
|
|
0U, // PseudoVWSLL_VI_M4
|
|
0U, // PseudoVWSLL_VI_M4_MASK
|
|
0U, // PseudoVWSLL_VI_MF2
|
|
0U, // PseudoVWSLL_VI_MF2_MASK
|
|
0U, // PseudoVWSLL_VI_MF4
|
|
0U, // PseudoVWSLL_VI_MF4_MASK
|
|
0U, // PseudoVWSLL_VI_MF8
|
|
0U, // PseudoVWSLL_VI_MF8_MASK
|
|
0U, // PseudoVWSLL_VV_M1
|
|
0U, // PseudoVWSLL_VV_M1_MASK
|
|
0U, // PseudoVWSLL_VV_M2
|
|
0U, // PseudoVWSLL_VV_M2_MASK
|
|
0U, // PseudoVWSLL_VV_M4
|
|
0U, // PseudoVWSLL_VV_M4_MASK
|
|
0U, // PseudoVWSLL_VV_MF2
|
|
0U, // PseudoVWSLL_VV_MF2_MASK
|
|
0U, // PseudoVWSLL_VV_MF4
|
|
0U, // PseudoVWSLL_VV_MF4_MASK
|
|
0U, // PseudoVWSLL_VV_MF8
|
|
0U, // PseudoVWSLL_VV_MF8_MASK
|
|
0U, // PseudoVWSLL_VX_M1
|
|
0U, // PseudoVWSLL_VX_M1_MASK
|
|
0U, // PseudoVWSLL_VX_M2
|
|
0U, // PseudoVWSLL_VX_M2_MASK
|
|
0U, // PseudoVWSLL_VX_M4
|
|
0U, // PseudoVWSLL_VX_M4_MASK
|
|
0U, // PseudoVWSLL_VX_MF2
|
|
0U, // PseudoVWSLL_VX_MF2_MASK
|
|
0U, // PseudoVWSLL_VX_MF4
|
|
0U, // PseudoVWSLL_VX_MF4_MASK
|
|
0U, // PseudoVWSLL_VX_MF8
|
|
0U, // PseudoVWSLL_VX_MF8_MASK
|
|
0U, // PseudoVWSUBU_VV_M1
|
|
0U, // PseudoVWSUBU_VV_M1_MASK
|
|
0U, // PseudoVWSUBU_VV_M2
|
|
0U, // PseudoVWSUBU_VV_M2_MASK
|
|
0U, // PseudoVWSUBU_VV_M4
|
|
0U, // PseudoVWSUBU_VV_M4_MASK
|
|
0U, // PseudoVWSUBU_VV_MF2
|
|
0U, // PseudoVWSUBU_VV_MF2_MASK
|
|
0U, // PseudoVWSUBU_VV_MF4
|
|
0U, // PseudoVWSUBU_VV_MF4_MASK
|
|
0U, // PseudoVWSUBU_VV_MF8
|
|
0U, // PseudoVWSUBU_VV_MF8_MASK
|
|
0U, // PseudoVWSUBU_VX_M1
|
|
0U, // PseudoVWSUBU_VX_M1_MASK
|
|
0U, // PseudoVWSUBU_VX_M2
|
|
0U, // PseudoVWSUBU_VX_M2_MASK
|
|
0U, // PseudoVWSUBU_VX_M4
|
|
0U, // PseudoVWSUBU_VX_M4_MASK
|
|
0U, // PseudoVWSUBU_VX_MF2
|
|
0U, // PseudoVWSUBU_VX_MF2_MASK
|
|
0U, // PseudoVWSUBU_VX_MF4
|
|
0U, // PseudoVWSUBU_VX_MF4_MASK
|
|
0U, // PseudoVWSUBU_VX_MF8
|
|
0U, // PseudoVWSUBU_VX_MF8_MASK
|
|
0U, // PseudoVWSUBU_WV_M1
|
|
0U, // PseudoVWSUBU_WV_M1_MASK
|
|
0U, // PseudoVWSUBU_WV_M1_MASK_TIED
|
|
0U, // PseudoVWSUBU_WV_M1_TIED
|
|
0U, // PseudoVWSUBU_WV_M2
|
|
0U, // PseudoVWSUBU_WV_M2_MASK
|
|
0U, // PseudoVWSUBU_WV_M2_MASK_TIED
|
|
0U, // PseudoVWSUBU_WV_M2_TIED
|
|
0U, // PseudoVWSUBU_WV_M4
|
|
0U, // PseudoVWSUBU_WV_M4_MASK
|
|
0U, // PseudoVWSUBU_WV_M4_MASK_TIED
|
|
0U, // PseudoVWSUBU_WV_M4_TIED
|
|
0U, // PseudoVWSUBU_WV_MF2
|
|
0U, // PseudoVWSUBU_WV_MF2_MASK
|
|
0U, // PseudoVWSUBU_WV_MF2_MASK_TIED
|
|
0U, // PseudoVWSUBU_WV_MF2_TIED
|
|
0U, // PseudoVWSUBU_WV_MF4
|
|
0U, // PseudoVWSUBU_WV_MF4_MASK
|
|
0U, // PseudoVWSUBU_WV_MF4_MASK_TIED
|
|
0U, // PseudoVWSUBU_WV_MF4_TIED
|
|
0U, // PseudoVWSUBU_WV_MF8
|
|
0U, // PseudoVWSUBU_WV_MF8_MASK
|
|
0U, // PseudoVWSUBU_WV_MF8_MASK_TIED
|
|
0U, // PseudoVWSUBU_WV_MF8_TIED
|
|
0U, // PseudoVWSUBU_WX_M1
|
|
0U, // PseudoVWSUBU_WX_M1_MASK
|
|
0U, // PseudoVWSUBU_WX_M2
|
|
0U, // PseudoVWSUBU_WX_M2_MASK
|
|
0U, // PseudoVWSUBU_WX_M4
|
|
0U, // PseudoVWSUBU_WX_M4_MASK
|
|
0U, // PseudoVWSUBU_WX_MF2
|
|
0U, // PseudoVWSUBU_WX_MF2_MASK
|
|
0U, // PseudoVWSUBU_WX_MF4
|
|
0U, // PseudoVWSUBU_WX_MF4_MASK
|
|
0U, // PseudoVWSUBU_WX_MF8
|
|
0U, // PseudoVWSUBU_WX_MF8_MASK
|
|
0U, // PseudoVWSUB_VV_M1
|
|
0U, // PseudoVWSUB_VV_M1_MASK
|
|
0U, // PseudoVWSUB_VV_M2
|
|
0U, // PseudoVWSUB_VV_M2_MASK
|
|
0U, // PseudoVWSUB_VV_M4
|
|
0U, // PseudoVWSUB_VV_M4_MASK
|
|
0U, // PseudoVWSUB_VV_MF2
|
|
0U, // PseudoVWSUB_VV_MF2_MASK
|
|
0U, // PseudoVWSUB_VV_MF4
|
|
0U, // PseudoVWSUB_VV_MF4_MASK
|
|
0U, // PseudoVWSUB_VV_MF8
|
|
0U, // PseudoVWSUB_VV_MF8_MASK
|
|
0U, // PseudoVWSUB_VX_M1
|
|
0U, // PseudoVWSUB_VX_M1_MASK
|
|
0U, // PseudoVWSUB_VX_M2
|
|
0U, // PseudoVWSUB_VX_M2_MASK
|
|
0U, // PseudoVWSUB_VX_M4
|
|
0U, // PseudoVWSUB_VX_M4_MASK
|
|
0U, // PseudoVWSUB_VX_MF2
|
|
0U, // PseudoVWSUB_VX_MF2_MASK
|
|
0U, // PseudoVWSUB_VX_MF4
|
|
0U, // PseudoVWSUB_VX_MF4_MASK
|
|
0U, // PseudoVWSUB_VX_MF8
|
|
0U, // PseudoVWSUB_VX_MF8_MASK
|
|
0U, // PseudoVWSUB_WV_M1
|
|
0U, // PseudoVWSUB_WV_M1_MASK
|
|
0U, // PseudoVWSUB_WV_M1_MASK_TIED
|
|
0U, // PseudoVWSUB_WV_M1_TIED
|
|
0U, // PseudoVWSUB_WV_M2
|
|
0U, // PseudoVWSUB_WV_M2_MASK
|
|
0U, // PseudoVWSUB_WV_M2_MASK_TIED
|
|
0U, // PseudoVWSUB_WV_M2_TIED
|
|
0U, // PseudoVWSUB_WV_M4
|
|
0U, // PseudoVWSUB_WV_M4_MASK
|
|
0U, // PseudoVWSUB_WV_M4_MASK_TIED
|
|
0U, // PseudoVWSUB_WV_M4_TIED
|
|
0U, // PseudoVWSUB_WV_MF2
|
|
0U, // PseudoVWSUB_WV_MF2_MASK
|
|
0U, // PseudoVWSUB_WV_MF2_MASK_TIED
|
|
0U, // PseudoVWSUB_WV_MF2_TIED
|
|
0U, // PseudoVWSUB_WV_MF4
|
|
0U, // PseudoVWSUB_WV_MF4_MASK
|
|
0U, // PseudoVWSUB_WV_MF4_MASK_TIED
|
|
0U, // PseudoVWSUB_WV_MF4_TIED
|
|
0U, // PseudoVWSUB_WV_MF8
|
|
0U, // PseudoVWSUB_WV_MF8_MASK
|
|
0U, // PseudoVWSUB_WV_MF8_MASK_TIED
|
|
0U, // PseudoVWSUB_WV_MF8_TIED
|
|
0U, // PseudoVWSUB_WX_M1
|
|
0U, // PseudoVWSUB_WX_M1_MASK
|
|
0U, // PseudoVWSUB_WX_M2
|
|
0U, // PseudoVWSUB_WX_M2_MASK
|
|
0U, // PseudoVWSUB_WX_M4
|
|
0U, // PseudoVWSUB_WX_M4_MASK
|
|
0U, // PseudoVWSUB_WX_MF2
|
|
0U, // PseudoVWSUB_WX_MF2_MASK
|
|
0U, // PseudoVWSUB_WX_MF4
|
|
0U, // PseudoVWSUB_WX_MF4_MASK
|
|
0U, // PseudoVWSUB_WX_MF8
|
|
0U, // PseudoVWSUB_WX_MF8_MASK
|
|
0U, // PseudoVXOR_VI_M1
|
|
0U, // PseudoVXOR_VI_M1_MASK
|
|
0U, // PseudoVXOR_VI_M2
|
|
0U, // PseudoVXOR_VI_M2_MASK
|
|
0U, // PseudoVXOR_VI_M4
|
|
0U, // PseudoVXOR_VI_M4_MASK
|
|
0U, // PseudoVXOR_VI_M8
|
|
0U, // PseudoVXOR_VI_M8_MASK
|
|
0U, // PseudoVXOR_VI_MF2
|
|
0U, // PseudoVXOR_VI_MF2_MASK
|
|
0U, // PseudoVXOR_VI_MF4
|
|
0U, // PseudoVXOR_VI_MF4_MASK
|
|
0U, // PseudoVXOR_VI_MF8
|
|
0U, // PseudoVXOR_VI_MF8_MASK
|
|
0U, // PseudoVXOR_VV_M1
|
|
0U, // PseudoVXOR_VV_M1_MASK
|
|
0U, // PseudoVXOR_VV_M2
|
|
0U, // PseudoVXOR_VV_M2_MASK
|
|
0U, // PseudoVXOR_VV_M4
|
|
0U, // PseudoVXOR_VV_M4_MASK
|
|
0U, // PseudoVXOR_VV_M8
|
|
0U, // PseudoVXOR_VV_M8_MASK
|
|
0U, // PseudoVXOR_VV_MF2
|
|
0U, // PseudoVXOR_VV_MF2_MASK
|
|
0U, // PseudoVXOR_VV_MF4
|
|
0U, // PseudoVXOR_VV_MF4_MASK
|
|
0U, // PseudoVXOR_VV_MF8
|
|
0U, // PseudoVXOR_VV_MF8_MASK
|
|
0U, // PseudoVXOR_VX_M1
|
|
0U, // PseudoVXOR_VX_M1_MASK
|
|
0U, // PseudoVXOR_VX_M2
|
|
0U, // PseudoVXOR_VX_M2_MASK
|
|
0U, // PseudoVXOR_VX_M4
|
|
0U, // PseudoVXOR_VX_M4_MASK
|
|
0U, // PseudoVXOR_VX_M8
|
|
0U, // PseudoVXOR_VX_M8_MASK
|
|
0U, // PseudoVXOR_VX_MF2
|
|
0U, // PseudoVXOR_VX_MF2_MASK
|
|
0U, // PseudoVXOR_VX_MF4
|
|
0U, // PseudoVXOR_VX_MF4_MASK
|
|
0U, // PseudoVXOR_VX_MF8
|
|
0U, // PseudoVXOR_VX_MF8_MASK
|
|
0U, // PseudoVZEXT_VF2_M1
|
|
0U, // PseudoVZEXT_VF2_M1_MASK
|
|
0U, // PseudoVZEXT_VF2_M2
|
|
0U, // PseudoVZEXT_VF2_M2_MASK
|
|
0U, // PseudoVZEXT_VF2_M4
|
|
0U, // PseudoVZEXT_VF2_M4_MASK
|
|
0U, // PseudoVZEXT_VF2_M8
|
|
0U, // PseudoVZEXT_VF2_M8_MASK
|
|
0U, // PseudoVZEXT_VF2_MF2
|
|
0U, // PseudoVZEXT_VF2_MF2_MASK
|
|
0U, // PseudoVZEXT_VF2_MF4
|
|
0U, // PseudoVZEXT_VF2_MF4_MASK
|
|
0U, // PseudoVZEXT_VF4_M1
|
|
0U, // PseudoVZEXT_VF4_M1_MASK
|
|
0U, // PseudoVZEXT_VF4_M2
|
|
0U, // PseudoVZEXT_VF4_M2_MASK
|
|
0U, // PseudoVZEXT_VF4_M4
|
|
0U, // PseudoVZEXT_VF4_M4_MASK
|
|
0U, // PseudoVZEXT_VF4_M8
|
|
0U, // PseudoVZEXT_VF4_M8_MASK
|
|
0U, // PseudoVZEXT_VF4_MF2
|
|
0U, // PseudoVZEXT_VF4_MF2_MASK
|
|
0U, // PseudoVZEXT_VF8_M1
|
|
0U, // PseudoVZEXT_VF8_M1_MASK
|
|
0U, // PseudoVZEXT_VF8_M2
|
|
0U, // PseudoVZEXT_VF8_M2_MASK
|
|
0U, // PseudoVZEXT_VF8_M4
|
|
0U, // PseudoVZEXT_VF8_M4_MASK
|
|
0U, // PseudoVZEXT_VF8_M8
|
|
0U, // PseudoVZEXT_VF8_M8_MASK
|
|
0U, // PseudoZEXT_H
|
|
0U, // PseudoZEXT_W
|
|
0U, // ReadCycleWide
|
|
0U, // ReadFFLAGS
|
|
0U, // ReadFRM
|
|
0U, // Select_FPR16INX_Using_CC_GPR
|
|
0U, // Select_FPR16_Using_CC_GPR
|
|
0U, // Select_FPR32INX_Using_CC_GPR
|
|
0U, // Select_FPR32_Using_CC_GPR
|
|
0U, // Select_FPR64IN32X_Using_CC_GPR
|
|
0U, // Select_FPR64INX_Using_CC_GPR
|
|
0U, // Select_FPR64_Using_CC_GPR
|
|
0U, // Select_GPR_Using_CC_GPR
|
|
0U, // SplitF64Pseudo
|
|
0U, // SplitF64Pseudo_INX
|
|
0U, // SwapFRMImm
|
|
0U, // WriteFFLAGS
|
|
0U, // WriteFRM
|
|
0U, // WriteFRMImm
|
|
0U, // WriteVXRMImm
|
|
0U, // ADD
|
|
0U, // ADDI
|
|
0U, // ADDIW
|
|
0U, // ADDW
|
|
0U, // ADD_UW
|
|
0U, // AES32DSI
|
|
0U, // AES32DSMI
|
|
0U, // AES32ESI
|
|
0U, // AES32ESMI
|
|
0U, // AES64DS
|
|
0U, // AES64DSM
|
|
0U, // AES64ES
|
|
0U, // AES64ESM
|
|
0U, // AES64IM
|
|
0U, // AES64KS1I
|
|
0U, // AES64KS2
|
|
0U, // AMOADD_D
|
|
0U, // AMOADD_D_AQ
|
|
0U, // AMOADD_D_AQ_RL
|
|
0U, // AMOADD_D_RL
|
|
0U, // AMOADD_W
|
|
0U, // AMOADD_W_AQ
|
|
0U, // AMOADD_W_AQ_RL
|
|
0U, // AMOADD_W_RL
|
|
0U, // AMOAND_D
|
|
0U, // AMOAND_D_AQ
|
|
0U, // AMOAND_D_AQ_RL
|
|
0U, // AMOAND_D_RL
|
|
0U, // AMOAND_W
|
|
0U, // AMOAND_W_AQ
|
|
0U, // AMOAND_W_AQ_RL
|
|
0U, // AMOAND_W_RL
|
|
0U, // AMOCAS_D_RV32
|
|
0U, // AMOCAS_D_RV32_AQ
|
|
0U, // AMOCAS_D_RV32_AQ_RL
|
|
0U, // AMOCAS_D_RV32_RL
|
|
0U, // AMOCAS_D_RV64
|
|
0U, // AMOCAS_D_RV64_AQ
|
|
0U, // AMOCAS_D_RV64_AQ_RL
|
|
0U, // AMOCAS_D_RV64_RL
|
|
0U, // AMOCAS_Q
|
|
0U, // AMOCAS_Q_AQ
|
|
0U, // AMOCAS_Q_AQ_RL
|
|
0U, // AMOCAS_Q_RL
|
|
0U, // AMOCAS_W
|
|
0U, // AMOCAS_W_AQ
|
|
0U, // AMOCAS_W_AQ_RL
|
|
0U, // AMOCAS_W_RL
|
|
0U, // AMOMAXU_D
|
|
0U, // AMOMAXU_D_AQ
|
|
0U, // AMOMAXU_D_AQ_RL
|
|
0U, // AMOMAXU_D_RL
|
|
0U, // AMOMAXU_W
|
|
0U, // AMOMAXU_W_AQ
|
|
0U, // AMOMAXU_W_AQ_RL
|
|
0U, // AMOMAXU_W_RL
|
|
0U, // AMOMAX_D
|
|
0U, // AMOMAX_D_AQ
|
|
0U, // AMOMAX_D_AQ_RL
|
|
0U, // AMOMAX_D_RL
|
|
0U, // AMOMAX_W
|
|
0U, // AMOMAX_W_AQ
|
|
0U, // AMOMAX_W_AQ_RL
|
|
0U, // AMOMAX_W_RL
|
|
0U, // AMOMINU_D
|
|
0U, // AMOMINU_D_AQ
|
|
0U, // AMOMINU_D_AQ_RL
|
|
0U, // AMOMINU_D_RL
|
|
0U, // AMOMINU_W
|
|
0U, // AMOMINU_W_AQ
|
|
0U, // AMOMINU_W_AQ_RL
|
|
0U, // AMOMINU_W_RL
|
|
0U, // AMOMIN_D
|
|
0U, // AMOMIN_D_AQ
|
|
0U, // AMOMIN_D_AQ_RL
|
|
0U, // AMOMIN_D_RL
|
|
0U, // AMOMIN_W
|
|
0U, // AMOMIN_W_AQ
|
|
0U, // AMOMIN_W_AQ_RL
|
|
0U, // AMOMIN_W_RL
|
|
0U, // AMOOR_D
|
|
0U, // AMOOR_D_AQ
|
|
0U, // AMOOR_D_AQ_RL
|
|
0U, // AMOOR_D_RL
|
|
0U, // AMOOR_W
|
|
0U, // AMOOR_W_AQ
|
|
0U, // AMOOR_W_AQ_RL
|
|
0U, // AMOOR_W_RL
|
|
0U, // AMOSWAP_D
|
|
0U, // AMOSWAP_D_AQ
|
|
0U, // AMOSWAP_D_AQ_RL
|
|
0U, // AMOSWAP_D_RL
|
|
0U, // AMOSWAP_W
|
|
0U, // AMOSWAP_W_AQ
|
|
0U, // AMOSWAP_W_AQ_RL
|
|
0U, // AMOSWAP_W_RL
|
|
0U, // AMOXOR_D
|
|
0U, // AMOXOR_D_AQ
|
|
0U, // AMOXOR_D_AQ_RL
|
|
0U, // AMOXOR_D_RL
|
|
0U, // AMOXOR_W
|
|
0U, // AMOXOR_W_AQ
|
|
0U, // AMOXOR_W_AQ_RL
|
|
0U, // AMOXOR_W_RL
|
|
0U, // AND
|
|
0U, // ANDI
|
|
0U, // ANDN
|
|
0U, // AUIPC
|
|
0U, // BCLR
|
|
0U, // BCLRI
|
|
0U, // BEQ
|
|
0U, // BEXT
|
|
0U, // BEXTI
|
|
0U, // BGE
|
|
0U, // BGEU
|
|
0U, // BINV
|
|
0U, // BINVI
|
|
0U, // BLT
|
|
0U, // BLTU
|
|
0U, // BNE
|
|
0U, // BREV8
|
|
0U, // BSET
|
|
0U, // BSETI
|
|
0U, // CBO_CLEAN
|
|
0U, // CBO_FLUSH
|
|
0U, // CBO_INVAL
|
|
0U, // CBO_ZERO
|
|
0U, // CLMUL
|
|
0U, // CLMULH
|
|
0U, // CLMULR
|
|
0U, // CLZ
|
|
0U, // CLZW
|
|
0U, // CMOP1
|
|
0U, // CMOP11
|
|
0U, // CMOP13
|
|
0U, // CMOP15
|
|
0U, // CMOP3
|
|
0U, // CMOP5
|
|
0U, // CMOP7
|
|
0U, // CMOP9
|
|
0U, // CM_JALT
|
|
0U, // CM_JT
|
|
0U, // CM_MVA01S
|
|
0U, // CM_MVSA01
|
|
0U, // CM_POP
|
|
0U, // CM_POPRET
|
|
0U, // CM_POPRETZ
|
|
0U, // CM_PUSH
|
|
0U, // CPOP
|
|
0U, // CPOPW
|
|
0U, // CSRRC
|
|
0U, // CSRRCI
|
|
0U, // CSRRS
|
|
0U, // CSRRSI
|
|
0U, // CSRRW
|
|
0U, // CSRRWI
|
|
0U, // CTZ
|
|
0U, // CTZW
|
|
0U, // CV_ABS
|
|
0U, // CV_ABS_B
|
|
0U, // CV_ABS_H
|
|
0U, // CV_ADDN
|
|
0U, // CV_ADDNR
|
|
0U, // CV_ADDRN
|
|
0U, // CV_ADDRNR
|
|
0U, // CV_ADDUN
|
|
0U, // CV_ADDUNR
|
|
0U, // CV_ADDURN
|
|
0U, // CV_ADDURNR
|
|
0U, // CV_ADD_B
|
|
0U, // CV_ADD_DIV2
|
|
0U, // CV_ADD_DIV4
|
|
0U, // CV_ADD_DIV8
|
|
0U, // CV_ADD_H
|
|
0U, // CV_ADD_SCI_B
|
|
0U, // CV_ADD_SCI_H
|
|
0U, // CV_ADD_SC_B
|
|
0U, // CV_ADD_SC_H
|
|
0U, // CV_AND_B
|
|
0U, // CV_AND_H
|
|
0U, // CV_AND_SCI_B
|
|
0U, // CV_AND_SCI_H
|
|
0U, // CV_AND_SC_B
|
|
0U, // CV_AND_SC_H
|
|
0U, // CV_AVGU_B
|
|
0U, // CV_AVGU_H
|
|
0U, // CV_AVGU_SCI_B
|
|
0U, // CV_AVGU_SCI_H
|
|
0U, // CV_AVGU_SC_B
|
|
0U, // CV_AVGU_SC_H
|
|
0U, // CV_AVG_B
|
|
0U, // CV_AVG_H
|
|
0U, // CV_AVG_SCI_B
|
|
0U, // CV_AVG_SCI_H
|
|
0U, // CV_AVG_SC_B
|
|
0U, // CV_AVG_SC_H
|
|
0U, // CV_BCLR
|
|
0U, // CV_BCLRR
|
|
0U, // CV_BEQIMM
|
|
0U, // CV_BITREV
|
|
0U, // CV_BNEIMM
|
|
0U, // CV_BSET
|
|
0U, // CV_BSETR
|
|
0U, // CV_CLB
|
|
0U, // CV_CLIP
|
|
0U, // CV_CLIPR
|
|
0U, // CV_CLIPU
|
|
0U, // CV_CLIPUR
|
|
0U, // CV_CMPEQ_B
|
|
0U, // CV_CMPEQ_H
|
|
0U, // CV_CMPEQ_SCI_B
|
|
0U, // CV_CMPEQ_SCI_H
|
|
0U, // CV_CMPEQ_SC_B
|
|
0U, // CV_CMPEQ_SC_H
|
|
0U, // CV_CMPGEU_B
|
|
0U, // CV_CMPGEU_H
|
|
0U, // CV_CMPGEU_SCI_B
|
|
0U, // CV_CMPGEU_SCI_H
|
|
0U, // CV_CMPGEU_SC_B
|
|
0U, // CV_CMPGEU_SC_H
|
|
0U, // CV_CMPGE_B
|
|
0U, // CV_CMPGE_H
|
|
0U, // CV_CMPGE_SCI_B
|
|
0U, // CV_CMPGE_SCI_H
|
|
0U, // CV_CMPGE_SC_B
|
|
0U, // CV_CMPGE_SC_H
|
|
0U, // CV_CMPGTU_B
|
|
0U, // CV_CMPGTU_H
|
|
0U, // CV_CMPGTU_SCI_B
|
|
0U, // CV_CMPGTU_SCI_H
|
|
0U, // CV_CMPGTU_SC_B
|
|
0U, // CV_CMPGTU_SC_H
|
|
0U, // CV_CMPGT_B
|
|
0U, // CV_CMPGT_H
|
|
0U, // CV_CMPGT_SCI_B
|
|
0U, // CV_CMPGT_SCI_H
|
|
0U, // CV_CMPGT_SC_B
|
|
0U, // CV_CMPGT_SC_H
|
|
0U, // CV_CMPLEU_B
|
|
0U, // CV_CMPLEU_H
|
|
0U, // CV_CMPLEU_SCI_B
|
|
0U, // CV_CMPLEU_SCI_H
|
|
0U, // CV_CMPLEU_SC_B
|
|
0U, // CV_CMPLEU_SC_H
|
|
0U, // CV_CMPLE_B
|
|
0U, // CV_CMPLE_H
|
|
0U, // CV_CMPLE_SCI_B
|
|
0U, // CV_CMPLE_SCI_H
|
|
0U, // CV_CMPLE_SC_B
|
|
0U, // CV_CMPLE_SC_H
|
|
0U, // CV_CMPLTU_B
|
|
0U, // CV_CMPLTU_H
|
|
0U, // CV_CMPLTU_SCI_B
|
|
0U, // CV_CMPLTU_SCI_H
|
|
0U, // CV_CMPLTU_SC_B
|
|
0U, // CV_CMPLTU_SC_H
|
|
0U, // CV_CMPLT_B
|
|
0U, // CV_CMPLT_H
|
|
0U, // CV_CMPLT_SCI_B
|
|
0U, // CV_CMPLT_SCI_H
|
|
0U, // CV_CMPLT_SC_B
|
|
0U, // CV_CMPLT_SC_H
|
|
0U, // CV_CMPNE_B
|
|
0U, // CV_CMPNE_H
|
|
0U, // CV_CMPNE_SCI_B
|
|
0U, // CV_CMPNE_SCI_H
|
|
0U, // CV_CMPNE_SC_B
|
|
0U, // CV_CMPNE_SC_H
|
|
0U, // CV_CNT
|
|
0U, // CV_CPLXCONJ
|
|
0U, // CV_CPLXMUL_I
|
|
0U, // CV_CPLXMUL_I_DIV2
|
|
0U, // CV_CPLXMUL_I_DIV4
|
|
0U, // CV_CPLXMUL_I_DIV8
|
|
0U, // CV_CPLXMUL_R
|
|
0U, // CV_CPLXMUL_R_DIV2
|
|
0U, // CV_CPLXMUL_R_DIV4
|
|
0U, // CV_CPLXMUL_R_DIV8
|
|
0U, // CV_DOTSP_B
|
|
0U, // CV_DOTSP_H
|
|
0U, // CV_DOTSP_SCI_B
|
|
0U, // CV_DOTSP_SCI_H
|
|
0U, // CV_DOTSP_SC_B
|
|
0U, // CV_DOTSP_SC_H
|
|
0U, // CV_DOTUP_B
|
|
0U, // CV_DOTUP_H
|
|
0U, // CV_DOTUP_SCI_B
|
|
0U, // CV_DOTUP_SCI_H
|
|
0U, // CV_DOTUP_SC_B
|
|
0U, // CV_DOTUP_SC_H
|
|
0U, // CV_DOTUSP_B
|
|
0U, // CV_DOTUSP_H
|
|
0U, // CV_DOTUSP_SCI_B
|
|
0U, // CV_DOTUSP_SCI_H
|
|
0U, // CV_DOTUSP_SC_B
|
|
0U, // CV_DOTUSP_SC_H
|
|
0U, // CV_ELW
|
|
0U, // CV_EXTBS
|
|
0U, // CV_EXTBZ
|
|
0U, // CV_EXTHS
|
|
0U, // CV_EXTHZ
|
|
0U, // CV_EXTRACT
|
|
0U, // CV_EXTRACTR
|
|
0U, // CV_EXTRACTU
|
|
0U, // CV_EXTRACTUR
|
|
0U, // CV_EXTRACTU_B
|
|
0U, // CV_EXTRACTU_H
|
|
0U, // CV_EXTRACT_B
|
|
0U, // CV_EXTRACT_H
|
|
0U, // CV_FF1
|
|
0U, // CV_FL1
|
|
8U, // CV_INSERT
|
|
0U, // CV_INSERTR
|
|
0U, // CV_INSERT_B
|
|
0U, // CV_INSERT_H
|
|
0U, // CV_LBU_ri_inc
|
|
0U, // CV_LBU_rr
|
|
0U, // CV_LBU_rr_inc
|
|
0U, // CV_LB_ri_inc
|
|
0U, // CV_LB_rr
|
|
0U, // CV_LB_rr_inc
|
|
0U, // CV_LHU_ri_inc
|
|
0U, // CV_LHU_rr
|
|
0U, // CV_LHU_rr_inc
|
|
0U, // CV_LH_ri_inc
|
|
0U, // CV_LH_rr
|
|
0U, // CV_LH_rr_inc
|
|
0U, // CV_LW_ri_inc
|
|
0U, // CV_LW_rr
|
|
0U, // CV_LW_rr_inc
|
|
0U, // CV_MAC
|
|
8U, // CV_MACHHSN
|
|
8U, // CV_MACHHSRN
|
|
8U, // CV_MACHHUN
|
|
8U, // CV_MACHHURN
|
|
8U, // CV_MACSN
|
|
8U, // CV_MACSRN
|
|
8U, // CV_MACUN
|
|
8U, // CV_MACURN
|
|
0U, // CV_MAX
|
|
0U, // CV_MAXU
|
|
0U, // CV_MAXU_B
|
|
0U, // CV_MAXU_H
|
|
0U, // CV_MAXU_SCI_B
|
|
0U, // CV_MAXU_SCI_H
|
|
0U, // CV_MAXU_SC_B
|
|
0U, // CV_MAXU_SC_H
|
|
0U, // CV_MAX_B
|
|
0U, // CV_MAX_H
|
|
0U, // CV_MAX_SCI_B
|
|
0U, // CV_MAX_SCI_H
|
|
0U, // CV_MAX_SC_B
|
|
0U, // CV_MAX_SC_H
|
|
0U, // CV_MIN
|
|
0U, // CV_MINU
|
|
0U, // CV_MINU_B
|
|
0U, // CV_MINU_H
|
|
0U, // CV_MINU_SCI_B
|
|
0U, // CV_MINU_SCI_H
|
|
0U, // CV_MINU_SC_B
|
|
0U, // CV_MINU_SC_H
|
|
0U, // CV_MIN_B
|
|
0U, // CV_MIN_H
|
|
0U, // CV_MIN_SCI_B
|
|
0U, // CV_MIN_SCI_H
|
|
0U, // CV_MIN_SC_B
|
|
0U, // CV_MIN_SC_H
|
|
0U, // CV_MSU
|
|
0U, // CV_MULHHSN
|
|
0U, // CV_MULHHSRN
|
|
0U, // CV_MULHHUN
|
|
0U, // CV_MULHHURN
|
|
0U, // CV_MULSN
|
|
0U, // CV_MULSRN
|
|
0U, // CV_MULUN
|
|
0U, // CV_MULURN
|
|
0U, // CV_OR_B
|
|
0U, // CV_OR_H
|
|
0U, // CV_OR_SCI_B
|
|
0U, // CV_OR_SCI_H
|
|
0U, // CV_OR_SC_B
|
|
0U, // CV_OR_SC_H
|
|
0U, // CV_PACK
|
|
0U, // CV_PACKHI_B
|
|
0U, // CV_PACKLO_B
|
|
0U, // CV_PACK_H
|
|
0U, // CV_ROR
|
|
0U, // CV_SB_ri_inc
|
|
0U, // CV_SB_rr
|
|
0U, // CV_SB_rr_inc
|
|
0U, // CV_SDOTSP_B
|
|
0U, // CV_SDOTSP_H
|
|
0U, // CV_SDOTSP_SCI_B
|
|
0U, // CV_SDOTSP_SCI_H
|
|
0U, // CV_SDOTSP_SC_B
|
|
0U, // CV_SDOTSP_SC_H
|
|
0U, // CV_SDOTUP_B
|
|
0U, // CV_SDOTUP_H
|
|
0U, // CV_SDOTUP_SCI_B
|
|
0U, // CV_SDOTUP_SCI_H
|
|
0U, // CV_SDOTUP_SC_B
|
|
0U, // CV_SDOTUP_SC_H
|
|
0U, // CV_SDOTUSP_B
|
|
0U, // CV_SDOTUSP_H
|
|
0U, // CV_SDOTUSP_SCI_B
|
|
0U, // CV_SDOTUSP_SCI_H
|
|
0U, // CV_SDOTUSP_SC_B
|
|
0U, // CV_SDOTUSP_SC_H
|
|
0U, // CV_SHUFFLE2_B
|
|
0U, // CV_SHUFFLE2_H
|
|
0U, // CV_SHUFFLEI0_SCI_B
|
|
0U, // CV_SHUFFLEI1_SCI_B
|
|
0U, // CV_SHUFFLEI2_SCI_B
|
|
0U, // CV_SHUFFLEI3_SCI_B
|
|
0U, // CV_SHUFFLE_B
|
|
0U, // CV_SHUFFLE_H
|
|
0U, // CV_SHUFFLE_SCI_H
|
|
0U, // CV_SH_ri_inc
|
|
0U, // CV_SH_rr
|
|
0U, // CV_SH_rr_inc
|
|
0U, // CV_SLET
|
|
0U, // CV_SLETU
|
|
0U, // CV_SLL_B
|
|
0U, // CV_SLL_H
|
|
0U, // CV_SLL_SCI_B
|
|
0U, // CV_SLL_SCI_H
|
|
0U, // CV_SLL_SC_B
|
|
0U, // CV_SLL_SC_H
|
|
0U, // CV_SRA_B
|
|
0U, // CV_SRA_H
|
|
0U, // CV_SRA_SCI_B
|
|
0U, // CV_SRA_SCI_H
|
|
0U, // CV_SRA_SC_B
|
|
0U, // CV_SRA_SC_H
|
|
0U, // CV_SRL_B
|
|
0U, // CV_SRL_H
|
|
0U, // CV_SRL_SCI_B
|
|
0U, // CV_SRL_SCI_H
|
|
0U, // CV_SRL_SC_B
|
|
0U, // CV_SRL_SC_H
|
|
0U, // CV_SUBN
|
|
0U, // CV_SUBNR
|
|
0U, // CV_SUBRN
|
|
0U, // CV_SUBRNR
|
|
0U, // CV_SUBROTMJ
|
|
0U, // CV_SUBROTMJ_DIV2
|
|
0U, // CV_SUBROTMJ_DIV4
|
|
0U, // CV_SUBROTMJ_DIV8
|
|
0U, // CV_SUBUN
|
|
0U, // CV_SUBUNR
|
|
0U, // CV_SUBURN
|
|
0U, // CV_SUBURNR
|
|
0U, // CV_SUB_B
|
|
0U, // CV_SUB_DIV2
|
|
0U, // CV_SUB_DIV4
|
|
0U, // CV_SUB_DIV8
|
|
0U, // CV_SUB_H
|
|
0U, // CV_SUB_SCI_B
|
|
0U, // CV_SUB_SCI_H
|
|
0U, // CV_SUB_SC_B
|
|
0U, // CV_SUB_SC_H
|
|
0U, // CV_SW_ri_inc
|
|
0U, // CV_SW_rr
|
|
0U, // CV_SW_rr_inc
|
|
0U, // CV_XOR_B
|
|
0U, // CV_XOR_H
|
|
0U, // CV_XOR_SCI_B
|
|
0U, // CV_XOR_SCI_H
|
|
0U, // CV_XOR_SC_B
|
|
0U, // CV_XOR_SC_H
|
|
0U, // CZERO_EQZ
|
|
0U, // CZERO_NEZ
|
|
0U, // C_ADD
|
|
0U, // C_ADDI
|
|
0U, // C_ADDI16SP
|
|
0U, // C_ADDI4SPN
|
|
0U, // C_ADDIW
|
|
0U, // C_ADDI_HINT_IMM_ZERO
|
|
0U, // C_ADDI_NOP
|
|
0U, // C_ADDW
|
|
0U, // C_ADD_HINT
|
|
0U, // C_AND
|
|
0U, // C_ANDI
|
|
0U, // C_BEQZ
|
|
0U, // C_BNEZ
|
|
0U, // C_EBREAK
|
|
0U, // C_FLD
|
|
0U, // C_FLDSP
|
|
0U, // C_FLW
|
|
0U, // C_FLWSP
|
|
0U, // C_FSD
|
|
0U, // C_FSDSP
|
|
0U, // C_FSW
|
|
0U, // C_FSWSP
|
|
0U, // C_J
|
|
0U, // C_JAL
|
|
0U, // C_JALR
|
|
0U, // C_JR
|
|
0U, // C_LBU
|
|
0U, // C_LD
|
|
0U, // C_LDSP
|
|
0U, // C_LH
|
|
0U, // C_LHU
|
|
0U, // C_LI
|
|
0U, // C_LI_HINT
|
|
0U, // C_LUI
|
|
0U, // C_LUI_HINT
|
|
0U, // C_LW
|
|
0U, // C_LWSP
|
|
0U, // C_MUL
|
|
0U, // C_MV
|
|
0U, // C_MV_HINT
|
|
0U, // C_NOP
|
|
0U, // C_NOP_HINT
|
|
0U, // C_NOT
|
|
0U, // C_OR
|
|
0U, // C_SB
|
|
0U, // C_SD
|
|
0U, // C_SDSP
|
|
0U, // C_SEXT_B
|
|
0U, // C_SEXT_H
|
|
0U, // C_SH
|
|
0U, // C_SLLI
|
|
0U, // C_SLLI64_HINT
|
|
0U, // C_SLLI_HINT
|
|
0U, // C_SRAI
|
|
0U, // C_SRAI64_HINT
|
|
0U, // C_SRLI
|
|
0U, // C_SRLI64_HINT
|
|
0U, // C_SSPOPCHK
|
|
0U, // C_SSPUSH
|
|
0U, // C_SUB
|
|
0U, // C_SUBW
|
|
0U, // C_SW
|
|
0U, // C_SWSP
|
|
0U, // C_UNIMP
|
|
0U, // C_XOR
|
|
0U, // C_ZEXT_B
|
|
0U, // C_ZEXT_H
|
|
0U, // C_ZEXT_W
|
|
0U, // DIV
|
|
0U, // DIVU
|
|
0U, // DIVUW
|
|
0U, // DIVW
|
|
0U, // DRET
|
|
0U, // EBREAK
|
|
0U, // ECALL
|
|
2U, // FADD_D
|
|
2U, // FADD_D_IN32X
|
|
2U, // FADD_D_INX
|
|
2U, // FADD_H
|
|
2U, // FADD_H_INX
|
|
2U, // FADD_S
|
|
2U, // FADD_S_INX
|
|
0U, // FCLASS_D
|
|
0U, // FCLASS_D_IN32X
|
|
0U, // FCLASS_D_INX
|
|
0U, // FCLASS_H
|
|
0U, // FCLASS_H_INX
|
|
0U, // FCLASS_S
|
|
0U, // FCLASS_S_INX
|
|
0U, // FCVTMOD_W_D
|
|
0U, // FCVT_BF16_S
|
|
0U, // FCVT_D_H
|
|
0U, // FCVT_D_H_IN32X
|
|
0U, // FCVT_D_H_INX
|
|
0U, // FCVT_D_L
|
|
0U, // FCVT_D_LU
|
|
0U, // FCVT_D_LU_INX
|
|
0U, // FCVT_D_L_INX
|
|
0U, // FCVT_D_S
|
|
0U, // FCVT_D_S_IN32X
|
|
0U, // FCVT_D_S_INX
|
|
0U, // FCVT_D_W
|
|
0U, // FCVT_D_WU
|
|
0U, // FCVT_D_WU_IN32X
|
|
0U, // FCVT_D_WU_INX
|
|
0U, // FCVT_D_W_IN32X
|
|
0U, // FCVT_D_W_INX
|
|
0U, // FCVT_H_D
|
|
0U, // FCVT_H_D_IN32X
|
|
0U, // FCVT_H_D_INX
|
|
0U, // FCVT_H_L
|
|
0U, // FCVT_H_LU
|
|
0U, // FCVT_H_LU_INX
|
|
0U, // FCVT_H_L_INX
|
|
0U, // FCVT_H_S
|
|
0U, // FCVT_H_S_INX
|
|
0U, // FCVT_H_W
|
|
0U, // FCVT_H_WU
|
|
0U, // FCVT_H_WU_INX
|
|
0U, // FCVT_H_W_INX
|
|
0U, // FCVT_LU_D
|
|
0U, // FCVT_LU_D_INX
|
|
0U, // FCVT_LU_H
|
|
0U, // FCVT_LU_H_INX
|
|
0U, // FCVT_LU_S
|
|
0U, // FCVT_LU_S_INX
|
|
0U, // FCVT_L_D
|
|
0U, // FCVT_L_D_INX
|
|
0U, // FCVT_L_H
|
|
0U, // FCVT_L_H_INX
|
|
0U, // FCVT_L_S
|
|
0U, // FCVT_L_S_INX
|
|
0U, // FCVT_S_BF16
|
|
0U, // FCVT_S_D
|
|
0U, // FCVT_S_D_IN32X
|
|
0U, // FCVT_S_D_INX
|
|
0U, // FCVT_S_H
|
|
0U, // FCVT_S_H_INX
|
|
0U, // FCVT_S_L
|
|
0U, // FCVT_S_LU
|
|
0U, // FCVT_S_LU_INX
|
|
0U, // FCVT_S_L_INX
|
|
0U, // FCVT_S_W
|
|
0U, // FCVT_S_WU
|
|
0U, // FCVT_S_WU_INX
|
|
0U, // FCVT_S_W_INX
|
|
0U, // FCVT_WU_D
|
|
0U, // FCVT_WU_D_IN32X
|
|
0U, // FCVT_WU_D_INX
|
|
0U, // FCVT_WU_H
|
|
0U, // FCVT_WU_H_INX
|
|
0U, // FCVT_WU_S
|
|
0U, // FCVT_WU_S_INX
|
|
0U, // FCVT_W_D
|
|
0U, // FCVT_W_D_IN32X
|
|
0U, // FCVT_W_D_INX
|
|
0U, // FCVT_W_H
|
|
0U, // FCVT_W_H_INX
|
|
0U, // FCVT_W_S
|
|
0U, // FCVT_W_S_INX
|
|
2U, // FDIV_D
|
|
2U, // FDIV_D_IN32X
|
|
2U, // FDIV_D_INX
|
|
2U, // FDIV_H
|
|
2U, // FDIV_H_INX
|
|
2U, // FDIV_S
|
|
2U, // FDIV_S_INX
|
|
0U, // FENCE
|
|
0U, // FENCE_I
|
|
0U, // FENCE_TSO
|
|
0U, // FEQ_D
|
|
0U, // FEQ_D_IN32X
|
|
0U, // FEQ_D_INX
|
|
0U, // FEQ_H
|
|
0U, // FEQ_H_INX
|
|
0U, // FEQ_S
|
|
0U, // FEQ_S_INX
|
|
0U, // FLD
|
|
0U, // FLEQ_D
|
|
0U, // FLEQ_H
|
|
0U, // FLEQ_S
|
|
0U, // FLE_D
|
|
0U, // FLE_D_IN32X
|
|
0U, // FLE_D_INX
|
|
0U, // FLE_H
|
|
0U, // FLE_H_INX
|
|
0U, // FLE_S
|
|
0U, // FLE_S_INX
|
|
0U, // FLH
|
|
0U, // FLI_D
|
|
0U, // FLI_H
|
|
0U, // FLI_S
|
|
0U, // FLTQ_D
|
|
0U, // FLTQ_H
|
|
0U, // FLTQ_S
|
|
0U, // FLT_D
|
|
0U, // FLT_D_IN32X
|
|
0U, // FLT_D_INX
|
|
0U, // FLT_H
|
|
0U, // FLT_H_INX
|
|
0U, // FLT_S
|
|
0U, // FLT_S_INX
|
|
0U, // FLW
|
|
32U, // FMADD_D
|
|
32U, // FMADD_D_IN32X
|
|
32U, // FMADD_D_INX
|
|
32U, // FMADD_H
|
|
32U, // FMADD_H_INX
|
|
32U, // FMADD_S
|
|
32U, // FMADD_S_INX
|
|
0U, // FMAXM_D
|
|
0U, // FMAXM_H
|
|
0U, // FMAXM_S
|
|
0U, // FMAX_D
|
|
0U, // FMAX_D_IN32X
|
|
0U, // FMAX_D_INX
|
|
0U, // FMAX_H
|
|
0U, // FMAX_H_INX
|
|
0U, // FMAX_S
|
|
0U, // FMAX_S_INX
|
|
0U, // FMINM_D
|
|
0U, // FMINM_H
|
|
0U, // FMINM_S
|
|
0U, // FMIN_D
|
|
0U, // FMIN_D_IN32X
|
|
0U, // FMIN_D_INX
|
|
0U, // FMIN_H
|
|
0U, // FMIN_H_INX
|
|
0U, // FMIN_S
|
|
0U, // FMIN_S_INX
|
|
32U, // FMSUB_D
|
|
32U, // FMSUB_D_IN32X
|
|
32U, // FMSUB_D_INX
|
|
32U, // FMSUB_H
|
|
32U, // FMSUB_H_INX
|
|
32U, // FMSUB_S
|
|
32U, // FMSUB_S_INX
|
|
2U, // FMUL_D
|
|
2U, // FMUL_D_IN32X
|
|
2U, // FMUL_D_INX
|
|
2U, // FMUL_H
|
|
2U, // FMUL_H_INX
|
|
2U, // FMUL_S
|
|
2U, // FMUL_S_INX
|
|
0U, // FMVH_X_D
|
|
0U, // FMVP_D_X
|
|
0U, // FMV_D_X
|
|
0U, // FMV_H_X
|
|
0U, // FMV_W_X
|
|
0U, // FMV_X_D
|
|
0U, // FMV_X_H
|
|
0U, // FMV_X_W
|
|
0U, // FMV_X_W_FPR64
|
|
32U, // FNMADD_D
|
|
32U, // FNMADD_D_IN32X
|
|
32U, // FNMADD_D_INX
|
|
32U, // FNMADD_H
|
|
32U, // FNMADD_H_INX
|
|
32U, // FNMADD_S
|
|
32U, // FNMADD_S_INX
|
|
32U, // FNMSUB_D
|
|
32U, // FNMSUB_D_IN32X
|
|
32U, // FNMSUB_D_INX
|
|
32U, // FNMSUB_H
|
|
32U, // FNMSUB_H_INX
|
|
32U, // FNMSUB_S
|
|
32U, // FNMSUB_S_INX
|
|
0U, // FROUNDNX_D
|
|
0U, // FROUNDNX_H
|
|
0U, // FROUNDNX_S
|
|
0U, // FROUND_D
|
|
0U, // FROUND_H
|
|
0U, // FROUND_S
|
|
0U, // FSD
|
|
0U, // FSGNJN_D
|
|
0U, // FSGNJN_D_IN32X
|
|
0U, // FSGNJN_D_INX
|
|
0U, // FSGNJN_H
|
|
0U, // FSGNJN_H_INX
|
|
0U, // FSGNJN_S
|
|
0U, // FSGNJN_S_INX
|
|
0U, // FSGNJX_D
|
|
0U, // FSGNJX_D_IN32X
|
|
0U, // FSGNJX_D_INX
|
|
0U, // FSGNJX_H
|
|
0U, // FSGNJX_H_INX
|
|
0U, // FSGNJX_S
|
|
0U, // FSGNJX_S_INX
|
|
0U, // FSGNJ_D
|
|
0U, // FSGNJ_D_IN32X
|
|
0U, // FSGNJ_D_INX
|
|
0U, // FSGNJ_H
|
|
0U, // FSGNJ_H_INX
|
|
0U, // FSGNJ_S
|
|
0U, // FSGNJ_S_INX
|
|
0U, // FSH
|
|
0U, // FSQRT_D
|
|
0U, // FSQRT_D_IN32X
|
|
0U, // FSQRT_D_INX
|
|
0U, // FSQRT_H
|
|
0U, // FSQRT_H_INX
|
|
0U, // FSQRT_S
|
|
0U, // FSQRT_S_INX
|
|
2U, // FSUB_D
|
|
2U, // FSUB_D_IN32X
|
|
2U, // FSUB_D_INX
|
|
2U, // FSUB_H
|
|
2U, // FSUB_H_INX
|
|
2U, // FSUB_S
|
|
2U, // FSUB_S_INX
|
|
0U, // FSW
|
|
0U, // HFENCE_GVMA
|
|
0U, // HFENCE_VVMA
|
|
0U, // HINVAL_GVMA
|
|
0U, // HINVAL_VVMA
|
|
0U, // HLVX_HU
|
|
0U, // HLVX_WU
|
|
0U, // HLV_B
|
|
0U, // HLV_BU
|
|
0U, // HLV_D
|
|
0U, // HLV_H
|
|
0U, // HLV_HU
|
|
0U, // HLV_W
|
|
0U, // HLV_WU
|
|
0U, // HSV_B
|
|
0U, // HSV_D
|
|
0U, // HSV_H
|
|
0U, // HSV_W
|
|
64U, // InsnB
|
|
12U, // InsnCA
|
|
16U, // InsnCB
|
|
0U, // InsnCI
|
|
0U, // InsnCIW
|
|
0U, // InsnCJ
|
|
104U, // InsnCL
|
|
0U, // InsnCR
|
|
104U, // InsnCS
|
|
0U, // InsnCSS
|
|
192U, // InsnI
|
|
104U, // InsnI_Mem
|
|
0U, // InsnJ
|
|
332U, // InsnR
|
|
844U, // InsnR4
|
|
104U, // InsnS
|
|
0U, // InsnU
|
|
0U, // JAL
|
|
0U, // JALR
|
|
0U, // LB
|
|
0U, // LBU
|
|
0U, // LD
|
|
0U, // LH
|
|
0U, // LHU
|
|
0U, // LR_D
|
|
0U, // LR_D_AQ
|
|
0U, // LR_D_AQ_RL
|
|
0U, // LR_D_RL
|
|
0U, // LR_W
|
|
0U, // LR_W_AQ
|
|
0U, // LR_W_AQ_RL
|
|
0U, // LR_W_RL
|
|
0U, // LUI
|
|
0U, // LW
|
|
0U, // LWU
|
|
0U, // MAX
|
|
0U, // MAXU
|
|
0U, // MIN
|
|
0U, // MINU
|
|
0U, // MOPR0
|
|
0U, // MOPR1
|
|
0U, // MOPR10
|
|
0U, // MOPR11
|
|
0U, // MOPR12
|
|
0U, // MOPR13
|
|
0U, // MOPR14
|
|
0U, // MOPR15
|
|
0U, // MOPR16
|
|
0U, // MOPR17
|
|
0U, // MOPR18
|
|
0U, // MOPR19
|
|
0U, // MOPR2
|
|
0U, // MOPR20
|
|
0U, // MOPR21
|
|
0U, // MOPR22
|
|
0U, // MOPR23
|
|
0U, // MOPR24
|
|
0U, // MOPR25
|
|
0U, // MOPR26
|
|
0U, // MOPR27
|
|
0U, // MOPR28
|
|
0U, // MOPR29
|
|
0U, // MOPR3
|
|
0U, // MOPR30
|
|
0U, // MOPR31
|
|
0U, // MOPR4
|
|
0U, // MOPR5
|
|
0U, // MOPR6
|
|
0U, // MOPR7
|
|
0U, // MOPR8
|
|
0U, // MOPR9
|
|
0U, // MOPRR0
|
|
0U, // MOPRR1
|
|
0U, // MOPRR2
|
|
0U, // MOPRR3
|
|
0U, // MOPRR4
|
|
0U, // MOPRR5
|
|
0U, // MOPRR6
|
|
0U, // MOPRR7
|
|
0U, // MRET
|
|
0U, // MUL
|
|
0U, // MULH
|
|
0U, // MULHSU
|
|
0U, // MULHU
|
|
0U, // MULW
|
|
0U, // OR
|
|
0U, // ORC_B
|
|
0U, // ORI
|
|
0U, // ORN
|
|
0U, // PACK
|
|
0U, // PACKH
|
|
0U, // PACKW
|
|
0U, // PREFETCH_I
|
|
0U, // PREFETCH_R
|
|
0U, // PREFETCH_W
|
|
0U, // REM
|
|
0U, // REMU
|
|
0U, // REMUW
|
|
0U, // REMW
|
|
0U, // REV8_RV32
|
|
0U, // REV8_RV64
|
|
0U, // ROL
|
|
0U, // ROLW
|
|
0U, // ROR
|
|
0U, // RORI
|
|
0U, // RORIW
|
|
0U, // RORW
|
|
0U, // SB
|
|
0U, // SC_D
|
|
0U, // SC_D_AQ
|
|
0U, // SC_D_AQ_RL
|
|
0U, // SC_D_RL
|
|
0U, // SC_W
|
|
0U, // SC_W_AQ
|
|
0U, // SC_W_AQ_RL
|
|
0U, // SC_W_RL
|
|
0U, // SD
|
|
0U, // SEXT_B
|
|
0U, // SEXT_H
|
|
0U, // SFENCE_INVAL_IR
|
|
0U, // SFENCE_VMA
|
|
0U, // SFENCE_W_INVAL
|
|
0U, // SH
|
|
0U, // SH1ADD
|
|
0U, // SH1ADD_UW
|
|
0U, // SH2ADD
|
|
0U, // SH2ADD_UW
|
|
0U, // SH3ADD
|
|
0U, // SH3ADD_UW
|
|
0U, // SHA256SIG0
|
|
0U, // SHA256SIG1
|
|
0U, // SHA256SUM0
|
|
0U, // SHA256SUM1
|
|
0U, // SHA512SIG0
|
|
0U, // SHA512SIG0H
|
|
0U, // SHA512SIG0L
|
|
0U, // SHA512SIG1
|
|
0U, // SHA512SIG1H
|
|
0U, // SHA512SIG1L
|
|
0U, // SHA512SUM0
|
|
0U, // SHA512SUM0R
|
|
0U, // SHA512SUM1
|
|
0U, // SHA512SUM1R
|
|
0U, // SINVAL_VMA
|
|
0U, // SLL
|
|
0U, // SLLI
|
|
0U, // SLLIW
|
|
0U, // SLLI_UW
|
|
0U, // SLLW
|
|
0U, // SLT
|
|
0U, // SLTI
|
|
0U, // SLTIU
|
|
0U, // SLTU
|
|
0U, // SM3P0
|
|
0U, // SM3P1
|
|
0U, // SM4ED
|
|
0U, // SM4KS
|
|
0U, // SRA
|
|
0U, // SRAI
|
|
0U, // SRAIW
|
|
0U, // SRAW
|
|
0U, // SRET
|
|
0U, // SRL
|
|
0U, // SRLI
|
|
0U, // SRLIW
|
|
0U, // SRLW
|
|
0U, // SSAMOSWAP_D
|
|
0U, // SSAMOSWAP_D_AQ
|
|
0U, // SSAMOSWAP_D_AQ_RL
|
|
0U, // SSAMOSWAP_D_RL
|
|
0U, // SSAMOSWAP_W
|
|
0U, // SSAMOSWAP_W_AQ
|
|
0U, // SSAMOSWAP_W_AQ_RL
|
|
0U, // SSAMOSWAP_W_RL
|
|
0U, // SSPOPCHK
|
|
0U, // SSPUSH
|
|
0U, // SSRDP
|
|
0U, // SUB
|
|
0U, // SUBW
|
|
0U, // SW
|
|
21U, // THVdotVMAQASU_VV
|
|
21U, // THVdotVMAQASU_VX
|
|
21U, // THVdotVMAQAUS_VX
|
|
21U, // THVdotVMAQAU_VV
|
|
21U, // THVdotVMAQAU_VX
|
|
21U, // THVdotVMAQA_VV
|
|
21U, // THVdotVMAQA_VX
|
|
0U, // TH_ADDSL
|
|
0U, // TH_DCACHE_CALL
|
|
0U, // TH_DCACHE_CIALL
|
|
0U, // TH_DCACHE_CIPA
|
|
0U, // TH_DCACHE_CISW
|
|
0U, // TH_DCACHE_CIVA
|
|
0U, // TH_DCACHE_CPA
|
|
0U, // TH_DCACHE_CPAL1
|
|
0U, // TH_DCACHE_CSW
|
|
0U, // TH_DCACHE_CVA
|
|
0U, // TH_DCACHE_CVAL1
|
|
0U, // TH_DCACHE_IALL
|
|
0U, // TH_DCACHE_IPA
|
|
0U, // TH_DCACHE_ISW
|
|
0U, // TH_DCACHE_IVA
|
|
0U, // TH_EXT
|
|
0U, // TH_EXTU
|
|
0U, // TH_FF0
|
|
0U, // TH_FF1
|
|
0U, // TH_FLRD
|
|
0U, // TH_FLRW
|
|
0U, // TH_FLURD
|
|
0U, // TH_FLURW
|
|
0U, // TH_FSRD
|
|
0U, // TH_FSRW
|
|
0U, // TH_FSURD
|
|
0U, // TH_FSURW
|
|
0U, // TH_ICACHE_IALL
|
|
0U, // TH_ICACHE_IALLS
|
|
0U, // TH_ICACHE_IPA
|
|
0U, // TH_ICACHE_IVA
|
|
0U, // TH_L2CACHE_CALL
|
|
0U, // TH_L2CACHE_CIALL
|
|
0U, // TH_L2CACHE_IALL
|
|
0U, // TH_LBIA
|
|
0U, // TH_LBIB
|
|
0U, // TH_LBUIA
|
|
0U, // TH_LBUIB
|
|
0U, // TH_LDD
|
|
0U, // TH_LDIA
|
|
0U, // TH_LDIB
|
|
0U, // TH_LHIA
|
|
0U, // TH_LHIB
|
|
0U, // TH_LHUIA
|
|
0U, // TH_LHUIB
|
|
0U, // TH_LRB
|
|
0U, // TH_LRBU
|
|
0U, // TH_LRD
|
|
0U, // TH_LRH
|
|
0U, // TH_LRHU
|
|
0U, // TH_LRW
|
|
0U, // TH_LRWU
|
|
0U, // TH_LURB
|
|
0U, // TH_LURBU
|
|
0U, // TH_LURD
|
|
0U, // TH_LURH
|
|
0U, // TH_LURHU
|
|
0U, // TH_LURW
|
|
0U, // TH_LURWU
|
|
0U, // TH_LWD
|
|
0U, // TH_LWIA
|
|
0U, // TH_LWIB
|
|
0U, // TH_LWUD
|
|
0U, // TH_LWUIA
|
|
0U, // TH_LWUIB
|
|
0U, // TH_MULA
|
|
0U, // TH_MULAH
|
|
0U, // TH_MULAW
|
|
0U, // TH_MULS
|
|
0U, // TH_MULSH
|
|
0U, // TH_MULSW
|
|
0U, // TH_MVEQZ
|
|
0U, // TH_MVNEZ
|
|
0U, // TH_REV
|
|
0U, // TH_REVW
|
|
0U, // TH_SBIA
|
|
0U, // TH_SBIB
|
|
0U, // TH_SDD
|
|
0U, // TH_SDIA
|
|
0U, // TH_SDIB
|
|
0U, // TH_SFENCE_VMAS
|
|
0U, // TH_SHIA
|
|
0U, // TH_SHIB
|
|
0U, // TH_SRB
|
|
0U, // TH_SRD
|
|
0U, // TH_SRH
|
|
0U, // TH_SRRI
|
|
0U, // TH_SRRIW
|
|
0U, // TH_SRW
|
|
0U, // TH_SURB
|
|
0U, // TH_SURD
|
|
0U, // TH_SURH
|
|
0U, // TH_SURW
|
|
0U, // TH_SWD
|
|
0U, // TH_SWIA
|
|
0U, // TH_SWIB
|
|
0U, // TH_SYNC
|
|
0U, // TH_SYNC_I
|
|
0U, // TH_SYNC_IS
|
|
0U, // TH_SYNC_S
|
|
0U, // TH_TST
|
|
0U, // TH_TSTNBZ
|
|
0U, // UNIMP
|
|
0U, // UNZIP_RV32
|
|
1U, // VAADDU_VV
|
|
1U, // VAADDU_VX
|
|
1U, // VAADD_VV
|
|
1U, // VAADD_VX
|
|
2U, // VADC_VIM
|
|
2U, // VADC_VVM
|
|
2U, // VADC_VXM
|
|
1U, // VADD_VI
|
|
1U, // VADD_VV
|
|
1U, // VADD_VX
|
|
0U, // VAESDF_VS
|
|
0U, // VAESDF_VV
|
|
0U, // VAESDM_VS
|
|
0U, // VAESDM_VV
|
|
0U, // VAESEF_VS
|
|
0U, // VAESEF_VV
|
|
0U, // VAESEM_VS
|
|
0U, // VAESEM_VV
|
|
0U, // VAESKF1_VI
|
|
0U, // VAESKF2_VI
|
|
0U, // VAESZ_VS
|
|
1U, // VANDN_VV
|
|
1U, // VANDN_VX
|
|
1U, // VAND_VI
|
|
1U, // VAND_VV
|
|
1U, // VAND_VX
|
|
1U, // VASUBU_VV
|
|
1U, // VASUBU_VX
|
|
1U, // VASUB_VV
|
|
1U, // VASUB_VX
|
|
0U, // VBREV8_V
|
|
0U, // VBREV_V
|
|
1U, // VCLMULH_VV
|
|
1U, // VCLMULH_VX
|
|
1U, // VCLMUL_VV
|
|
1U, // VCLMUL_VX
|
|
0U, // VCLZ_V
|
|
0U, // VCOMPRESS_VM
|
|
0U, // VCPOP_M
|
|
0U, // VCPOP_V
|
|
0U, // VCTZ_V
|
|
0U, // VC_FV
|
|
0U, // VC_FVV
|
|
0U, // VC_FVW
|
|
0U, // VC_I
|
|
0U, // VC_IV
|
|
0U, // VC_IVV
|
|
0U, // VC_IVW
|
|
0U, // VC_VV
|
|
0U, // VC_VVV
|
|
0U, // VC_VVW
|
|
0U, // VC_V_FV
|
|
8U, // VC_V_FVV
|
|
8U, // VC_V_FVW
|
|
0U, // VC_V_I
|
|
0U, // VC_V_IV
|
|
8U, // VC_V_IVV
|
|
8U, // VC_V_IVW
|
|
0U, // VC_V_VV
|
|
8U, // VC_V_VVV
|
|
8U, // VC_V_VVW
|
|
0U, // VC_V_X
|
|
0U, // VC_V_XV
|
|
8U, // VC_V_XVV
|
|
8U, // VC_V_XVW
|
|
0U, // VC_X
|
|
0U, // VC_XV
|
|
0U, // VC_XVV
|
|
0U, // VC_XVW
|
|
1U, // VDIVU_VV
|
|
1U, // VDIVU_VX
|
|
1U, // VDIV_VV
|
|
1U, // VDIV_VX
|
|
1U, // VFADD_VF
|
|
1U, // VFADD_VV
|
|
0U, // VFCLASS_V
|
|
0U, // VFCVT_F_XU_V
|
|
0U, // VFCVT_F_X_V
|
|
0U, // VFCVT_RTZ_XU_F_V
|
|
0U, // VFCVT_RTZ_X_F_V
|
|
0U, // VFCVT_XU_F_V
|
|
0U, // VFCVT_X_F_V
|
|
1U, // VFDIV_VF
|
|
1U, // VFDIV_VV
|
|
0U, // VFIRST_M
|
|
21U, // VFMACC_VF
|
|
21U, // VFMACC_VV
|
|
21U, // VFMADD_VF
|
|
21U, // VFMADD_VV
|
|
1U, // VFMAX_VF
|
|
1U, // VFMAX_VV
|
|
2U, // VFMERGE_VFM
|
|
1U, // VFMIN_VF
|
|
1U, // VFMIN_VV
|
|
21U, // VFMSAC_VF
|
|
21U, // VFMSAC_VV
|
|
21U, // VFMSUB_VF
|
|
21U, // VFMSUB_VV
|
|
1U, // VFMUL_VF
|
|
1U, // VFMUL_VV
|
|
0U, // VFMV_F_S
|
|
0U, // VFMV_S_F
|
|
0U, // VFMV_V_F
|
|
0U, // VFNCVTBF16_F_F_W
|
|
0U, // VFNCVT_F_F_W
|
|
0U, // VFNCVT_F_XU_W
|
|
0U, // VFNCVT_F_X_W
|
|
0U, // VFNCVT_ROD_F_F_W
|
|
0U, // VFNCVT_RTZ_XU_F_W
|
|
0U, // VFNCVT_RTZ_X_F_W
|
|
0U, // VFNCVT_XU_F_W
|
|
0U, // VFNCVT_X_F_W
|
|
21U, // VFNMACC_VF
|
|
21U, // VFNMACC_VV
|
|
21U, // VFNMADD_VF
|
|
21U, // VFNMADD_VV
|
|
21U, // VFNMSAC_VF
|
|
21U, // VFNMSAC_VV
|
|
21U, // VFNMSUB_VF
|
|
21U, // VFNMSUB_VV
|
|
1U, // VFNRCLIP_XU_F_QF
|
|
1U, // VFNRCLIP_X_F_QF
|
|
1U, // VFRDIV_VF
|
|
0U, // VFREC7_V
|
|
1U, // VFREDMAX_VS
|
|
1U, // VFREDMIN_VS
|
|
1U, // VFREDOSUM_VS
|
|
1U, // VFREDUSUM_VS
|
|
0U, // VFRSQRT7_V
|
|
1U, // VFRSUB_VF
|
|
1U, // VFSGNJN_VF
|
|
1U, // VFSGNJN_VV
|
|
1U, // VFSGNJX_VF
|
|
1U, // VFSGNJX_VV
|
|
1U, // VFSGNJ_VF
|
|
1U, // VFSGNJ_VV
|
|
1U, // VFSLIDE1DOWN_VF
|
|
1U, // VFSLIDE1UP_VF
|
|
0U, // VFSQRT_V
|
|
1U, // VFSUB_VF
|
|
1U, // VFSUB_VV
|
|
1U, // VFWADD_VF
|
|
1U, // VFWADD_VV
|
|
1U, // VFWADD_WF
|
|
1U, // VFWADD_WV
|
|
0U, // VFWCVTBF16_F_F_V
|
|
0U, // VFWCVT_F_F_V
|
|
0U, // VFWCVT_F_XU_V
|
|
0U, // VFWCVT_F_X_V
|
|
0U, // VFWCVT_RTZ_XU_F_V
|
|
0U, // VFWCVT_RTZ_X_F_V
|
|
0U, // VFWCVT_XU_F_V
|
|
0U, // VFWCVT_X_F_V
|
|
21U, // VFWMACCBF16_VF
|
|
21U, // VFWMACCBF16_VV
|
|
0U, // VFWMACC_4x4x4
|
|
21U, // VFWMACC_VF
|
|
21U, // VFWMACC_VV
|
|
21U, // VFWMSAC_VF
|
|
21U, // VFWMSAC_VV
|
|
1U, // VFWMUL_VF
|
|
1U, // VFWMUL_VV
|
|
21U, // VFWNMACC_VF
|
|
21U, // VFWNMACC_VV
|
|
21U, // VFWNMSAC_VF
|
|
21U, // VFWNMSAC_VV
|
|
1U, // VFWREDOSUM_VS
|
|
1U, // VFWREDUSUM_VS
|
|
1U, // VFWSUB_VF
|
|
1U, // VFWSUB_VV
|
|
1U, // VFWSUB_WF
|
|
1U, // VFWSUB_WV
|
|
0U, // VGHSH_VV
|
|
0U, // VGMUL_VV
|
|
0U, // VID_V
|
|
0U, // VIOTA_M
|
|
0U, // VL1RE16_V
|
|
0U, // VL1RE32_V
|
|
0U, // VL1RE64_V
|
|
0U, // VL1RE8_V
|
|
0U, // VL2RE16_V
|
|
0U, // VL2RE32_V
|
|
0U, // VL2RE64_V
|
|
0U, // VL2RE8_V
|
|
0U, // VL4RE16_V
|
|
0U, // VL4RE32_V
|
|
0U, // VL4RE64_V
|
|
0U, // VL4RE8_V
|
|
0U, // VL8RE16_V
|
|
0U, // VL8RE32_V
|
|
0U, // VL8RE64_V
|
|
0U, // VL8RE8_V
|
|
0U, // VLE16FF_V
|
|
0U, // VLE16_V
|
|
0U, // VLE32FF_V
|
|
0U, // VLE32_V
|
|
0U, // VLE64FF_V
|
|
0U, // VLE64_V
|
|
0U, // VLE8FF_V
|
|
0U, // VLE8_V
|
|
0U, // VLM_V
|
|
1U, // VLOXEI16_V
|
|
1U, // VLOXEI32_V
|
|
1U, // VLOXEI64_V
|
|
1U, // VLOXEI8_V
|
|
1U, // VLOXSEG2EI16_V
|
|
1U, // VLOXSEG2EI32_V
|
|
1U, // VLOXSEG2EI64_V
|
|
1U, // VLOXSEG2EI8_V
|
|
1U, // VLOXSEG3EI16_V
|
|
1U, // VLOXSEG3EI32_V
|
|
1U, // VLOXSEG3EI64_V
|
|
1U, // VLOXSEG3EI8_V
|
|
1U, // VLOXSEG4EI16_V
|
|
1U, // VLOXSEG4EI32_V
|
|
1U, // VLOXSEG4EI64_V
|
|
1U, // VLOXSEG4EI8_V
|
|
1U, // VLOXSEG5EI16_V
|
|
1U, // VLOXSEG5EI32_V
|
|
1U, // VLOXSEG5EI64_V
|
|
1U, // VLOXSEG5EI8_V
|
|
1U, // VLOXSEG6EI16_V
|
|
1U, // VLOXSEG6EI32_V
|
|
1U, // VLOXSEG6EI64_V
|
|
1U, // VLOXSEG6EI8_V
|
|
1U, // VLOXSEG7EI16_V
|
|
1U, // VLOXSEG7EI32_V
|
|
1U, // VLOXSEG7EI64_V
|
|
1U, // VLOXSEG7EI8_V
|
|
1U, // VLOXSEG8EI16_V
|
|
1U, // VLOXSEG8EI32_V
|
|
1U, // VLOXSEG8EI64_V
|
|
1U, // VLOXSEG8EI8_V
|
|
1U, // VLSE16_V
|
|
1U, // VLSE32_V
|
|
1U, // VLSE64_V
|
|
1U, // VLSE8_V
|
|
0U, // VLSEG2E16FF_V
|
|
0U, // VLSEG2E16_V
|
|
0U, // VLSEG2E32FF_V
|
|
0U, // VLSEG2E32_V
|
|
0U, // VLSEG2E64FF_V
|
|
0U, // VLSEG2E64_V
|
|
0U, // VLSEG2E8FF_V
|
|
0U, // VLSEG2E8_V
|
|
0U, // VLSEG3E16FF_V
|
|
0U, // VLSEG3E16_V
|
|
0U, // VLSEG3E32FF_V
|
|
0U, // VLSEG3E32_V
|
|
0U, // VLSEG3E64FF_V
|
|
0U, // VLSEG3E64_V
|
|
0U, // VLSEG3E8FF_V
|
|
0U, // VLSEG3E8_V
|
|
0U, // VLSEG4E16FF_V
|
|
0U, // VLSEG4E16_V
|
|
0U, // VLSEG4E32FF_V
|
|
0U, // VLSEG4E32_V
|
|
0U, // VLSEG4E64FF_V
|
|
0U, // VLSEG4E64_V
|
|
0U, // VLSEG4E8FF_V
|
|
0U, // VLSEG4E8_V
|
|
0U, // VLSEG5E16FF_V
|
|
0U, // VLSEG5E16_V
|
|
0U, // VLSEG5E32FF_V
|
|
0U, // VLSEG5E32_V
|
|
0U, // VLSEG5E64FF_V
|
|
0U, // VLSEG5E64_V
|
|
0U, // VLSEG5E8FF_V
|
|
0U, // VLSEG5E8_V
|
|
0U, // VLSEG6E16FF_V
|
|
0U, // VLSEG6E16_V
|
|
0U, // VLSEG6E32FF_V
|
|
0U, // VLSEG6E32_V
|
|
0U, // VLSEG6E64FF_V
|
|
0U, // VLSEG6E64_V
|
|
0U, // VLSEG6E8FF_V
|
|
0U, // VLSEG6E8_V
|
|
0U, // VLSEG7E16FF_V
|
|
0U, // VLSEG7E16_V
|
|
0U, // VLSEG7E32FF_V
|
|
0U, // VLSEG7E32_V
|
|
0U, // VLSEG7E64FF_V
|
|
0U, // VLSEG7E64_V
|
|
0U, // VLSEG7E8FF_V
|
|
0U, // VLSEG7E8_V
|
|
0U, // VLSEG8E16FF_V
|
|
0U, // VLSEG8E16_V
|
|
0U, // VLSEG8E32FF_V
|
|
0U, // VLSEG8E32_V
|
|
0U, // VLSEG8E64FF_V
|
|
0U, // VLSEG8E64_V
|
|
0U, // VLSEG8E8FF_V
|
|
0U, // VLSEG8E8_V
|
|
1U, // VLSSEG2E16_V
|
|
1U, // VLSSEG2E32_V
|
|
1U, // VLSSEG2E64_V
|
|
1U, // VLSSEG2E8_V
|
|
1U, // VLSSEG3E16_V
|
|
1U, // VLSSEG3E32_V
|
|
1U, // VLSSEG3E64_V
|
|
1U, // VLSSEG3E8_V
|
|
1U, // VLSSEG4E16_V
|
|
1U, // VLSSEG4E32_V
|
|
1U, // VLSSEG4E64_V
|
|
1U, // VLSSEG4E8_V
|
|
1U, // VLSSEG5E16_V
|
|
1U, // VLSSEG5E32_V
|
|
1U, // VLSSEG5E64_V
|
|
1U, // VLSSEG5E8_V
|
|
1U, // VLSSEG6E16_V
|
|
1U, // VLSSEG6E32_V
|
|
1U, // VLSSEG6E64_V
|
|
1U, // VLSSEG6E8_V
|
|
1U, // VLSSEG7E16_V
|
|
1U, // VLSSEG7E32_V
|
|
1U, // VLSSEG7E64_V
|
|
1U, // VLSSEG7E8_V
|
|
1U, // VLSSEG8E16_V
|
|
1U, // VLSSEG8E32_V
|
|
1U, // VLSSEG8E64_V
|
|
1U, // VLSSEG8E8_V
|
|
1U, // VLUXEI16_V
|
|
1U, // VLUXEI32_V
|
|
1U, // VLUXEI64_V
|
|
1U, // VLUXEI8_V
|
|
1U, // VLUXSEG2EI16_V
|
|
1U, // VLUXSEG2EI32_V
|
|
1U, // VLUXSEG2EI64_V
|
|
1U, // VLUXSEG2EI8_V
|
|
1U, // VLUXSEG3EI16_V
|
|
1U, // VLUXSEG3EI32_V
|
|
1U, // VLUXSEG3EI64_V
|
|
1U, // VLUXSEG3EI8_V
|
|
1U, // VLUXSEG4EI16_V
|
|
1U, // VLUXSEG4EI32_V
|
|
1U, // VLUXSEG4EI64_V
|
|
1U, // VLUXSEG4EI8_V
|
|
1U, // VLUXSEG5EI16_V
|
|
1U, // VLUXSEG5EI32_V
|
|
1U, // VLUXSEG5EI64_V
|
|
1U, // VLUXSEG5EI8_V
|
|
1U, // VLUXSEG6EI16_V
|
|
1U, // VLUXSEG6EI32_V
|
|
1U, // VLUXSEG6EI64_V
|
|
1U, // VLUXSEG6EI8_V
|
|
1U, // VLUXSEG7EI16_V
|
|
1U, // VLUXSEG7EI32_V
|
|
1U, // VLUXSEG7EI64_V
|
|
1U, // VLUXSEG7EI8_V
|
|
1U, // VLUXSEG8EI16_V
|
|
1U, // VLUXSEG8EI32_V
|
|
1U, // VLUXSEG8EI64_V
|
|
1U, // VLUXSEG8EI8_V
|
|
21U, // VMACC_VV
|
|
21U, // VMACC_VX
|
|
0U, // VMADC_VI
|
|
2U, // VMADC_VIM
|
|
0U, // VMADC_VV
|
|
2U, // VMADC_VVM
|
|
0U, // VMADC_VX
|
|
2U, // VMADC_VXM
|
|
21U, // VMADD_VV
|
|
21U, // VMADD_VX
|
|
0U, // VMANDN_MM
|
|
0U, // VMAND_MM
|
|
1U, // VMAXU_VV
|
|
1U, // VMAXU_VX
|
|
1U, // VMAX_VV
|
|
1U, // VMAX_VX
|
|
2U, // VMERGE_VIM
|
|
2U, // VMERGE_VVM
|
|
2U, // VMERGE_VXM
|
|
1U, // VMFEQ_VF
|
|
1U, // VMFEQ_VV
|
|
1U, // VMFGE_VF
|
|
1U, // VMFGT_VF
|
|
1U, // VMFLE_VF
|
|
1U, // VMFLE_VV
|
|
1U, // VMFLT_VF
|
|
1U, // VMFLT_VV
|
|
1U, // VMFNE_VF
|
|
1U, // VMFNE_VV
|
|
1U, // VMINU_VV
|
|
1U, // VMINU_VX
|
|
1U, // VMIN_VV
|
|
1U, // VMIN_VX
|
|
0U, // VMNAND_MM
|
|
0U, // VMNOR_MM
|
|
0U, // VMORN_MM
|
|
0U, // VMOR_MM
|
|
0U, // VMSBC_VV
|
|
2U, // VMSBC_VVM
|
|
0U, // VMSBC_VX
|
|
2U, // VMSBC_VXM
|
|
0U, // VMSBF_M
|
|
1U, // VMSEQ_VI
|
|
1U, // VMSEQ_VV
|
|
1U, // VMSEQ_VX
|
|
1U, // VMSGTU_VI
|
|
1U, // VMSGTU_VX
|
|
1U, // VMSGT_VI
|
|
1U, // VMSGT_VX
|
|
0U, // VMSIF_M
|
|
1U, // VMSLEU_VI
|
|
1U, // VMSLEU_VV
|
|
1U, // VMSLEU_VX
|
|
1U, // VMSLE_VI
|
|
1U, // VMSLE_VV
|
|
1U, // VMSLE_VX
|
|
1U, // VMSLTU_VV
|
|
1U, // VMSLTU_VX
|
|
1U, // VMSLT_VV
|
|
1U, // VMSLT_VX
|
|
1U, // VMSNE_VI
|
|
1U, // VMSNE_VV
|
|
1U, // VMSNE_VX
|
|
0U, // VMSOF_M
|
|
1U, // VMULHSU_VV
|
|
1U, // VMULHSU_VX
|
|
1U, // VMULHU_VV
|
|
1U, // VMULHU_VX
|
|
1U, // VMULH_VV
|
|
1U, // VMULH_VX
|
|
1U, // VMUL_VV
|
|
1U, // VMUL_VX
|
|
0U, // VMV1R_V
|
|
0U, // VMV2R_V
|
|
0U, // VMV4R_V
|
|
0U, // VMV8R_V
|
|
0U, // VMV_S_X
|
|
0U, // VMV_V_I
|
|
0U, // VMV_V_V
|
|
0U, // VMV_V_X
|
|
0U, // VMV_X_S
|
|
0U, // VMXNOR_MM
|
|
0U, // VMXOR_MM
|
|
1U, // VNCLIPU_WI
|
|
1U, // VNCLIPU_WV
|
|
1U, // VNCLIPU_WX
|
|
1U, // VNCLIP_WI
|
|
1U, // VNCLIP_WV
|
|
1U, // VNCLIP_WX
|
|
21U, // VNMSAC_VV
|
|
21U, // VNMSAC_VX
|
|
21U, // VNMSUB_VV
|
|
21U, // VNMSUB_VX
|
|
1U, // VNSRA_WI
|
|
1U, // VNSRA_WV
|
|
1U, // VNSRA_WX
|
|
1U, // VNSRL_WI
|
|
1U, // VNSRL_WV
|
|
1U, // VNSRL_WX
|
|
1U, // VOR_VI
|
|
1U, // VOR_VV
|
|
1U, // VOR_VX
|
|
0U, // VQMACCSU_2x8x2
|
|
0U, // VQMACCSU_4x8x4
|
|
0U, // VQMACCUS_2x8x2
|
|
0U, // VQMACCUS_4x8x4
|
|
0U, // VQMACCU_2x8x2
|
|
0U, // VQMACCU_4x8x4
|
|
0U, // VQMACC_2x8x2
|
|
0U, // VQMACC_4x8x4
|
|
1U, // VREDAND_VS
|
|
1U, // VREDMAXU_VS
|
|
1U, // VREDMAX_VS
|
|
1U, // VREDMINU_VS
|
|
1U, // VREDMIN_VS
|
|
1U, // VREDOR_VS
|
|
1U, // VREDSUM_VS
|
|
1U, // VREDXOR_VS
|
|
1U, // VREMU_VV
|
|
1U, // VREMU_VX
|
|
1U, // VREM_VV
|
|
1U, // VREM_VX
|
|
0U, // VREV8_V
|
|
1U, // VRGATHEREI16_VV
|
|
1U, // VRGATHER_VI
|
|
1U, // VRGATHER_VV
|
|
1U, // VRGATHER_VX
|
|
1U, // VROL_VV
|
|
1U, // VROL_VX
|
|
1U, // VROR_VI
|
|
1U, // VROR_VV
|
|
1U, // VROR_VX
|
|
1U, // VRSUB_VI
|
|
1U, // VRSUB_VX
|
|
0U, // VS1R_V
|
|
0U, // VS2R_V
|
|
0U, // VS4R_V
|
|
0U, // VS8R_V
|
|
1U, // VSADDU_VI
|
|
1U, // VSADDU_VV
|
|
1U, // VSADDU_VX
|
|
1U, // VSADD_VI
|
|
1U, // VSADD_VV
|
|
1U, // VSADD_VX
|
|
2U, // VSBC_VVM
|
|
2U, // VSBC_VXM
|
|
0U, // VSE16_V
|
|
0U, // VSE32_V
|
|
0U, // VSE64_V
|
|
0U, // VSE8_V
|
|
0U, // VSETIVLI
|
|
0U, // VSETVL
|
|
0U, // VSETVLI
|
|
0U, // VSEXT_VF2
|
|
0U, // VSEXT_VF4
|
|
0U, // VSEXT_VF8
|
|
0U, // VSHA2CH_VV
|
|
0U, // VSHA2CL_VV
|
|
0U, // VSHA2MS_VV
|
|
1U, // VSLIDE1DOWN_VX
|
|
1U, // VSLIDE1UP_VX
|
|
1U, // VSLIDEDOWN_VI
|
|
1U, // VSLIDEDOWN_VX
|
|
1U, // VSLIDEUP_VI
|
|
1U, // VSLIDEUP_VX
|
|
1U, // VSLL_VI
|
|
1U, // VSLL_VV
|
|
1U, // VSLL_VX
|
|
0U, // VSM3C_VI
|
|
0U, // VSM3ME_VV
|
|
0U, // VSM4K_VI
|
|
0U, // VSM4R_VS
|
|
0U, // VSM4R_VV
|
|
1U, // VSMUL_VV
|
|
1U, // VSMUL_VX
|
|
0U, // VSM_V
|
|
1U, // VSOXEI16_V
|
|
1U, // VSOXEI32_V
|
|
1U, // VSOXEI64_V
|
|
1U, // VSOXEI8_V
|
|
1U, // VSOXSEG2EI16_V
|
|
1U, // VSOXSEG2EI32_V
|
|
1U, // VSOXSEG2EI64_V
|
|
1U, // VSOXSEG2EI8_V
|
|
1U, // VSOXSEG3EI16_V
|
|
1U, // VSOXSEG3EI32_V
|
|
1U, // VSOXSEG3EI64_V
|
|
1U, // VSOXSEG3EI8_V
|
|
1U, // VSOXSEG4EI16_V
|
|
1U, // VSOXSEG4EI32_V
|
|
1U, // VSOXSEG4EI64_V
|
|
1U, // VSOXSEG4EI8_V
|
|
1U, // VSOXSEG5EI16_V
|
|
1U, // VSOXSEG5EI32_V
|
|
1U, // VSOXSEG5EI64_V
|
|
1U, // VSOXSEG5EI8_V
|
|
1U, // VSOXSEG6EI16_V
|
|
1U, // VSOXSEG6EI32_V
|
|
1U, // VSOXSEG6EI64_V
|
|
1U, // VSOXSEG6EI8_V
|
|
1U, // VSOXSEG7EI16_V
|
|
1U, // VSOXSEG7EI32_V
|
|
1U, // VSOXSEG7EI64_V
|
|
1U, // VSOXSEG7EI8_V
|
|
1U, // VSOXSEG8EI16_V
|
|
1U, // VSOXSEG8EI32_V
|
|
1U, // VSOXSEG8EI64_V
|
|
1U, // VSOXSEG8EI8_V
|
|
1U, // VSRA_VI
|
|
1U, // VSRA_VV
|
|
1U, // VSRA_VX
|
|
1U, // VSRL_VI
|
|
1U, // VSRL_VV
|
|
1U, // VSRL_VX
|
|
1U, // VSSE16_V
|
|
1U, // VSSE32_V
|
|
1U, // VSSE64_V
|
|
1U, // VSSE8_V
|
|
0U, // VSSEG2E16_V
|
|
0U, // VSSEG2E32_V
|
|
0U, // VSSEG2E64_V
|
|
0U, // VSSEG2E8_V
|
|
0U, // VSSEG3E16_V
|
|
0U, // VSSEG3E32_V
|
|
0U, // VSSEG3E64_V
|
|
0U, // VSSEG3E8_V
|
|
0U, // VSSEG4E16_V
|
|
0U, // VSSEG4E32_V
|
|
0U, // VSSEG4E64_V
|
|
0U, // VSSEG4E8_V
|
|
0U, // VSSEG5E16_V
|
|
0U, // VSSEG5E32_V
|
|
0U, // VSSEG5E64_V
|
|
0U, // VSSEG5E8_V
|
|
0U, // VSSEG6E16_V
|
|
0U, // VSSEG6E32_V
|
|
0U, // VSSEG6E64_V
|
|
0U, // VSSEG6E8_V
|
|
0U, // VSSEG7E16_V
|
|
0U, // VSSEG7E32_V
|
|
0U, // VSSEG7E64_V
|
|
0U, // VSSEG7E8_V
|
|
0U, // VSSEG8E16_V
|
|
0U, // VSSEG8E32_V
|
|
0U, // VSSEG8E64_V
|
|
0U, // VSSEG8E8_V
|
|
1U, // VSSRA_VI
|
|
1U, // VSSRA_VV
|
|
1U, // VSSRA_VX
|
|
1U, // VSSRL_VI
|
|
1U, // VSSRL_VV
|
|
1U, // VSSRL_VX
|
|
1U, // VSSSEG2E16_V
|
|
1U, // VSSSEG2E32_V
|
|
1U, // VSSSEG2E64_V
|
|
1U, // VSSSEG2E8_V
|
|
1U, // VSSSEG3E16_V
|
|
1U, // VSSSEG3E32_V
|
|
1U, // VSSSEG3E64_V
|
|
1U, // VSSSEG3E8_V
|
|
1U, // VSSSEG4E16_V
|
|
1U, // VSSSEG4E32_V
|
|
1U, // VSSSEG4E64_V
|
|
1U, // VSSSEG4E8_V
|
|
1U, // VSSSEG5E16_V
|
|
1U, // VSSSEG5E32_V
|
|
1U, // VSSSEG5E64_V
|
|
1U, // VSSSEG5E8_V
|
|
1U, // VSSSEG6E16_V
|
|
1U, // VSSSEG6E32_V
|
|
1U, // VSSSEG6E64_V
|
|
1U, // VSSSEG6E8_V
|
|
1U, // VSSSEG7E16_V
|
|
1U, // VSSSEG7E32_V
|
|
1U, // VSSSEG7E64_V
|
|
1U, // VSSSEG7E8_V
|
|
1U, // VSSSEG8E16_V
|
|
1U, // VSSSEG8E32_V
|
|
1U, // VSSSEG8E64_V
|
|
1U, // VSSSEG8E8_V
|
|
1U, // VSSUBU_VV
|
|
1U, // VSSUBU_VX
|
|
1U, // VSSUB_VV
|
|
1U, // VSSUB_VX
|
|
1U, // VSUB_VV
|
|
1U, // VSUB_VX
|
|
1U, // VSUXEI16_V
|
|
1U, // VSUXEI32_V
|
|
1U, // VSUXEI64_V
|
|
1U, // VSUXEI8_V
|
|
1U, // VSUXSEG2EI16_V
|
|
1U, // VSUXSEG2EI32_V
|
|
1U, // VSUXSEG2EI64_V
|
|
1U, // VSUXSEG2EI8_V
|
|
1U, // VSUXSEG3EI16_V
|
|
1U, // VSUXSEG3EI32_V
|
|
1U, // VSUXSEG3EI64_V
|
|
1U, // VSUXSEG3EI8_V
|
|
1U, // VSUXSEG4EI16_V
|
|
1U, // VSUXSEG4EI32_V
|
|
1U, // VSUXSEG4EI64_V
|
|
1U, // VSUXSEG4EI8_V
|
|
1U, // VSUXSEG5EI16_V
|
|
1U, // VSUXSEG5EI32_V
|
|
1U, // VSUXSEG5EI64_V
|
|
1U, // VSUXSEG5EI8_V
|
|
1U, // VSUXSEG6EI16_V
|
|
1U, // VSUXSEG6EI32_V
|
|
1U, // VSUXSEG6EI64_V
|
|
1U, // VSUXSEG6EI8_V
|
|
1U, // VSUXSEG7EI16_V
|
|
1U, // VSUXSEG7EI32_V
|
|
1U, // VSUXSEG7EI64_V
|
|
1U, // VSUXSEG7EI8_V
|
|
1U, // VSUXSEG8EI16_V
|
|
1U, // VSUXSEG8EI32_V
|
|
1U, // VSUXSEG8EI64_V
|
|
1U, // VSUXSEG8EI8_V
|
|
0U, // VT_MASKC
|
|
0U, // VT_MASKCN
|
|
1U, // VWADDU_VV
|
|
1U, // VWADDU_VX
|
|
1U, // VWADDU_WV
|
|
1U, // VWADDU_WX
|
|
1U, // VWADD_VV
|
|
1U, // VWADD_VX
|
|
1U, // VWADD_WV
|
|
1U, // VWADD_WX
|
|
21U, // VWMACCSU_VV
|
|
21U, // VWMACCSU_VX
|
|
21U, // VWMACCUS_VX
|
|
21U, // VWMACCU_VV
|
|
21U, // VWMACCU_VX
|
|
21U, // VWMACC_VV
|
|
21U, // VWMACC_VX
|
|
1U, // VWMULSU_VV
|
|
1U, // VWMULSU_VX
|
|
1U, // VWMULU_VV
|
|
1U, // VWMULU_VX
|
|
1U, // VWMUL_VV
|
|
1U, // VWMUL_VX
|
|
1U, // VWREDSUMU_VS
|
|
1U, // VWREDSUM_VS
|
|
1U, // VWSLL_VI
|
|
1U, // VWSLL_VV
|
|
1U, // VWSLL_VX
|
|
1U, // VWSUBU_VV
|
|
1U, // VWSUBU_VX
|
|
1U, // VWSUBU_WV
|
|
1U, // VWSUBU_WX
|
|
1U, // VWSUB_VV
|
|
1U, // VWSUB_VX
|
|
1U, // VWSUB_WV
|
|
1U, // VWSUB_WX
|
|
1U, // VXOR_VI
|
|
1U, // VXOR_VV
|
|
1U, // VXOR_VX
|
|
0U, // VZEXT_VF2
|
|
0U, // VZEXT_VF4
|
|
0U, // VZEXT_VF8
|
|
0U, // WFI
|
|
0U, // WRS_NTO
|
|
0U, // WRS_STO
|
|
0U, // XNOR
|
|
0U, // XOR
|
|
0U, // XORI
|
|
0U, // XPERM4
|
|
0U, // XPERM8
|
|
0U, // ZEXT_H_RV32
|
|
0U, // ZEXT_H_RV64
|
|
0U, // ZIP_RV32
|
|
};
|
|
|
|
// Emit the opcode for the instruction.
|
|
uint64_t Bits = 0;
|
|
Bits |= (uint64_t)OpInfo0[MCInst_getOpcode(MI)] << 0;
|
|
Bits |= (uint64_t)OpInfo1[MCInst_getOpcode(MI)] << 32;
|
|
MnemonicBitsInfo MBI = {
|
|
#ifndef CAPSTONE_DIET
|
|
AsmStrs+(Bits & 32767)-1,
|
|
#else
|
|
NULL,
|
|
#endif // CAPSTONE_DIET
|
|
Bits
|
|
};
|
|
return MBI;
|
|
}
|
|
|
|
/// printInstruction - This method is automatically generated by tablegen
|
|
/// from the instruction set description.
|
|
static void printInstruction(MCInst *MI, uint64_t Address, SStream *O) {
|
|
SStream_concat0(O, "");
|
|
MnemonicBitsInfo MnemonicInfo = getMnemonic(MI, O);
|
|
|
|
SStream_concat0(O, MnemonicInfo.first);
|
|
|
|
uint64_t Bits = MnemonicInfo.second;
|
|
CS_ASSERT_RET(Bits != 0 && "Cannot print this instruction.");
|
|
|
|
// Fragment 0 encoded into 3 bits for 7 unique commands.
|
|
switch ((Bits >> 15) & 7) {
|
|
default: CS_ASSERT_RET(0 && "Invalid command number.");
|
|
case 0:
|
|
// DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
|
|
return;
|
|
break;
|
|
case 1:
|
|
// PseudoAddTPRel, PseudoCALL, PseudoCALLReg, PseudoLA, PseudoLAImm, Pseu...
|
|
printOperand(MI, 0, O);
|
|
break;
|
|
case 2:
|
|
// PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
|
|
printOperand(MI, 1, O);
|
|
break;
|
|
case 3:
|
|
// CBO_CLEAN, CBO_FLUSH, CBO_INVAL, CBO_ZERO
|
|
printZeroOffsetMemOp(MI, 0, O);
|
|
return;
|
|
break;
|
|
case 4:
|
|
// CM_POP, CM_POPRET, CM_POPRETZ, CM_PUSH
|
|
printRlist(MI, 0, O);
|
|
SStream_concat0(O, ", ");
|
|
printSpimm(MI, 1, O);
|
|
return;
|
|
break;
|
|
case 5:
|
|
// C_J, C_JAL
|
|
printBranchOperand(MI, Address, 0, O);
|
|
return;
|
|
break;
|
|
case 6:
|
|
// FENCE
|
|
printFenceArg(MI, 0, O);
|
|
SStream_concat0(O, ", ");
|
|
printFenceArg(MI, 1, O);
|
|
return;
|
|
break;
|
|
}
|
|
|
|
|
|
// Fragment 1 encoded into 3 bits for 5 unique commands.
|
|
switch ((Bits >> 18) & 7) {
|
|
default: CS_ASSERT_RET(0 && "Invalid command number.");
|
|
case 0:
|
|
// PseudoAddTPRel, PseudoCALLReg, PseudoFLD, PseudoFLH, PseudoFLW, Pseudo...
|
|
SStream_concat0(O, ", ");
|
|
break;
|
|
case 1:
|
|
// PseudoCALL, PseudoTAIL, CM_JALT, CM_JT, C_JALR, C_JR, C_NOP_HINT, C_NO...
|
|
return;
|
|
break;
|
|
case 2:
|
|
// CV_LBU_ri_inc, CV_LBU_rr_inc, CV_LB_ri_inc, CV_LB_rr_inc, CV_LHU_ri_in...
|
|
SStream_concat0(O, ", (");
|
|
printOperand(MI, 2, O);
|
|
SStream_concat0(O, "), ");
|
|
printOperand(MI, 3, O);
|
|
break;
|
|
case 3:
|
|
// PREFETCH_I, PREFETCH_R, PREFETCH_W
|
|
SStream_concat1(O, '(');
|
|
printOperand(MI, 0, O);
|
|
SStream_concat1(O, ')');
|
|
return;
|
|
break;
|
|
case 4:
|
|
// VID_V
|
|
printVMaskReg(MI, 1, O);
|
|
return;
|
|
break;
|
|
}
|
|
|
|
|
|
// Fragment 2 encoded into 4 bits for 11 unique commands.
|
|
switch ((Bits >> 21) & 15) {
|
|
default: CS_ASSERT_RET(0 && "Invalid command number.");
|
|
case 0:
|
|
// PseudoAddTPRel, PseudoCALLReg, PseudoLA, PseudoLAImm, PseudoLA_TLSDESC...
|
|
printOperand(MI, 1, O);
|
|
break;
|
|
case 1:
|
|
// PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
|
|
printOperand(MI, 2, O);
|
|
break;
|
|
case 2:
|
|
// PseudoJump, InsnJ, InsnU, VC_V_FV, VC_V_IV, VC_V_VV, VC_V_XV
|
|
printOperand(MI, 0, O);
|
|
break;
|
|
case 3:
|
|
// AMOCAS_D_RV32, AMOCAS_D_RV32_AQ, AMOCAS_D_RV32_AQ_RL, AMOCAS_D_RV32_RL...
|
|
printOperand(MI, 3, O);
|
|
SStream_concat0(O, ", ");
|
|
printZeroOffsetMemOp(MI, 2, O);
|
|
return;
|
|
break;
|
|
case 4:
|
|
// CSRRC, CSRRCI, CSRRS, CSRRSI, CSRRW, CSRRWI
|
|
printCSRSystemRegister(MI, 1, O);
|
|
SStream_concat0(O, ", ");
|
|
printOperand(MI, 2, O);
|
|
return;
|
|
break;
|
|
case 5:
|
|
// CV_LBU_ri_inc, CV_LBU_rr_inc, CV_LB_ri_inc, CV_LB_rr_inc, CV_LHU_ri_in...
|
|
return;
|
|
break;
|
|
case 6:
|
|
// CV_LBU_rr, CV_LB_rr, CV_LHU_rr, CV_LH_rr, CV_LW_rr, CV_SB_rr, CV_SH_rr...
|
|
printRegReg(MI, 1, O);
|
|
return;
|
|
break;
|
|
case 7:
|
|
// C_BEQZ, C_BNEZ, JAL
|
|
printBranchOperand(MI, Address, 1, O);
|
|
return;
|
|
break;
|
|
case 8:
|
|
// FLI_D, FLI_H, FLI_S
|
|
printFPImmOperand(MI, 1, O);
|
|
return;
|
|
break;
|
|
case 9:
|
|
// HLVX_HU, HLVX_WU, HLV_B, HLV_BU, HLV_D, HLV_H, HLV_HU, HLV_W, HLV_WU, ...
|
|
printZeroOffsetMemOp(MI, 1, O);
|
|
break;
|
|
case 10:
|
|
// TH_LBIA, TH_LBIB, TH_LBUIA, TH_LBUIB, TH_LDIA, TH_LDIB, TH_LHIA, TH_LH...
|
|
SStream_concat0(O, ", ");
|
|
printOperand(MI, 4, O);
|
|
return;
|
|
break;
|
|
}
|
|
|
|
|
|
// Fragment 3 encoded into 3 bits for 7 unique commands.
|
|
switch ((Bits >> 25) & 7) {
|
|
default: CS_ASSERT_RET(0 && "Invalid command number.");
|
|
case 0:
|
|
// PseudoAddTPRel, PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH,...
|
|
SStream_concat0(O, ", ");
|
|
break;
|
|
case 1:
|
|
// PseudoCALLReg, PseudoJump, PseudoLA, PseudoLAImm, PseudoLA_TLSDESC, Ps...
|
|
return;
|
|
break;
|
|
case 2:
|
|
// PseudoTLSDESCCall, CV_ELW, C_FLD, C_FLDSP, C_FLW, C_FLWSP, C_FSD, C_FS...
|
|
SStream_concat1(O, '(');
|
|
printOperand(MI, 1, O);
|
|
break;
|
|
case 3:
|
|
// FCVTMOD_W_D, FCVT_BF16_S, FCVT_D_L, FCVT_D_LU, FCVT_D_LU_INX, FCVT_D_L...
|
|
printFRMArg(MI, 2, O);
|
|
return;
|
|
break;
|
|
case 4:
|
|
// FCVT_D_H, FCVT_D_H_IN32X, FCVT_D_H_INX, FCVT_D_S, FCVT_D_S_IN32X, FCVT...
|
|
printFRMArgLegacy(MI, 2, O);
|
|
return;
|
|
break;
|
|
case 5:
|
|
// TH_LDD, TH_LWD, TH_LWUD, TH_SDD, TH_SWD
|
|
SStream_concat0(O, ", (");
|
|
printOperand(MI, 2, O);
|
|
SStream_concat0(O, "), ");
|
|
printOperand(MI, 3, O);
|
|
SStream_concat0(O, ", ");
|
|
printOperand(MI, 4, O);
|
|
return;
|
|
break;
|
|
case 6:
|
|
// VBREV8_V, VBREV_V, VCLZ_V, VCPOP_M, VCPOP_V, VCTZ_V, VFCLASS_V, VFCVT_...
|
|
printVMaskReg(MI, 2, O);
|
|
return;
|
|
break;
|
|
}
|
|
|
|
|
|
// Fragment 4 encoded into 3 bits for 8 unique commands.
|
|
switch ((Bits >> 28) & 7) {
|
|
default: CS_ASSERT_RET(0 && "Invalid command number.");
|
|
case 0:
|
|
// PseudoAddTPRel, PseudoVMSGEU_VI, PseudoVMSGEU_VX, PseudoVMSGEU_VX_M, P...
|
|
printOperand(MI, 2, O);
|
|
break;
|
|
case 1:
|
|
// PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
|
|
printOperand(MI, 0, O);
|
|
break;
|
|
case 2:
|
|
// PseudoTLSDESCCall
|
|
SStream_concat0(O, "), ");
|
|
printOperand(MI, 3, O);
|
|
return;
|
|
break;
|
|
case 3:
|
|
// PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T, CV_ADDNR, CV_ADDRNR, CV_ADDUN...
|
|
printOperand(MI, 3, O);
|
|
break;
|
|
case 4:
|
|
// AMOADD_D, AMOADD_D_AQ, AMOADD_D_AQ_RL, AMOADD_D_RL, AMOADD_W, AMOADD_W...
|
|
printZeroOffsetMemOp(MI, 1, O);
|
|
return;
|
|
break;
|
|
case 5:
|
|
// BEQ, BGE, BGEU, BLT, BLTU, BNE, CV_BEQIMM, CV_BNEIMM, InsnCJ, InsnJ
|
|
printBranchOperand(MI, Address, 2, O);
|
|
return;
|
|
break;
|
|
case 6:
|
|
// CV_ELW, C_FLD, C_FLDSP, C_FLW, C_FLWSP, C_FSD, C_FSDSP, C_FSW, C_FSWSP...
|
|
SStream_concat1(O, ')');
|
|
return;
|
|
break;
|
|
case 7:
|
|
// VSETIVLI, VSETVLI
|
|
printVTypeI(MI, 2, O);
|
|
return;
|
|
break;
|
|
}
|
|
|
|
|
|
// Fragment 5 encoded into 3 bits for 6 unique commands.
|
|
switch ((Bits >> 31) & 7) {
|
|
default: CS_ASSERT_RET(0 && "Invalid command number.");
|
|
case 0:
|
|
// PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, CV_ADDN, CV_...
|
|
SStream_concat0(O, ", ");
|
|
break;
|
|
case 1:
|
|
// PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu...
|
|
return;
|
|
break;
|
|
case 2:
|
|
// PseudoVMSGEU_VI, PseudoVMSGEU_VX_M, PseudoVMSGE_VI, PseudoVMSGE_VX_M, ...
|
|
printVMaskReg(MI, 3, O);
|
|
return;
|
|
break;
|
|
case 3:
|
|
// PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T, THVdotVMAQASU_VV, THVdotVMAQA...
|
|
printVMaskReg(MI, 4, O);
|
|
break;
|
|
case 4:
|
|
// FADD_D, FADD_D_IN32X, FADD_D_INX, FADD_H, FADD_H_INX, FADD_S, FADD_S_I...
|
|
printFRMArg(MI, 3, O);
|
|
return;
|
|
break;
|
|
case 5:
|
|
// VADC_VIM, VADC_VVM, VADC_VXM, VFMERGE_VFM, VMADC_VIM, VMADC_VVM, VMADC...
|
|
SStream_concat0(O, ", v0");
|
|
return;
|
|
break;
|
|
}
|
|
|
|
|
|
// Fragment 6 encoded into 3 bits for 6 unique commands.
|
|
switch ((Bits >> 34) & 7) {
|
|
default: CS_ASSERT_RET(0 && "Invalid command number.");
|
|
case 0:
|
|
// PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, CV_ADDN, CV_...
|
|
printOperand(MI, 3, O);
|
|
break;
|
|
case 1:
|
|
// PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T
|
|
SStream_concat0(O, ", ");
|
|
printOperand(MI, 1, O);
|
|
return;
|
|
break;
|
|
case 2:
|
|
// CV_INSERT, CV_MACHHSN, CV_MACHHSRN, CV_MACHHUN, CV_MACHHURN, CV_MACSN,...
|
|
printOperand(MI, 4, O);
|
|
break;
|
|
case 3:
|
|
// InsnCA, InsnR, InsnR4
|
|
printOperand(MI, 0, O);
|
|
SStream_concat0(O, ", ");
|
|
printOperand(MI, 4, O);
|
|
break;
|
|
case 4:
|
|
// InsnCB
|
|
printBranchOperand(MI, Address, 3, O);
|
|
return;
|
|
break;
|
|
case 5:
|
|
// THVdotVMAQASU_VV, THVdotVMAQASU_VX, THVdotVMAQAUS_VX, THVdotVMAQAU_VV,...
|
|
return;
|
|
break;
|
|
}
|
|
|
|
|
|
// Fragment 7 encoded into 2 bits for 4 unique commands.
|
|
switch ((Bits >> 37) & 3) {
|
|
default: CS_ASSERT_RET(0 && "Invalid command number.");
|
|
case 0:
|
|
// PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, CV_ADDN, CV_...
|
|
return;
|
|
break;
|
|
case 1:
|
|
// FMADD_D, FMADD_D_IN32X, FMADD_D_INX, FMADD_H, FMADD_H_INX, FMADD_S, FM...
|
|
printFRMArg(MI, 4, O);
|
|
return;
|
|
break;
|
|
case 2:
|
|
// InsnB, InsnI, InsnR, InsnR4
|
|
SStream_concat0(O, ", ");
|
|
break;
|
|
case 3:
|
|
// InsnCL, InsnCS, InsnI_Mem, InsnS
|
|
SStream_concat1(O, '(');
|
|
printOperand(MI, 3, O);
|
|
SStream_concat1(O, ')');
|
|
return;
|
|
break;
|
|
}
|
|
|
|
|
|
// Fragment 8 encoded into 2 bits for 3 unique commands.
|
|
switch ((Bits >> 39) & 3) {
|
|
default: CS_ASSERT_RET(0 && "Invalid command number.");
|
|
case 0:
|
|
// InsnB
|
|
printBranchOperand(MI, Address, 4, O);
|
|
return;
|
|
break;
|
|
case 1:
|
|
// InsnI
|
|
printOperand(MI, 4, O);
|
|
return;
|
|
break;
|
|
case 2:
|
|
// InsnR, InsnR4
|
|
printOperand(MI, 5, O);
|
|
break;
|
|
}
|
|
|
|
|
|
// Fragment 9 encoded into 1 bits for 2 unique commands.
|
|
if ((Bits >> 41) & 1) {
|
|
// InsnR4
|
|
SStream_concat0(O, ", ");
|
|
printOperand(MI, 6, O);
|
|
return;
|
|
} else {
|
|
// InsnR
|
|
return;
|
|
}
|
|
|
|
}
|
|
|
|
|
|
/// getRegisterName - This method is automatically generated by tblgen
|
|
/// from the register set description. This returns the assembler name
|
|
/// for the specified register.
|
|
static const char *
|
|
getRegisterName(unsigned RegNo, unsigned AltIdx) {
|
|
#ifndef CAPSTONE_DIET
|
|
CS_ASSERT_RET_VAL(RegNo && RegNo < 459 && "Invalid register number!", NULL);
|
|
|
|
static const char AsmStrsABIRegAltName[] = {
|
|
/* 0 */ "fs10\0"
|
|
/* 5 */ "ft10\0"
|
|
/* 10 */ "fa0\0"
|
|
/* 14 */ "fs0\0"
|
|
/* 18 */ "ft0\0"
|
|
/* 22 */ "fs11\0"
|
|
/* 27 */ "ft11\0"
|
|
/* 32 */ "fa1\0"
|
|
/* 36 */ "fs1\0"
|
|
/* 40 */ "ft1\0"
|
|
/* 44 */ "fa2\0"
|
|
/* 48 */ "fs2\0"
|
|
/* 52 */ "ft2\0"
|
|
/* 56 */ "fa3\0"
|
|
/* 60 */ "fs3\0"
|
|
/* 64 */ "ft3\0"
|
|
/* 68 */ "fa4\0"
|
|
/* 72 */ "fs4\0"
|
|
/* 76 */ "ft4\0"
|
|
/* 80 */ "fa5\0"
|
|
/* 84 */ "fs5\0"
|
|
/* 88 */ "ft5\0"
|
|
/* 92 */ "fa6\0"
|
|
/* 96 */ "fs6\0"
|
|
/* 100 */ "ft6\0"
|
|
/* 104 */ "fa7\0"
|
|
/* 108 */ "fs7\0"
|
|
/* 112 */ "ft7\0"
|
|
/* 116 */ "fs8\0"
|
|
/* 120 */ "ft8\0"
|
|
/* 124 */ "fs9\0"
|
|
/* 128 */ "ft9\0"
|
|
/* 132 */ "ra\0"
|
|
/* 135 */ "zero\0"
|
|
/* 140 */ "gp\0"
|
|
/* 143 */ "sp\0"
|
|
/* 146 */ "tp\0"
|
|
};
|
|
static const uint8_t RegAsmOffsetABIRegAltName[] = {
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 135,
|
|
132, 143, 140, 146, 19, 41, 53, 15, 37, 11, 33, 45, 57, 69,
|
|
81, 93, 105, 49, 61, 73, 85, 97, 109, 117, 125, 1, 23, 65,
|
|
77, 89, 101, 18, 40, 52, 64, 76, 88, 100, 112, 14, 36, 10,
|
|
32, 44, 56, 68, 80, 92, 104, 48, 60, 72, 84, 96, 108, 116,
|
|
124, 0, 22, 120, 128, 5, 27, 18, 40, 52, 64, 76, 88, 100,
|
|
112, 14, 36, 10, 32, 44, 56, 68, 80, 92, 104, 48, 60, 72,
|
|
84, 96, 108, 116, 124, 0, 22, 120, 128, 5, 27, 18, 40, 52,
|
|
64, 76, 88, 100, 112, 14, 36, 10, 32, 44, 56, 68, 80, 92,
|
|
104, 48, 60, 72, 84, 96, 108, 116, 124, 0, 22, 120, 128, 5,
|
|
27, 135, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 143, 146, 41, 15, 11, 45, 69, 93, 49, 73, 97, 117,
|
|
1, 65, 89, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
4, 4, 4, 4, 4, 4, 4, 4, 4, 4,
|
|
};
|
|
|
|
static const char AsmStrsNoRegAltName[] = {
|
|
/* 0 */ "V3_V4_V5_V6_V7_V8_V9_V10\0"
|
|
/* 25 */ "f10\0"
|
|
/* 29 */ "v10\0"
|
|
/* 33 */ "x10\0"
|
|
/* 37 */ "V13_V14_V15_V16_V17_V18_V19_V20\0"
|
|
/* 69 */ "f20\0"
|
|
/* 73 */ "v20\0"
|
|
/* 77 */ "x20\0"
|
|
/* 81 */ "V23_V24_V25_V26_V27_V28_V29_V30\0"
|
|
/* 113 */ "f30\0"
|
|
/* 117 */ "v30\0"
|
|
/* 121 */ "x30\0"
|
|
/* 125 */ "f0\0"
|
|
/* 128 */ "v0\0"
|
|
/* 131 */ "x0\0"
|
|
/* 134 */ "V4_V5_V6_V7_V8_V9_V10_V11\0"
|
|
/* 160 */ "f11\0"
|
|
/* 164 */ "v11\0"
|
|
/* 168 */ "x11\0"
|
|
/* 172 */ "V14_V15_V16_V17_V18_V19_V20_V21\0"
|
|
/* 204 */ "f21\0"
|
|
/* 208 */ "v21\0"
|
|
/* 212 */ "x21\0"
|
|
/* 216 */ "V24_V25_V26_V27_V28_V29_V30_V31\0"
|
|
/* 248 */ "f31\0"
|
|
/* 252 */ "v31\0"
|
|
/* 256 */ "x31\0"
|
|
/* 260 */ "V0_V1\0"
|
|
/* 266 */ "f1\0"
|
|
/* 269 */ "v1\0"
|
|
/* 272 */ "x1\0"
|
|
/* 275 */ "V5_V6_V7_V8_V9_V10_V11_V12\0"
|
|
/* 302 */ "f12\0"
|
|
/* 306 */ "v12\0"
|
|
/* 310 */ "x12\0"
|
|
/* 314 */ "V15_V16_V17_V18_V19_V20_V21_V22\0"
|
|
/* 346 */ "f22\0"
|
|
/* 350 */ "v22\0"
|
|
/* 354 */ "x22\0"
|
|
/* 358 */ "V4M2_V6M2_V8M2_V10M2\0"
|
|
/* 379 */ "V14M2_V16M2_V18M2_V20M2\0"
|
|
/* 403 */ "V24M2_V26M2_V28M2_V30M2\0"
|
|
/* 427 */ "V6M2_V8M2_V10M2_V12M2\0"
|
|
/* 449 */ "V16M2_V18M2_V20M2_V22M2\0"
|
|
/* 473 */ "V0M2_V2M2\0"
|
|
/* 483 */ "V8M2_V10M2_V12M2_V14M2\0"
|
|
/* 506 */ "V18M2_V20M2_V22M2_V24M2\0"
|
|
/* 530 */ "V0M2_V2M2_V4M2\0"
|
|
/* 545 */ "V10M2_V12M2_V14M2_V16M2\0"
|
|
/* 569 */ "V20M2_V22M2_V24M2_V26M2\0"
|
|
/* 593 */ "V0M2_V2M2_V4M2_V6M2\0"
|
|
/* 613 */ "V12M2_V14M2_V16M2_V18M2\0"
|
|
/* 637 */ "V22M2_V24M2_V26M2_V28M2\0"
|
|
/* 661 */ "V2M2_V4M2_V6M2_V8M2\0"
|
|
/* 681 */ "V0_V1_V2\0"
|
|
/* 690 */ "f2\0"
|
|
/* 693 */ "v2\0"
|
|
/* 696 */ "x2\0"
|
|
/* 699 */ "V6_V7_V8_V9_V10_V11_V12_V13\0"
|
|
/* 727 */ "f13\0"
|
|
/* 731 */ "v13\0"
|
|
/* 735 */ "x13\0"
|
|
/* 739 */ "V16_V17_V18_V19_V20_V21_V22_V23\0"
|
|
/* 771 */ "f23\0"
|
|
/* 775 */ "v23\0"
|
|
/* 779 */ "x23\0"
|
|
/* 783 */ "V0_V1_V2_V3\0"
|
|
/* 795 */ "f3\0"
|
|
/* 798 */ "v3\0"
|
|
/* 801 */ "x3\0"
|
|
/* 804 */ "V7_V8_V9_V10_V11_V12_V13_V14\0"
|
|
/* 833 */ "f14\0"
|
|
/* 837 */ "v14\0"
|
|
/* 841 */ "x14\0"
|
|
/* 845 */ "V17_V18_V19_V20_V21_V22_V23_V24\0"
|
|
/* 877 */ "f24\0"
|
|
/* 881 */ "v24\0"
|
|
/* 885 */ "x24\0"
|
|
/* 889 */ "V16M4_V20M4\0"
|
|
/* 901 */ "V8M4_V12M4\0"
|
|
/* 912 */ "V20M4_V24M4\0"
|
|
/* 924 */ "V0M4_V4M4\0"
|
|
/* 934 */ "V12M4_V16M4\0"
|
|
/* 946 */ "V24M4_V28M4\0"
|
|
/* 958 */ "V4M4_V8M4\0"
|
|
/* 968 */ "V0_V1_V2_V3_V4\0"
|
|
/* 983 */ "f4\0"
|
|
/* 986 */ "v4\0"
|
|
/* 989 */ "x4\0"
|
|
/* 992 */ "V8_V9_V10_V11_V12_V13_V14_V15\0"
|
|
/* 1022 */ "f15\0"
|
|
/* 1026 */ "v15\0"
|
|
/* 1030 */ "x15\0"
|
|
/* 1034 */ "V18_V19_V20_V21_V22_V23_V24_V25\0"
|
|
/* 1066 */ "f25\0"
|
|
/* 1070 */ "v25\0"
|
|
/* 1074 */ "x25\0"
|
|
/* 1078 */ "V0_V1_V2_V3_V4_V5\0"
|
|
/* 1096 */ "f5\0"
|
|
/* 1099 */ "v5\0"
|
|
/* 1102 */ "x5\0"
|
|
/* 1105 */ "V9_V10_V11_V12_V13_V14_V15_V16\0"
|
|
/* 1136 */ "f16\0"
|
|
/* 1140 */ "v16\0"
|
|
/* 1144 */ "x16\0"
|
|
/* 1148 */ "V19_V20_V21_V22_V23_V24_V25_V26\0"
|
|
/* 1180 */ "f26\0"
|
|
/* 1184 */ "v26\0"
|
|
/* 1188 */ "x26\0"
|
|
/* 1192 */ "V0_V1_V2_V3_V4_V5_V6\0"
|
|
/* 1213 */ "f6\0"
|
|
/* 1216 */ "v6\0"
|
|
/* 1219 */ "x6\0"
|
|
/* 1222 */ "V10_V11_V12_V13_V14_V15_V16_V17\0"
|
|
/* 1254 */ "f17\0"
|
|
/* 1258 */ "v17\0"
|
|
/* 1262 */ "x17\0"
|
|
/* 1266 */ "V20_V21_V22_V23_V24_V25_V26_V27\0"
|
|
/* 1298 */ "f27\0"
|
|
/* 1302 */ "v27\0"
|
|
/* 1306 */ "x27\0"
|
|
/* 1310 */ "V0_V1_V2_V3_V4_V5_V6_V7\0"
|
|
/* 1334 */ "f7\0"
|
|
/* 1337 */ "v7\0"
|
|
/* 1340 */ "x7\0"
|
|
/* 1343 */ "V11_V12_V13_V14_V15_V16_V17_V18\0"
|
|
/* 1375 */ "f18\0"
|
|
/* 1379 */ "v18\0"
|
|
/* 1383 */ "x18\0"
|
|
/* 1387 */ "V21_V22_V23_V24_V25_V26_V27_V28\0"
|
|
/* 1419 */ "f28\0"
|
|
/* 1423 */ "v28\0"
|
|
/* 1427 */ "x28\0"
|
|
/* 1431 */ "V1_V2_V3_V4_V5_V6_V7_V8\0"
|
|
/* 1455 */ "f8\0"
|
|
/* 1458 */ "v8\0"
|
|
/* 1461 */ "x8\0"
|
|
/* 1464 */ "V12_V13_V14_V15_V16_V17_V18_V19\0"
|
|
/* 1496 */ "f19\0"
|
|
/* 1500 */ "v19\0"
|
|
/* 1504 */ "x19\0"
|
|
/* 1508 */ "V22_V23_V24_V25_V26_V27_V28_V29\0"
|
|
/* 1540 */ "f29\0"
|
|
/* 1544 */ "v29\0"
|
|
/* 1548 */ "x29\0"
|
|
/* 1552 */ "V2_V3_V4_V5_V6_V7_V8_V9\0"
|
|
/* 1576 */ "f9\0"
|
|
/* 1579 */ "v9\0"
|
|
/* 1582 */ "x9\0"
|
|
/* 1585 */ "vlenb\0"
|
|
/* 1591 */ "vtype\0"
|
|
/* 1597 */ "vl\0"
|
|
/* 1600 */ "frm\0"
|
|
/* 1604 */ "vxrm\0"
|
|
/* 1609 */ "ssp\0"
|
|
/* 1613 */ "fflags\0"
|
|
/* 1620 */ "vxsat\0"
|
|
};
|
|
static const uint16_t RegAsmOffsetNoRegAltName[] = {
|
|
1613, 1600, 1609, 1597, 1585, 1591, 1604, 1620, 23, 128, 269, 693, 798, 986,
|
|
1099, 1216, 1337, 1458, 1579, 29, 164, 306, 731, 837, 1026, 1140, 1258, 1379,
|
|
1500, 73, 208, 350, 775, 881, 1070, 1184, 1302, 1423, 1544, 117, 252, 131,
|
|
272, 696, 801, 989, 1102, 1219, 1340, 1461, 1582, 33, 168, 310, 735, 841,
|
|
1030, 1144, 1262, 1383, 1504, 77, 212, 354, 779, 885, 1074, 1188, 1306, 1427,
|
|
1548, 121, 256, 125, 266, 690, 795, 983, 1096, 1213, 1334, 1455, 1576, 25,
|
|
160, 302, 727, 833, 1022, 1136, 1254, 1375, 1496, 69, 204, 346, 771, 877,
|
|
1066, 1180, 1298, 1419, 1540, 113, 248, 125, 266, 690, 795, 983, 1096, 1213,
|
|
1334, 1455, 1576, 25, 160, 302, 727, 833, 1022, 1136, 1254, 1375, 1496, 69,
|
|
204, 346, 771, 877, 1066, 1180, 1298, 1419, 1540, 113, 248, 125, 266, 690,
|
|
795, 983, 1096, 1213, 1334, 1455, 1576, 25, 160, 302, 727, 833, 1022, 1136,
|
|
1254, 1375, 1496, 69, 204, 346, 771, 877, 1066, 1180, 1298, 1419, 1540, 113,
|
|
248, 131, 128, 128, 128, 693, 986, 986, 1216, 1458, 1458, 1458, 29, 306,
|
|
306, 837, 1140, 1140, 1140, 1379, 73, 73, 350, 881, 881, 881, 1184, 1423,
|
|
1423, 117, 696, 989, 1219, 1461, 33, 310, 841, 1144, 1383, 77, 354, 885,
|
|
1188, 1427, 121, 684, 789, 977, 1090, 1207, 1328, 1449, 1570, 18, 152, 294,
|
|
719, 825, 1014, 1128, 1246, 1367, 1488, 61, 196, 338, 763, 869, 1058, 1172,
|
|
1290, 1411, 1532, 105, 240, 260, 535, 603, 671, 368, 437, 494, 557, 625,
|
|
391, 461, 518, 581, 649, 415, 473, 958, 901, 934, 889, 912, 946, 924,
|
|
786, 974, 1087, 1204, 1325, 1446, 1567, 15, 149, 290, 715, 821, 1010, 1124,
|
|
1242, 1363, 1484, 57, 192, 334, 759, 865, 1054, 1168, 1286, 1407, 1528, 101,
|
|
236, 681, 598, 666, 363, 432, 488, 551, 619, 385, 455, 512, 575, 643,
|
|
409, 530, 971, 1084, 1201, 1322, 1443, 1564, 12, 146, 287, 711, 817, 1006,
|
|
1120, 1238, 1359, 1480, 53, 188, 330, 755, 861, 1050, 1164, 1282, 1403, 1524,
|
|
97, 232, 783, 661, 358, 427, 483, 545, 613, 379, 449, 506, 569, 637,
|
|
403, 593, 1081, 1198, 1319, 1440, 1561, 9, 143, 284, 708, 813, 1002, 1116,
|
|
1234, 1355, 1476, 49, 184, 326, 751, 857, 1046, 1160, 1278, 1399, 1520, 93,
|
|
228, 968, 1195, 1316, 1437, 1558, 6, 140, 281, 705, 810, 998, 1112, 1230,
|
|
1351, 1472, 45, 180, 322, 747, 853, 1042, 1156, 1274, 1395, 1516, 89, 224,
|
|
1078, 1313, 1434, 1555, 3, 137, 278, 702, 807, 995, 1108, 1226, 1347, 1468,
|
|
41, 176, 318, 743, 849, 1038, 1152, 1270, 1391, 1512, 85, 220, 1192, 1431,
|
|
1552, 0, 134, 275, 699, 804, 992, 1105, 1222, 1343, 1464, 37, 172, 314,
|
|
739, 845, 1034, 1148, 1266, 1387, 1508, 81, 216, 1310,
|
|
};
|
|
|
|
switch(AltIdx) {
|
|
default: CS_ASSERT_RET_VAL(0 && "Invalid register alt name index!", NULL);
|
|
case RISCV_ABIRegAltName:
|
|
if (!*(AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1]))
|
|
return getRegisterName(RegNo, RISCV_NoRegAltName);
|
|
return AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1];
|
|
case RISCV_NoRegAltName:
|
|
CS_ASSERT_RET_VAL(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
|
|
"Invalid alt name index for register!", NULL);
|
|
return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
|
|
}
|
|
#else
|
|
return NULL;
|
|
#endif // CAPSTONE_DIET
|
|
}
|
|
#ifdef PRINT_ALIAS_INSTR
|
|
#undef PRINT_ALIAS_INSTR
|
|
|
|
static bool RISCVInstPrinterValidateMCOperand(const MCOperand *MCOp,
|
|
unsigned PredicateIndex);
|
|
static bool printAliasInstr(MCInst *MI, uint64_t Address, SStream *OS) {
|
|
#ifndef CAPSTONE_DIET
|
|
static const PatternsForOpcode OpToPatterns[] = {
|
|
{RISCV_ADD, 0, 4 },
|
|
{RISCV_ADDI, 4, 3 },
|
|
{RISCV_ADDIW, 7, 1 },
|
|
{RISCV_ADD_UW, 8, 1 },
|
|
{RISCV_AUIPC, 9, 1 },
|
|
{RISCV_BEQ, 10, 1 },
|
|
{RISCV_BGE, 11, 2 },
|
|
{RISCV_BLT, 13, 2 },
|
|
{RISCV_BNE, 15, 1 },
|
|
{RISCV_CSRRC, 16, 1 },
|
|
{RISCV_CSRRCI, 17, 1 },
|
|
{RISCV_CSRRS, 18, 11 },
|
|
{RISCV_CSRRSI, 29, 1 },
|
|
{RISCV_CSRRW, 30, 7 },
|
|
{RISCV_CSRRWI, 37, 5 },
|
|
{RISCV_CV_MULHHSN, 42, 1 },
|
|
{RISCV_CV_MULHHUN, 43, 1 },
|
|
{RISCV_CV_MULSN, 44, 1 },
|
|
{RISCV_CV_MULUN, 45, 1 },
|
|
{RISCV_C_ADD_HINT, 46, 4 },
|
|
{RISCV_FENCE, 50, 2 },
|
|
{RISCV_FSGNJN_D, 52, 1 },
|
|
{RISCV_FSGNJN_D_IN32X, 53, 1 },
|
|
{RISCV_FSGNJN_D_INX, 54, 1 },
|
|
{RISCV_FSGNJN_H, 55, 1 },
|
|
{RISCV_FSGNJN_H_INX, 56, 1 },
|
|
{RISCV_FSGNJN_S, 57, 1 },
|
|
{RISCV_FSGNJN_S_INX, 58, 1 },
|
|
{RISCV_FSGNJX_D, 59, 1 },
|
|
{RISCV_FSGNJX_D_IN32X, 60, 1 },
|
|
{RISCV_FSGNJX_D_INX, 61, 1 },
|
|
{RISCV_FSGNJX_H, 62, 1 },
|
|
{RISCV_FSGNJX_H_INX, 63, 1 },
|
|
{RISCV_FSGNJX_S, 64, 1 },
|
|
{RISCV_FSGNJX_S_INX, 65, 1 },
|
|
{RISCV_FSGNJ_D, 66, 1 },
|
|
{RISCV_FSGNJ_H, 67, 1 },
|
|
{RISCV_FSGNJ_H_INX, 68, 1 },
|
|
{RISCV_FSGNJ_S, 69, 1 },
|
|
{RISCV_HFENCE_GVMA, 70, 2 },
|
|
{RISCV_HFENCE_VVMA, 72, 2 },
|
|
{RISCV_JAL, 74, 2 },
|
|
{RISCV_JALR, 76, 6 },
|
|
{RISCV_SFENCE_VMA, 82, 2 },
|
|
{RISCV_SLT, 84, 2 },
|
|
{RISCV_SLTIU, 86, 1 },
|
|
{RISCV_SLTU, 87, 1 },
|
|
{RISCV_SUB, 88, 1 },
|
|
{RISCV_SUBW, 89, 1 },
|
|
{RISCV_VFSGNJN_VV, 90, 2 },
|
|
{RISCV_VFSGNJX_VV, 92, 2 },
|
|
{RISCV_VL1RE8_V, 94, 1 },
|
|
{RISCV_VL2RE8_V, 95, 1 },
|
|
{RISCV_VL4RE8_V, 96, 1 },
|
|
{RISCV_VL8RE8_V, 97, 1 },
|
|
{RISCV_VMAND_MM, 98, 1 },
|
|
{RISCV_VMNAND_MM, 99, 1 },
|
|
{RISCV_VMXNOR_MM, 100, 1 },
|
|
{RISCV_VMXOR_MM, 101, 1 },
|
|
{RISCV_VNSRL_WX, 102, 2 },
|
|
{RISCV_VRSUB_VX, 104, 2 },
|
|
{RISCV_VWADDU_VX, 106, 2 },
|
|
{RISCV_VWADD_VX, 108, 2 },
|
|
{RISCV_VXOR_VI, 110, 2 },
|
|
{RISCV_XORI, 112, 1 },
|
|
{0}, };
|
|
|
|
static const AliasPattern Patterns[] = {
|
|
// RISCV_ADD - 0
|
|
{0, 0, 3, 4 },
|
|
{7, 4, 3, 4 },
|
|
{16, 8, 3, 4 },
|
|
{23, 12, 3, 4 },
|
|
// RISCV_ADDI - 4
|
|
{31, 16, 3, 3 },
|
|
{35, 19, 3, 3 },
|
|
{45, 22, 3, 3 },
|
|
// RISCV_ADDIW - 7
|
|
{55, 25, 3, 4 },
|
|
// RISCV_ADD_UW - 8
|
|
{69, 29, 3, 5 },
|
|
// RISCV_AUIPC - 9
|
|
{83, 34, 2, 3 },
|
|
// RISCV_BEQ - 10
|
|
{91, 37, 3, 3 },
|
|
// RISCV_BGE - 11
|
|
{105, 40, 3, 3 },
|
|
{119, 43, 3, 3 },
|
|
// RISCV_BLT - 13
|
|
{133, 46, 3, 3 },
|
|
{147, 49, 3, 3 },
|
|
// RISCV_BNE - 15
|
|
{161, 52, 3, 3 },
|
|
// RISCV_CSRRC - 16
|
|
{175, 55, 3, 3 },
|
|
// RISCV_CSRRCI - 17
|
|
{189, 58, 3, 2 },
|
|
// RISCV_CSRRS - 18
|
|
{204, 60, 3, 4 },
|
|
{213, 64, 3, 4 },
|
|
{221, 68, 3, 4 },
|
|
{232, 72, 3, 3 },
|
|
{245, 75, 3, 3 },
|
|
{256, 78, 3, 3 },
|
|
{266, 81, 3, 4 },
|
|
{280, 85, 3, 4 },
|
|
{292, 89, 3, 4 },
|
|
{303, 93, 3, 3 },
|
|
{317, 96, 3, 3 },
|
|
// RISCV_CSRRSI - 29
|
|
{331, 99, 3, 2 },
|
|
// RISCV_CSRRW - 30
|
|
{346, 101, 3, 4 },
|
|
{355, 105, 3, 4 },
|
|
{363, 109, 3, 4 },
|
|
{374, 113, 3, 3 },
|
|
{388, 116, 3, 4 },
|
|
{401, 120, 3, 4 },
|
|
{413, 124, 3, 4 },
|
|
// RISCV_CSRRWI - 37
|
|
{428, 128, 3, 3 },
|
|
{437, 131, 3, 3 },
|
|
{449, 134, 3, 2 },
|
|
{464, 136, 3, 3 },
|
|
{477, 139, 3, 3 },
|
|
// RISCV_CV_MULHHSN - 42
|
|
{493, 142, 4, 6 },
|
|
// RISCV_CV_MULHHUN - 43
|
|
{514, 148, 4, 6 },
|
|
// RISCV_CV_MULSN - 44
|
|
{535, 154, 4, 6 },
|
|
// RISCV_CV_MULUN - 45
|
|
{554, 160, 4, 6 },
|
|
// RISCV_C_ADD_HINT - 46
|
|
{573, 166, 3, 6 },
|
|
{582, 172, 3, 6 },
|
|
{593, 178, 3, 6 },
|
|
{602, 184, 3, 6 },
|
|
// RISCV_FENCE - 50
|
|
{612, 190, 2, 2 },
|
|
{618, 192, 2, 3 },
|
|
// RISCV_FSGNJN_D - 52
|
|
{624, 195, 3, 4 },
|
|
// RISCV_FSGNJN_D_IN32X - 53
|
|
{624, 199, 3, 5 },
|
|
// RISCV_FSGNJN_D_INX - 54
|
|
{624, 204, 3, 5 },
|
|
// RISCV_FSGNJN_H - 55
|
|
{638, 209, 3, 4 },
|
|
// RISCV_FSGNJN_H_INX - 56
|
|
{638, 213, 3, 4 },
|
|
// RISCV_FSGNJN_S - 57
|
|
{652, 217, 3, 4 },
|
|
// RISCV_FSGNJN_S_INX - 58
|
|
{652, 221, 3, 4 },
|
|
// RISCV_FSGNJX_D - 59
|
|
{666, 225, 3, 4 },
|
|
// RISCV_FSGNJX_D_IN32X - 60
|
|
{666, 229, 3, 5 },
|
|
// RISCV_FSGNJX_D_INX - 61
|
|
{666, 234, 3, 5 },
|
|
// RISCV_FSGNJX_H - 62
|
|
{680, 239, 3, 4 },
|
|
// RISCV_FSGNJX_H_INX - 63
|
|
{680, 243, 3, 4 },
|
|
// RISCV_FSGNJX_S - 64
|
|
{694, 247, 3, 4 },
|
|
// RISCV_FSGNJX_S_INX - 65
|
|
{694, 251, 3, 4 },
|
|
// RISCV_FSGNJ_D - 66
|
|
{708, 255, 3, 4 },
|
|
// RISCV_FSGNJ_H - 67
|
|
{721, 259, 3, 4 },
|
|
// RISCV_FSGNJ_H_INX - 68
|
|
{721, 263, 3, 4 },
|
|
// RISCV_FSGNJ_S - 69
|
|
{734, 267, 3, 4 },
|
|
// RISCV_HFENCE_GVMA - 70
|
|
{747, 271, 2, 2 },
|
|
{759, 273, 2, 2 },
|
|
// RISCV_HFENCE_VVMA - 72
|
|
{774, 275, 2, 2 },
|
|
{786, 277, 2, 2 },
|
|
// RISCV_JAL - 74
|
|
{801, 279, 2, 2 },
|
|
{808, 281, 2, 2 },
|
|
// RISCV_JALR - 76
|
|
{817, 283, 3, 3 },
|
|
{821, 286, 3, 3 },
|
|
{827, 289, 3, 3 },
|
|
{835, 292, 3, 3 },
|
|
{847, 295, 3, 3 },
|
|
{857, 298, 3, 3 },
|
|
// RISCV_SFENCE_VMA - 82
|
|
{869, 301, 2, 2 },
|
|
{880, 303, 2, 2 },
|
|
// RISCV_SLT - 84
|
|
{894, 305, 3, 3 },
|
|
{906, 308, 3, 3 },
|
|
// RISCV_SLTIU - 86
|
|
{918, 311, 3, 3 },
|
|
// RISCV_SLTU - 87
|
|
{930, 314, 3, 3 },
|
|
// RISCV_SUB - 88
|
|
{942, 317, 3, 3 },
|
|
// RISCV_SUBW - 89
|
|
{953, 320, 3, 4 },
|
|
// RISCV_VFSGNJN_VV - 90
|
|
{965, 324, 4, 6 },
|
|
{984, 330, 4, 6 },
|
|
// RISCV_VFSGNJX_VV - 92
|
|
{999, 336, 4, 6 },
|
|
{1018, 342, 4, 6 },
|
|
// RISCV_VL1RE8_V - 94
|
|
{1033, 348, 2, 4 },
|
|
// RISCV_VL2RE8_V - 95
|
|
{1049, 352, 2, 4 },
|
|
// RISCV_VL4RE8_V - 96
|
|
{1065, 356, 2, 4 },
|
|
// RISCV_VL8RE8_V - 97
|
|
{1081, 360, 2, 4 },
|
|
// RISCV_VMAND_MM - 98
|
|
{1097, 364, 3, 5 },
|
|
// RISCV_VMNAND_MM - 99
|
|
{1111, 369, 3, 5 },
|
|
// RISCV_VMXNOR_MM - 100
|
|
{1126, 374, 3, 5 },
|
|
// RISCV_VMXOR_MM - 101
|
|
{1137, 379, 3, 5 },
|
|
// RISCV_VNSRL_WX - 102
|
|
{1148, 384, 4, 6 },
|
|
{1171, 390, 4, 6 },
|
|
// RISCV_VRSUB_VX - 104
|
|
{1190, 396, 4, 6 },
|
|
{1208, 402, 4, 6 },
|
|
// RISCV_VWADDU_VX - 106
|
|
{1222, 408, 4, 6 },
|
|
{1246, 414, 4, 6 },
|
|
// RISCV_VWADD_VX - 108
|
|
{1266, 420, 4, 6 },
|
|
{1289, 426, 4, 6 },
|
|
// RISCV_VXOR_VI - 110
|
|
{1308, 432, 4, 6 },
|
|
{1326, 438, 4, 6 },
|
|
// RISCV_XORI - 112
|
|
{1340, 444, 3, 3 },
|
|
{0}, };
|
|
|
|
static const AliasPatternCond Conds[] = {
|
|
// (ADD X0, X0, X2) - 0
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Reg, RISCV_X2},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZihintntl},
|
|
// (ADD X0, X0, X3) - 4
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Reg, RISCV_X3},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZihintntl},
|
|
// (ADD X0, X0, X4) - 8
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Reg, RISCV_X4},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZihintntl},
|
|
// (ADD X0, X0, X5) - 12
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Reg, RISCV_X5},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZihintntl},
|
|
// (ADDI X0, X0, 0) - 16
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Imm, (uint32_t)0},
|
|
// (ADDI GPR:$rd, X0, simm12:$imm) - 19
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Custom, 1},
|
|
// (ADDI GPR:$rd, GPR:$rs, 0) - 22
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)0},
|
|
// (ADDIW GPR:$rd, GPR:$rs, 0) - 25
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)0},
|
|
{AliasPatternCond_K_Feature, RISCV_Feature64Bit},
|
|
// (ADD_UW GPR:$rd, GPR:$rs, X0) - 29
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZba},
|
|
{AliasPatternCond_K_Feature, RISCV_Feature64Bit},
|
|
// (AUIPC X0, uimm20:$imm20) - 34
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Custom, 2},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZicfilp},
|
|
// (BEQ GPR:$rs, X0, simm13_lsb0:$offset) - 37
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Custom, 3},
|
|
// (BGE X0, GPR:$rs, simm13_lsb0:$offset) - 40
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Custom, 3},
|
|
// (BGE GPR:$rs, X0, simm13_lsb0:$offset) - 43
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Custom, 3},
|
|
// (BLT GPR:$rs, X0, simm13_lsb0:$offset) - 46
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Custom, 3},
|
|
// (BLT X0, GPR:$rs, simm13_lsb0:$offset) - 49
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Custom, 3},
|
|
// (BNE GPR:$rs, X0, simm13_lsb0:$offset) - 52
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Custom, 3},
|
|
// (CSRRC X0, csr_sysreg:$csr, GPR:$rs) - 55
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Ignore, 0},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
// (CSRRCI X0, csr_sysreg:$csr, uimm5:$imm) - 58
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Ignore, 0},
|
|
// (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, X0) - 60
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)3},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtF},
|
|
// (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 64
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)2},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtF},
|
|
// (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 68
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)1},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtF},
|
|
// (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 72
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)3074},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
// (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 }, X0) - 75
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)3072},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
// (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 78
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)3073},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
// (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 1, 0 }, X0) - 81
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)3202},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_NegFeature, RISCV_Feature64Bit},
|
|
// (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 0 }, X0) - 85
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)3200},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_NegFeature, RISCV_Feature64Bit},
|
|
// (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 1 }, X0) - 89
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)3201},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_NegFeature, RISCV_Feature64Bit},
|
|
// (CSRRS GPR:$rd, csr_sysreg:$csr, X0) - 93
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Ignore, 0},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
// (CSRRS X0, csr_sysreg:$csr, GPR:$rs) - 96
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Ignore, 0},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
// (CSRRSI X0, csr_sysreg:$csr, uimm5:$imm) - 99
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Ignore, 0},
|
|
// (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 101
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Imm, (uint32_t)3},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtF},
|
|
// (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 105
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Imm, (uint32_t)2},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtF},
|
|
// (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 109
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Imm, (uint32_t)1},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtF},
|
|
// (CSRRW X0, csr_sysreg:$csr, GPR:$rs) - 113
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Ignore, 0},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
// (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 116
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)3},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtF},
|
|
// (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 120
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)2},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtF},
|
|
// (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 124
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)1},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtF},
|
|
// (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 128
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Imm, (uint32_t)2},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtF},
|
|
// (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 131
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Imm, (uint32_t)1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtF},
|
|
// (CSRRWI X0, csr_sysreg:$csr, uimm5:$imm) - 134
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Ignore, 0},
|
|
// (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 136
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)2},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtF},
|
|
// (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 139
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtF},
|
|
// (CV_MULHHSN GPR:$rd1, GPR:$rs1, GPR:$rs2, 0) - 142
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)0},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureVendorXCVmac},
|
|
{AliasPatternCond_K_NegFeature, RISCV_Feature64Bit},
|
|
// (CV_MULHHUN GPR:$rd1, GPR:$rs1, GPR:$rs2, 0) - 148
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)0},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureVendorXCVmac},
|
|
{AliasPatternCond_K_NegFeature, RISCV_Feature64Bit},
|
|
// (CV_MULSN GPR:$rd1, GPR:$rs1, GPR:$rs2, 0) - 154
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)0},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureVendorXCVmac},
|
|
{AliasPatternCond_K_NegFeature, RISCV_Feature64Bit},
|
|
// (CV_MULUN GPR:$rd1, GPR:$rs1, GPR:$rs2, 0) - 160
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)0},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureVendorXCVmac},
|
|
{AliasPatternCond_K_NegFeature, RISCV_Feature64Bit},
|
|
// (C_ADD_HINT X0, X2) - 166
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Ignore, 0},
|
|
{AliasPatternCond_K_Reg, RISCV_X2},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtC},
|
|
{AliasPatternCond_K_NegFeature, RISCV_FeatureNoRVCHints},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZihintntl},
|
|
// (C_ADD_HINT X0, X3) - 172
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Ignore, 0},
|
|
{AliasPatternCond_K_Reg, RISCV_X3},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtC},
|
|
{AliasPatternCond_K_NegFeature, RISCV_FeatureNoRVCHints},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZihintntl},
|
|
// (C_ADD_HINT X0, X4) - 178
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Ignore, 0},
|
|
{AliasPatternCond_K_Reg, RISCV_X4},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtC},
|
|
{AliasPatternCond_K_NegFeature, RISCV_FeatureNoRVCHints},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZihintntl},
|
|
// (C_ADD_HINT X0, X5) - 184
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Ignore, 0},
|
|
{AliasPatternCond_K_Reg, RISCV_X5},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtC},
|
|
{AliasPatternCond_K_NegFeature, RISCV_FeatureNoRVCHints},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZihintntl},
|
|
// (FENCE 15, 15) - 190
|
|
{AliasPatternCond_K_Imm, (uint32_t)15},
|
|
{AliasPatternCond_K_Imm, (uint32_t)15},
|
|
// (FENCE 1, 0) - 192
|
|
{AliasPatternCond_K_Imm, (uint32_t)1},
|
|
{AliasPatternCond_K_Imm, (uint32_t)0},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZihintpause},
|
|
// (FSGNJN_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 195
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR64RegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR64RegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtD},
|
|
// (FSGNJN_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs, FPR64IN32X:$rs) - 199
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRPairRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRPairRegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZdinx},
|
|
{AliasPatternCond_K_NegFeature, RISCV_Feature64Bit},
|
|
// (FSGNJN_D_INX FPR64INX:$rd, FPR64INX:$rs, FPR64INX:$rs) - 204
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZdinx},
|
|
{AliasPatternCond_K_Feature, RISCV_Feature64Bit},
|
|
// (FSGNJN_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 209
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR16RegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR16RegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZfh},
|
|
// (FSGNJN_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 213
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRF16RegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRF16RegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZhinx},
|
|
// (FSGNJN_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 217
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR32RegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR32RegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtF},
|
|
// (FSGNJN_S_INX FPR32INX:$rd, FPR32INX:$rs, FPR32INX:$rs) - 221
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRF32RegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRF32RegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZfinx},
|
|
// (FSGNJX_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 225
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR64RegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR64RegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtD},
|
|
// (FSGNJX_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs, FPR64IN32X:$rs) - 229
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRPairRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRPairRegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZdinx},
|
|
{AliasPatternCond_K_NegFeature, RISCV_Feature64Bit},
|
|
// (FSGNJX_D_INX FPR64INX:$rd, FPR64INX:$rs, FPR64INX:$rs) - 234
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZdinx},
|
|
{AliasPatternCond_K_Feature, RISCV_Feature64Bit},
|
|
// (FSGNJX_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 239
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR16RegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR16RegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZfh},
|
|
// (FSGNJX_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 243
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRF16RegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRF16RegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZhinx},
|
|
// (FSGNJX_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 247
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR32RegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR32RegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtF},
|
|
// (FSGNJX_S_INX FPR32INX:$rd, FPR32INX:$rs, FPR32INX:$rs) - 251
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRF32RegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRF32RegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZfinx},
|
|
// (FSGNJ_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 255
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR64RegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR64RegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtD},
|
|
// (FSGNJ_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 259
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR16RegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR16RegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZfh},
|
|
// (FSGNJ_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 263
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRF16RegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRF16RegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtZhinx},
|
|
// (FSGNJ_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 267
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR32RegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_FPR32RegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Feature, RISCV_FeatureStdExtF},
|
|
// (HFENCE_GVMA X0, X0) - 271
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
// (HFENCE_GVMA GPR:$rs, X0) - 273
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
// (HFENCE_VVMA X0, X0) - 275
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
// (HFENCE_VVMA GPR:$rs, X0) - 277
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
// (JAL X0, simm21_lsb0_jal:$offset) - 279
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Custom, 4},
|
|
// (JAL X1, simm21_lsb0_jal:$offset) - 281
|
|
{AliasPatternCond_K_Reg, RISCV_X1},
|
|
{AliasPatternCond_K_Custom, 4},
|
|
// (JALR X0, X1, 0) - 283
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Reg, RISCV_X1},
|
|
{AliasPatternCond_K_Imm, (uint32_t)0},
|
|
// (JALR X0, GPR:$rs, 0) - 286
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)0},
|
|
// (JALR X1, GPR:$rs, 0) - 289
|
|
{AliasPatternCond_K_Reg, RISCV_X1},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)0},
|
|
// (JALR GPR:$rd, GPR:$rs, 0) - 292
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)0},
|
|
// (JALR X0, GPR:$rs, simm12:$offset) - 295
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Custom, 1},
|
|
// (JALR X1, GPR:$rs, simm12:$offset) - 298
|
|
{AliasPatternCond_K_Reg, RISCV_X1},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Custom, 1},
|
|
// (SFENCE_VMA X0, X0) - 301
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
// (SFENCE_VMA GPR:$rs, X0) - 303
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
// (SLT GPR:$rd, GPR:$rs, X0) - 305
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
// (SLT GPR:$rd, X0, GPR:$rs) - 308
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
// (SLTIU GPR:$rd, GPR:$rs, 1) - 311
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)1},
|
|
// (SLTU GPR:$rd, X0, GPR:$rs) - 314
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
// (SUB GPR:$rd, X0, GPR:$rs) - 317
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
// (SUBW GPR:$rd, X0, GPR:$rs) - 320
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Feature, RISCV_Feature64Bit},
|
|
// (VFSGNJN_VV VR:$vd, VR:$vs, VR:$vs, VMaskOp:$vm) - 324
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_RegClass, RISCV_VMV0RegClassID},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32f},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VFSGNJN_VV VR:$vd, VR:$vs, VR:$vs, zero_reg) - 330
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Reg, RISCV_NoRegister},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32f},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VFSGNJX_VV VR:$vd, VR:$vs, VR:$vs, VMaskOp:$vm) - 336
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_RegClass, RISCV_VMV0RegClassID},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32f},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VFSGNJX_VV VR:$vd, VR:$vs, VR:$vs, zero_reg) - 342
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_Reg, RISCV_NoRegister},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32f},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VL1RE8_V VR:$vd, GPR:$rs1) - 348
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VL2RE8_V VRM2:$vd, GPR:$rs1) - 352
|
|
{AliasPatternCond_K_RegClass, RISCV_VRM2RegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VL4RE8_V VRM4:$vd, GPR:$rs1) - 356
|
|
{AliasPatternCond_K_RegClass, RISCV_VRM4RegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VL8RE8_V VRM8:$vd, GPR:$rs1) - 360
|
|
{AliasPatternCond_K_RegClass, RISCV_VRM8RegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VMAND_MM VR:$vd, VR:$vs, VR:$vs) - 364
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VMNAND_MM VR:$vd, VR:$vs, VR:$vs) - 369
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_TiedReg, 1},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VMXNOR_MM VR:$vd, VR:$vd, VR:$vd) - 374
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_TiedReg, 0},
|
|
{AliasPatternCond_K_TiedReg, 0},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VMXOR_MM VR:$vd, VR:$vd, VR:$vd) - 379
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_TiedReg, 0},
|
|
{AliasPatternCond_K_TiedReg, 0},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VNSRL_WX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 384
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_RegClass, RISCV_VMV0RegClassID},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VNSRL_WX VR:$vd, VR:$vs, X0, zero_reg) - 390
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Reg, RISCV_NoRegister},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VRSUB_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 396
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_RegClass, RISCV_VMV0RegClassID},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VRSUB_VX VR:$vd, VR:$vs, X0, zero_reg) - 402
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Reg, RISCV_NoRegister},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VWADDU_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 408
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_RegClass, RISCV_VMV0RegClassID},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VWADDU_VX VR:$vd, VR:$vs, X0, zero_reg) - 414
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Reg, RISCV_NoRegister},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VWADD_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 420
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_RegClass, RISCV_VMV0RegClassID},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VWADD_VX VR:$vd, VR:$vs, X0, zero_reg) - 426
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_Reg, RISCV_X0},
|
|
{AliasPatternCond_K_Reg, RISCV_NoRegister},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VXOR_VI VR:$vd, VR:$vs, -1, VMaskOp:$vm) - 432
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)-1},
|
|
{AliasPatternCond_K_RegClass, RISCV_VMV0RegClassID},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (VXOR_VI VR:$vd, VR:$vs, -1, zero_reg) - 438
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_VRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)-1},
|
|
{AliasPatternCond_K_Reg, RISCV_NoRegister},
|
|
{AliasPatternCond_K_OrFeature, RISCV_FeatureStdExtZve32x},
|
|
{AliasPatternCond_K_EndOrFeatures, 0},
|
|
// (XORI GPR:$rd, GPR:$rs, -1) - 444
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_RegClass, RISCV_GPRRegClassID},
|
|
{AliasPatternCond_K_Imm, (uint32_t)-1},
|
|
{0}, };
|
|
|
|
static const char AsmStrings[] =
|
|
/* 0 */ "ntl.p1\0"
|
|
/* 7 */ "ntl.pall\0"
|
|
/* 16 */ "ntl.s1\0"
|
|
/* 23 */ "ntl.all\0"
|
|
/* 31 */ "nop\0"
|
|
/* 35 */ "li $\x01, $\x03\0"
|
|
/* 45 */ "mv $\x01, $\x02\0"
|
|
/* 55 */ "sext.w $\x01, $\x02\0"
|
|
/* 69 */ "zext.w $\x01, $\x02\0"
|
|
/* 83 */ "lpad $\x02\0"
|
|
/* 91 */ "beqz $\x01, $\xFF\x03\x01\0"
|
|
/* 105 */ "blez $\x02, $\xFF\x03\x01\0"
|
|
/* 119 */ "bgez $\x01, $\xFF\x03\x01\0"
|
|
/* 133 */ "bltz $\x01, $\xFF\x03\x01\0"
|
|
/* 147 */ "bgtz $\x02, $\xFF\x03\x01\0"
|
|
/* 161 */ "bnez $\x01, $\xFF\x03\x01\0"
|
|
/* 175 */ "csrc $\xFF\x02\x02, $\x03\0"
|
|
/* 189 */ "csrci $\xFF\x02\x02, $\x03\0"
|
|
/* 204 */ "frcsr $\x01\0"
|
|
/* 213 */ "frrm $\x01\0"
|
|
/* 221 */ "frflags $\x01\0"
|
|
/* 232 */ "rdinstret $\x01\0"
|
|
/* 245 */ "rdcycle $\x01\0"
|
|
/* 256 */ "rdtime $\x01\0"
|
|
/* 266 */ "rdinstreth $\x01\0"
|
|
/* 280 */ "rdcycleh $\x01\0"
|
|
/* 292 */ "rdtimeh $\x01\0"
|
|
/* 303 */ "csrr $\x01, $\xFF\x02\x02\0"
|
|
/* 317 */ "csrs $\xFF\x02\x02, $\x03\0"
|
|
/* 331 */ "csrsi $\xFF\x02\x02, $\x03\0"
|
|
/* 346 */ "fscsr $\x03\0"
|
|
/* 355 */ "fsrm $\x03\0"
|
|
/* 363 */ "fsflags $\x03\0"
|
|
/* 374 */ "csrw $\xFF\x02\x02, $\x03\0"
|
|
/* 388 */ "fscsr $\x01, $\x03\0"
|
|
/* 401 */ "fsrm $\x01, $\x03\0"
|
|
/* 413 */ "fsflags $\x01, $\x03\0"
|
|
/* 428 */ "fsrmi $\x03\0"
|
|
/* 437 */ "fsflagsi $\x03\0"
|
|
/* 449 */ "csrwi $\xFF\x02\x02, $\x03\0"
|
|
/* 464 */ "fsrmi $\x01, $\x03\0"
|
|
/* 477 */ "fsflagsi $\x01, $\x03\0"
|
|
/* 493 */ "cv.mulhhs $\x01, $\x02, $\x03\0"
|
|
/* 514 */ "cv.mulhhu $\x01, $\x02, $\x03\0"
|
|
/* 535 */ "cv.muls $\x01, $\x02, $\x03\0"
|
|
/* 554 */ "cv.mulu $\x01, $\x02, $\x03\0"
|
|
/* 573 */ "c.ntl.p1\0"
|
|
/* 582 */ "c.ntl.pall\0"
|
|
/* 593 */ "c.ntl.s1\0"
|
|
/* 602 */ "c.ntl.all\0"
|
|
/* 612 */ "fence\0"
|
|
/* 618 */ "pause\0"
|
|
/* 624 */ "fneg.d $\x01, $\x02\0"
|
|
/* 638 */ "fneg.h $\x01, $\x02\0"
|
|
/* 652 */ "fneg.s $\x01, $\x02\0"
|
|
/* 666 */ "fabs.d $\x01, $\x02\0"
|
|
/* 680 */ "fabs.h $\x01, $\x02\0"
|
|
/* 694 */ "fabs.s $\x01, $\x02\0"
|
|
/* 708 */ "fmv.d $\x01, $\x02\0"
|
|
/* 721 */ "fmv.h $\x01, $\x02\0"
|
|
/* 734 */ "fmv.s $\x01, $\x02\0"
|
|
/* 747 */ "hfence.gvma\0"
|
|
/* 759 */ "hfence.gvma $\x01\0"
|
|
/* 774 */ "hfence.vvma\0"
|
|
/* 786 */ "hfence.vvma $\x01\0"
|
|
/* 801 */ "j $\xFF\x02\x01\0"
|
|
/* 808 */ "jal $\xFF\x02\x01\0"
|
|
/* 817 */ "ret\0"
|
|
/* 821 */ "jr $\x02\0"
|
|
/* 827 */ "jalr $\x02\0"
|
|
/* 835 */ "jalr $\x01, $\x02\0"
|
|
/* 847 */ "jr $\x03($\x02)\0"
|
|
/* 857 */ "jalr $\x03($\x02)\0"
|
|
/* 869 */ "sfence.vma\0"
|
|
/* 880 */ "sfence.vma $\x01\0"
|
|
/* 894 */ "sltz $\x01, $\x02\0"
|
|
/* 906 */ "sgtz $\x01, $\x03\0"
|
|
/* 918 */ "seqz $\x01, $\x02\0"
|
|
/* 930 */ "snez $\x01, $\x03\0"
|
|
/* 942 */ "neg $\x01, $\x03\0"
|
|
/* 953 */ "negw $\x01, $\x03\0"
|
|
/* 965 */ "vfneg.v $\x01, $\x02$\xFF\x04\x03\0"
|
|
/* 984 */ "vfneg.v $\x01, $\x02\0"
|
|
/* 999 */ "vfabs.v $\x01, $\x02$\xFF\x04\x03\0"
|
|
/* 1018 */ "vfabs.v $\x01, $\x02\0"
|
|
/* 1033 */ "vl1r.v $\x01, ($\x02)\0"
|
|
/* 1049 */ "vl2r.v $\x01, ($\x02)\0"
|
|
/* 1065 */ "vl4r.v $\x01, ($\x02)\0"
|
|
/* 1081 */ "vl8r.v $\x01, ($\x02)\0"
|
|
/* 1097 */ "vmmv.m $\x01, $\x02\0"
|
|
/* 1111 */ "vmnot.m $\x01, $\x02\0"
|
|
/* 1126 */ "vmset.m $\x01\0"
|
|
/* 1137 */ "vmclr.m $\x01\0"
|
|
/* 1148 */ "vncvt.x.x.w $\x01, $\x02$\xFF\x04\x03\0"
|
|
/* 1171 */ "vncvt.x.x.w $\x01, $\x02\0"
|
|
/* 1190 */ "vneg.v $\x01, $\x02$\xFF\x04\x03\0"
|
|
/* 1208 */ "vneg.v $\x01, $\x02\0"
|
|
/* 1222 */ "vwcvtu.x.x.v $\x01, $\x02$\xFF\x04\x03\0"
|
|
/* 1246 */ "vwcvtu.x.x.v $\x01, $\x02\0"
|
|
/* 1266 */ "vwcvt.x.x.v $\x01, $\x02$\xFF\x04\x03\0"
|
|
/* 1289 */ "vwcvt.x.x.v $\x01, $\x02\0"
|
|
/* 1308 */ "vnot.v $\x01, $\x02$\xFF\x04\x03\0"
|
|
/* 1326 */ "vnot.v $\x01, $\x02\0"
|
|
/* 1340 */ "not $\x01, $\x02\0"
|
|
;
|
|
|
|
#ifndef NDEBUG
|
|
//static struct SortCheck {
|
|
// SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
|
|
// assert(std::is_sorted(
|
|
// OpToPatterns.begin(), OpToPatterns.end(),
|
|
// [](const PatternsForOpcode &L, const //PatternsForOpcode &R) {
|
|
// return L.Opcode < R.Opcode;
|
|
// }) &&
|
|
// "tablegen failed to sort opcode patterns");
|
|
// }
|
|
//} sortCheckVar(OpToPatterns);
|
|
#endif
|
|
|
|
AliasMatchingData M = {
|
|
OpToPatterns,
|
|
Patterns,
|
|
Conds,
|
|
AsmStrings,
|
|
RISCVInstPrinterValidateMCOperand,
|
|
};
|
|
const char *AsmString = matchAliasPatterns(MI, &M);
|
|
if (!AsmString) return false;
|
|
|
|
unsigned I = 0;
|
|
while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
|
|
AsmString[I] != '$' && AsmString[I] != '\0')
|
|
++I;
|
|
SStream_concat1(OS, '\t');
|
|
char *substr = malloc(I+1);
|
|
memcpy(substr, AsmString, I);
|
|
substr[I] = '\0';
|
|
SStream_concat0(OS, substr);
|
|
free(substr);
|
|
if (AsmString[I] != '\0') {
|
|
if (AsmString[I] == ' ' || AsmString[I] == '\t') {
|
|
SStream_concat1(OS, '\t');
|
|
++I;
|
|
}
|
|
do {
|
|
if (AsmString[I] == '$') {
|
|
++I;
|
|
if (AsmString[I] == (char)0xff) {
|
|
++I;
|
|
int OpIdx = AsmString[I++] - 1;
|
|
int PrintMethodIdx = AsmString[I++] - 1;
|
|
printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, OS);
|
|
} else
|
|
printOperand(MI, ((unsigned)AsmString[I++]) - 1, OS);
|
|
} else {
|
|
SStream_concat1(OS, AsmString[I++]);
|
|
}
|
|
} while (AsmString[I] != '\0');
|
|
}
|
|
|
|
return true;
|
|
#else
|
|
return false;
|
|
#endif // CAPSTONE_DIET
|
|
}
|
|
|
|
static void printCustomAliasOperand(
|
|
MCInst *MI, uint64_t Address, unsigned OpIdx,
|
|
unsigned PrintMethodIdx,
|
|
SStream *OS) {
|
|
#ifndef CAPSTONE_DIET
|
|
switch (PrintMethodIdx) {
|
|
default:
|
|
CS_ASSERT_RET(0 && "Unknown PrintMethod kind");
|
|
break;
|
|
case 0:
|
|
printBranchOperand(MI, Address, OpIdx, OS);
|
|
break;
|
|
case 1:
|
|
printCSRSystemRegister(MI, OpIdx, OS);
|
|
break;
|
|
case 2:
|
|
printVMaskReg(MI, OpIdx, OS);
|
|
break;
|
|
}
|
|
#endif // CAPSTONE_DIET
|
|
}
|
|
|
|
static bool RISCVInstPrinterValidateMCOperand(const MCOperand *MCOp,
|
|
unsigned PredicateIndex) {
|
|
switch (PredicateIndex) {
|
|
default:
|
|
CS_ASSERT_RET_VAL(0 && "Unknown MCOperandPredicate kind", false);
|
|
return false;
|
|
case 1: {
|
|
|
|
if (MCOperand_isImm(MCOp))
|
|
return isIntN(12, MCOperand_getImm(MCOp));
|
|
return MCOperand_isExpr(MCOp);
|
|
|
|
}
|
|
case 2: {
|
|
|
|
if (!MCOperand_isImm(MCOp))
|
|
return false;
|
|
return isUIntN(20, MCOperand_getImm(MCOp));
|
|
|
|
}
|
|
case 3: {
|
|
|
|
if (MCOperand_isImm(MCOp))
|
|
return isShiftedIntN(12,1, MCOperand_getImm(MCOp));
|
|
return MCOperand_isExpr(MCOp);
|
|
|
|
}
|
|
case 4: {
|
|
|
|
if (MCOperand_isImm(MCOp))
|
|
return isShiftedIntN(20, 1, MCOperand_getImm(MCOp));
|
|
return MCOperand_isExpr(MCOp);
|
|
|
|
}
|
|
}
|
|
}
|
|
|
|
#endif // PRINT_ALIAS_INSTR
|