/* Capstone Disassembly Engine, https://www.capstone-engine.org */ /* By Nguyen Anh Quynh , 2013-2022, */ /* Rot127 2022-2024 */ /* Automatically generated file by Capstone's LLVM TableGen Disassembler Backend. */ /* LLVM-commit: */ /* LLVM-tag: */ /* Do not edit. */ /* Capstone's LLVM TableGen Backends: */ /* https://github.com/capstone-engine/llvm-capstone */ "invalid", // RISCV_INS_INVALID "add", // RISCV_INS_ADD "call", // RISCV_INS_CALL "fld", // RISCV_INS_FLD "flh", // RISCV_INS_FLH "flw", // RISCV_INS_FLW "fsd", // RISCV_INS_FSD "fsh", // RISCV_INS_FSH "fsw", // RISCV_INS_FSW "jump", // RISCV_INS_JUMP "la", // RISCV_INS_LA "la_tlsdesc", // RISCV_INS_LA_TLSDESC "la_tls_gd", // RISCV_INS_LA_TLS_GD "la_tls_ie", // RISCV_INS_LA_TLS_IE "lb", // RISCV_INS_LB "lbu", // RISCV_INS_LBU "ld", // RISCV_INS_LD "lga", // RISCV_INS_LGA "lh", // RISCV_INS_LH "lhu", // RISCV_INS_LHU "li", // RISCV_INS_LI "lla", // RISCV_INS_LLA "lw", // RISCV_INS_LW "lwu", // RISCV_INS_LWU "sb", // RISCV_INS_SB "sd", // RISCV_INS_SD "sext_b", // RISCV_INS_SEXT_B "sext_h", // RISCV_INS_SEXT_H "sh", // RISCV_INS_SH "sw", // RISCV_INS_SW "tail", // RISCV_INS_TAIL "jalr", // RISCV_INS_JALR "vmsgeu_vi", // RISCV_INS_VMSGEU_VI "vmsgeu_vx", // RISCV_INS_VMSGEU_VX "vmsge_vi", // RISCV_INS_VMSGE_VI "vmsge_vx", // RISCV_INS_VMSGE_VX "vmsltu_vi", // RISCV_INS_VMSLTU_VI "vmslt_vi", // RISCV_INS_VMSLT_VI "zext_h", // RISCV_INS_ZEXT_H "zext_w", // RISCV_INS_ZEXT_W "addi", // RISCV_INS_ADDI "addiw", // RISCV_INS_ADDIW "addw", // RISCV_INS_ADDW "add_uw", // RISCV_INS_ADD_UW "aes32dsi", // RISCV_INS_AES32DSI "aes32dsmi", // RISCV_INS_AES32DSMI "aes32esi", // RISCV_INS_AES32ESI "aes32esmi", // RISCV_INS_AES32ESMI "aes64ds", // RISCV_INS_AES64DS "aes64dsm", // RISCV_INS_AES64DSM "aes64es", // RISCV_INS_AES64ES "aes64esm", // RISCV_INS_AES64ESM "aes64im", // RISCV_INS_AES64IM "aes64ks1i", // RISCV_INS_AES64KS1I "aes64ks2", // RISCV_INS_AES64KS2 "amoadd_d", // RISCV_INS_AMOADD_D "amoadd_d_aq", // RISCV_INS_AMOADD_D_AQ "amoadd_d_aqrl", // RISCV_INS_AMOADD_D_AQRL "amoadd_d_rl", // RISCV_INS_AMOADD_D_RL "amoadd_w", // RISCV_INS_AMOADD_W "amoadd_w_aq", // RISCV_INS_AMOADD_W_AQ "amoadd_w_aqrl", // RISCV_INS_AMOADD_W_AQRL "amoadd_w_rl", // RISCV_INS_AMOADD_W_RL "amoand_d", // RISCV_INS_AMOAND_D "amoand_d_aq", // RISCV_INS_AMOAND_D_AQ "amoand_d_aqrl", // RISCV_INS_AMOAND_D_AQRL "amoand_d_rl", // RISCV_INS_AMOAND_D_RL "amoand_w", // RISCV_INS_AMOAND_W "amoand_w_aq", // RISCV_INS_AMOAND_W_AQ "amoand_w_aqrl", // RISCV_INS_AMOAND_W_AQRL "amoand_w_rl", // RISCV_INS_AMOAND_W_RL "amocas_d", // RISCV_INS_AMOCAS_D "amocas_d_aq", // RISCV_INS_AMOCAS_D_AQ "amocas_d_aqrl", // RISCV_INS_AMOCAS_D_AQRL "amocas_d_rl", // RISCV_INS_AMOCAS_D_RL "amocas_q", // RISCV_INS_AMOCAS_Q "amocas_q_aq", // RISCV_INS_AMOCAS_Q_AQ "amocas_q_aqrl", // RISCV_INS_AMOCAS_Q_AQRL "amocas_q_rl", // RISCV_INS_AMOCAS_Q_RL "amocas_w", // RISCV_INS_AMOCAS_W "amocas_w_aq", // RISCV_INS_AMOCAS_W_AQ "amocas_w_aqrl", // RISCV_INS_AMOCAS_W_AQRL "amocas_w_rl", // RISCV_INS_AMOCAS_W_RL "amomaxu_d", // RISCV_INS_AMOMAXU_D "amomaxu_d_aq", // RISCV_INS_AMOMAXU_D_AQ "amomaxu_d_aqrl", // RISCV_INS_AMOMAXU_D_AQRL "amomaxu_d_rl", // RISCV_INS_AMOMAXU_D_RL "amomaxu_w", // RISCV_INS_AMOMAXU_W "amomaxu_w_aq", // RISCV_INS_AMOMAXU_W_AQ "amomaxu_w_aqrl", // RISCV_INS_AMOMAXU_W_AQRL "amomaxu_w_rl", // RISCV_INS_AMOMAXU_W_RL "amomax_d", // RISCV_INS_AMOMAX_D "amomax_d_aq", // RISCV_INS_AMOMAX_D_AQ "amomax_d_aqrl", // RISCV_INS_AMOMAX_D_AQRL "amomax_d_rl", // RISCV_INS_AMOMAX_D_RL "amomax_w", // RISCV_INS_AMOMAX_W "amomax_w_aq", // RISCV_INS_AMOMAX_W_AQ "amomax_w_aqrl", // RISCV_INS_AMOMAX_W_AQRL "amomax_w_rl", // RISCV_INS_AMOMAX_W_RL "amominu_d", // RISCV_INS_AMOMINU_D "amominu_d_aq", // RISCV_INS_AMOMINU_D_AQ "amominu_d_aqrl", // RISCV_INS_AMOMINU_D_AQRL "amominu_d_rl", // RISCV_INS_AMOMINU_D_RL "amominu_w", // RISCV_INS_AMOMINU_W "amominu_w_aq", // RISCV_INS_AMOMINU_W_AQ "amominu_w_aqrl", // RISCV_INS_AMOMINU_W_AQRL "amominu_w_rl", // RISCV_INS_AMOMINU_W_RL "amomin_d", // RISCV_INS_AMOMIN_D "amomin_d_aq", // RISCV_INS_AMOMIN_D_AQ "amomin_d_aqrl", // RISCV_INS_AMOMIN_D_AQRL "amomin_d_rl", // RISCV_INS_AMOMIN_D_RL "amomin_w", // RISCV_INS_AMOMIN_W "amomin_w_aq", // RISCV_INS_AMOMIN_W_AQ "amomin_w_aqrl", // RISCV_INS_AMOMIN_W_AQRL "amomin_w_rl", // RISCV_INS_AMOMIN_W_RL "amoor_d", // RISCV_INS_AMOOR_D "amoor_d_aq", // RISCV_INS_AMOOR_D_AQ "amoor_d_aqrl", // RISCV_INS_AMOOR_D_AQRL "amoor_d_rl", // RISCV_INS_AMOOR_D_RL "amoor_w", // RISCV_INS_AMOOR_W "amoor_w_aq", // RISCV_INS_AMOOR_W_AQ "amoor_w_aqrl", // RISCV_INS_AMOOR_W_AQRL "amoor_w_rl", // RISCV_INS_AMOOR_W_RL "amoswap_d", // RISCV_INS_AMOSWAP_D "amoswap_d_aq", // RISCV_INS_AMOSWAP_D_AQ "amoswap_d_aqrl", // RISCV_INS_AMOSWAP_D_AQRL "amoswap_d_rl", // RISCV_INS_AMOSWAP_D_RL "amoswap_w", // RISCV_INS_AMOSWAP_W "amoswap_w_aq", // RISCV_INS_AMOSWAP_W_AQ "amoswap_w_aqrl", // RISCV_INS_AMOSWAP_W_AQRL "amoswap_w_rl", // RISCV_INS_AMOSWAP_W_RL "amoxor_d", // RISCV_INS_AMOXOR_D "amoxor_d_aq", // RISCV_INS_AMOXOR_D_AQ "amoxor_d_aqrl", // RISCV_INS_AMOXOR_D_AQRL "amoxor_d_rl", // RISCV_INS_AMOXOR_D_RL "amoxor_w", // RISCV_INS_AMOXOR_W "amoxor_w_aq", // RISCV_INS_AMOXOR_W_AQ "amoxor_w_aqrl", // RISCV_INS_AMOXOR_W_AQRL "amoxor_w_rl", // RISCV_INS_AMOXOR_W_RL "and", // RISCV_INS_AND "andi", // RISCV_INS_ANDI "andn", // RISCV_INS_ANDN "auipc", // RISCV_INS_AUIPC "bclr", // RISCV_INS_BCLR "bclri", // RISCV_INS_BCLRI "beq", // RISCV_INS_BEQ "bext", // RISCV_INS_BEXT "bexti", // RISCV_INS_BEXTI "bge", // RISCV_INS_BGE "bgeu", // RISCV_INS_BGEU "binv", // RISCV_INS_BINV "binvi", // RISCV_INS_BINVI "blt", // RISCV_INS_BLT "bltu", // RISCV_INS_BLTU "bne", // RISCV_INS_BNE "brev8", // RISCV_INS_BREV8 "bset", // RISCV_INS_BSET "bseti", // RISCV_INS_BSETI "cbo_clean", // RISCV_INS_CBO_CLEAN "cbo_flush", // RISCV_INS_CBO_FLUSH "cbo_inval", // RISCV_INS_CBO_INVAL "cbo_zero", // RISCV_INS_CBO_ZERO "clmul", // RISCV_INS_CLMUL "clmulh", // RISCV_INS_CLMULH "clmulr", // RISCV_INS_CLMULR "clz", // RISCV_INS_CLZ "clzw", // RISCV_INS_CLZW "cmop_1", // RISCV_INS_CMOP_1 "cmop_11", // RISCV_INS_CMOP_11 "cmop_13", // RISCV_INS_CMOP_13 "cmop_15", // RISCV_INS_CMOP_15 "cmop_3", // RISCV_INS_CMOP_3 "cmop_5", // RISCV_INS_CMOP_5 "cmop_7", // RISCV_INS_CMOP_7 "cmop_9", // RISCV_INS_CMOP_9 "cm_jalt", // RISCV_INS_CM_JALT "cm_jt", // RISCV_INS_CM_JT "cm_mva01s", // RISCV_INS_CM_MVA01S "cm_mvsa01", // RISCV_INS_CM_MVSA01 "cm_pop", // RISCV_INS_CM_POP "cm_popret", // RISCV_INS_CM_POPRET "cm_popretz", // RISCV_INS_CM_POPRETZ "cm_push", // RISCV_INS_CM_PUSH "cpop", // RISCV_INS_CPOP "cpopw", // RISCV_INS_CPOPW "csrrc", // RISCV_INS_CSRRC "csrrci", // RISCV_INS_CSRRCI "csrrs", // RISCV_INS_CSRRS "csrrsi", // RISCV_INS_CSRRSI "csrrw", // RISCV_INS_CSRRW "csrrwi", // RISCV_INS_CSRRWI "ctz", // RISCV_INS_CTZ "ctzw", // RISCV_INS_CTZW "cv_abs", // RISCV_INS_CV_ABS "cv_abs_b", // RISCV_INS_CV_ABS_B "cv_abs_h", // RISCV_INS_CV_ABS_H "cv_addn", // RISCV_INS_CV_ADDN "cv_addnr", // RISCV_INS_CV_ADDNR "cv_addrn", // RISCV_INS_CV_ADDRN "cv_addrnr", // RISCV_INS_CV_ADDRNR "cv_addun", // RISCV_INS_CV_ADDUN "cv_addunr", // RISCV_INS_CV_ADDUNR "cv_addurn", // RISCV_INS_CV_ADDURN "cv_addurnr", // RISCV_INS_CV_ADDURNR "cv_add_b", // RISCV_INS_CV_ADD_B "cv_add_div2", // RISCV_INS_CV_ADD_DIV2 "cv_add_div4", // RISCV_INS_CV_ADD_DIV4 "cv_add_div8", // RISCV_INS_CV_ADD_DIV8 "cv_add_h", // RISCV_INS_CV_ADD_H "cv_add_sci_b", // RISCV_INS_CV_ADD_SCI_B "cv_add_sci_h", // RISCV_INS_CV_ADD_SCI_H "cv_add_sc_b", // RISCV_INS_CV_ADD_SC_B "cv_add_sc_h", // RISCV_INS_CV_ADD_SC_H "cv_and_b", // RISCV_INS_CV_AND_B "cv_and_h", // RISCV_INS_CV_AND_H "cv_and_sci_b", // RISCV_INS_CV_AND_SCI_B "cv_and_sci_h", // RISCV_INS_CV_AND_SCI_H "cv_and_sc_b", // RISCV_INS_CV_AND_SC_B "cv_and_sc_h", // RISCV_INS_CV_AND_SC_H "cv_avgu_b", // RISCV_INS_CV_AVGU_B "cv_avgu_h", // RISCV_INS_CV_AVGU_H "cv_avgu_sci_b", // RISCV_INS_CV_AVGU_SCI_B "cv_avgu_sci_h", // RISCV_INS_CV_AVGU_SCI_H "cv_avgu_sc_b", // RISCV_INS_CV_AVGU_SC_B "cv_avgu_sc_h", // RISCV_INS_CV_AVGU_SC_H "cv_avg_b", // RISCV_INS_CV_AVG_B "cv_avg_h", // RISCV_INS_CV_AVG_H "cv_avg_sci_b", // RISCV_INS_CV_AVG_SCI_B "cv_avg_sci_h", // RISCV_INS_CV_AVG_SCI_H "cv_avg_sc_b", // RISCV_INS_CV_AVG_SC_B "cv_avg_sc_h", // RISCV_INS_CV_AVG_SC_H "cv_bclr", // RISCV_INS_CV_BCLR "cv_bclrr", // RISCV_INS_CV_BCLRR "cv_beqimm", // RISCV_INS_CV_BEQIMM "cv_bitrev", // RISCV_INS_CV_BITREV "cv_bneimm", // RISCV_INS_CV_BNEIMM "cv_bset", // RISCV_INS_CV_BSET "cv_bsetr", // RISCV_INS_CV_BSETR "cv_clb", // RISCV_INS_CV_CLB "cv_clip", // RISCV_INS_CV_CLIP "cv_clipr", // RISCV_INS_CV_CLIPR "cv_clipu", // RISCV_INS_CV_CLIPU "cv_clipur", // RISCV_INS_CV_CLIPUR "cv_cmpeq_b", // RISCV_INS_CV_CMPEQ_B "cv_cmpeq_h", // RISCV_INS_CV_CMPEQ_H "cv_cmpeq_sci_b", // RISCV_INS_CV_CMPEQ_SCI_B "cv_cmpeq_sci_h", // RISCV_INS_CV_CMPEQ_SCI_H "cv_cmpeq_sc_b", // RISCV_INS_CV_CMPEQ_SC_B "cv_cmpeq_sc_h", // RISCV_INS_CV_CMPEQ_SC_H "cv_cmpgeu_b", // RISCV_INS_CV_CMPGEU_B "cv_cmpgeu_h", // RISCV_INS_CV_CMPGEU_H "cv_cmpgeu_sci_b", // RISCV_INS_CV_CMPGEU_SCI_B "cv_cmpgeu_sci_h", // RISCV_INS_CV_CMPGEU_SCI_H "cv_cmpgeu_sc_b", // RISCV_INS_CV_CMPGEU_SC_B "cv_cmpgeu_sc_h", // RISCV_INS_CV_CMPGEU_SC_H "cv_cmpge_b", // RISCV_INS_CV_CMPGE_B "cv_cmpge_h", // RISCV_INS_CV_CMPGE_H "cv_cmpge_sci_b", // RISCV_INS_CV_CMPGE_SCI_B "cv_cmpge_sci_h", // RISCV_INS_CV_CMPGE_SCI_H "cv_cmpge_sc_b", // RISCV_INS_CV_CMPGE_SC_B "cv_cmpge_sc_h", // RISCV_INS_CV_CMPGE_SC_H "cv_cmpgtu_b", // RISCV_INS_CV_CMPGTU_B "cv_cmpgtu_h", // RISCV_INS_CV_CMPGTU_H "cv_cmpgtu_sci_b", // RISCV_INS_CV_CMPGTU_SCI_B "cv_cmpgtu_sci_h", // RISCV_INS_CV_CMPGTU_SCI_H "cv_cmpgtu_sc_b", // RISCV_INS_CV_CMPGTU_SC_B "cv_cmpgtu_sc_h", // RISCV_INS_CV_CMPGTU_SC_H "cv_cmpgt_b", // RISCV_INS_CV_CMPGT_B "cv_cmpgt_h", // RISCV_INS_CV_CMPGT_H "cv_cmpgt_sci_b", // RISCV_INS_CV_CMPGT_SCI_B "cv_cmpgt_sci_h", // RISCV_INS_CV_CMPGT_SCI_H "cv_cmpgt_sc_b", // RISCV_INS_CV_CMPGT_SC_B "cv_cmpgt_sc_h", // RISCV_INS_CV_CMPGT_SC_H "cv_cmpleu_b", // RISCV_INS_CV_CMPLEU_B "cv_cmpleu_h", // RISCV_INS_CV_CMPLEU_H "cv_cmpleu_sci_b", // RISCV_INS_CV_CMPLEU_SCI_B "cv_cmpleu_sci_h", // RISCV_INS_CV_CMPLEU_SCI_H "cv_cmpleu_sc_b", // RISCV_INS_CV_CMPLEU_SC_B "cv_cmpleu_sc_h", // RISCV_INS_CV_CMPLEU_SC_H "cv_cmple_b", // RISCV_INS_CV_CMPLE_B "cv_cmple_h", // RISCV_INS_CV_CMPLE_H "cv_cmple_sci_b", // RISCV_INS_CV_CMPLE_SCI_B "cv_cmple_sci_h", // RISCV_INS_CV_CMPLE_SCI_H "cv_cmple_sc_b", // RISCV_INS_CV_CMPLE_SC_B "cv_cmple_sc_h", // RISCV_INS_CV_CMPLE_SC_H "cv_cmpltu_b", // RISCV_INS_CV_CMPLTU_B "cv_cmpltu_h", // RISCV_INS_CV_CMPLTU_H "cv_cmpltu_sci_b", // RISCV_INS_CV_CMPLTU_SCI_B "cv_cmpltu_sci_h", // RISCV_INS_CV_CMPLTU_SCI_H "cv_cmpltu_sc_b", // RISCV_INS_CV_CMPLTU_SC_B "cv_cmpltu_sc_h", // RISCV_INS_CV_CMPLTU_SC_H "cv_cmplt_b", // RISCV_INS_CV_CMPLT_B "cv_cmplt_h", // RISCV_INS_CV_CMPLT_H "cv_cmplt_sci_b", // RISCV_INS_CV_CMPLT_SCI_B "cv_cmplt_sci_h", // RISCV_INS_CV_CMPLT_SCI_H "cv_cmplt_sc_b", // RISCV_INS_CV_CMPLT_SC_B "cv_cmplt_sc_h", // RISCV_INS_CV_CMPLT_SC_H "cv_cmpne_b", // RISCV_INS_CV_CMPNE_B "cv_cmpne_h", // RISCV_INS_CV_CMPNE_H "cv_cmpne_sci_b", // RISCV_INS_CV_CMPNE_SCI_B "cv_cmpne_sci_h", // RISCV_INS_CV_CMPNE_SCI_H "cv_cmpne_sc_b", // RISCV_INS_CV_CMPNE_SC_B "cv_cmpne_sc_h", // RISCV_INS_CV_CMPNE_SC_H "cv_cnt", // RISCV_INS_CV_CNT "cv_cplxconj", // RISCV_INS_CV_CPLXCONJ "cv_cplxmul_i", // RISCV_INS_CV_CPLXMUL_I "cv_cplxmul_i_div2", // RISCV_INS_CV_CPLXMUL_I_DIV2 "cv_cplxmul_i_div4", // RISCV_INS_CV_CPLXMUL_I_DIV4 "cv_cplxmul_i_div8", // RISCV_INS_CV_CPLXMUL_I_DIV8 "cv_cplxmul_r", // RISCV_INS_CV_CPLXMUL_R "cv_cplxmul_r_div2", // RISCV_INS_CV_CPLXMUL_R_DIV2 "cv_cplxmul_r_div4", // RISCV_INS_CV_CPLXMUL_R_DIV4 "cv_cplxmul_r_div8", // RISCV_INS_CV_CPLXMUL_R_DIV8 "cv_dotsp_b", // RISCV_INS_CV_DOTSP_B "cv_dotsp_h", // RISCV_INS_CV_DOTSP_H "cv_dotsp_sci_b", // RISCV_INS_CV_DOTSP_SCI_B "cv_dotsp_sci_h", // RISCV_INS_CV_DOTSP_SCI_H "cv_dotsp_sc_b", // RISCV_INS_CV_DOTSP_SC_B "cv_dotsp_sc_h", // RISCV_INS_CV_DOTSP_SC_H "cv_dotup_b", // RISCV_INS_CV_DOTUP_B "cv_dotup_h", // RISCV_INS_CV_DOTUP_H "cv_dotup_sci_b", // RISCV_INS_CV_DOTUP_SCI_B "cv_dotup_sci_h", // RISCV_INS_CV_DOTUP_SCI_H "cv_dotup_sc_b", // RISCV_INS_CV_DOTUP_SC_B "cv_dotup_sc_h", // RISCV_INS_CV_DOTUP_SC_H "cv_dotusp_b", // RISCV_INS_CV_DOTUSP_B "cv_dotusp_h", // RISCV_INS_CV_DOTUSP_H "cv_dotusp_sci_b", // RISCV_INS_CV_DOTUSP_SCI_B "cv_dotusp_sci_h", // RISCV_INS_CV_DOTUSP_SCI_H "cv_dotusp_sc_b", // RISCV_INS_CV_DOTUSP_SC_B "cv_dotusp_sc_h", // RISCV_INS_CV_DOTUSP_SC_H "cv_elw", // RISCV_INS_CV_ELW "cv_extbs", // RISCV_INS_CV_EXTBS "cv_extbz", // RISCV_INS_CV_EXTBZ "cv_exths", // RISCV_INS_CV_EXTHS "cv_exthz", // RISCV_INS_CV_EXTHZ "cv_extract", // RISCV_INS_CV_EXTRACT "cv_extractr", // RISCV_INS_CV_EXTRACTR "cv_extractu", // RISCV_INS_CV_EXTRACTU "cv_extractur", // RISCV_INS_CV_EXTRACTUR "cv_extractu_b", // RISCV_INS_CV_EXTRACTU_B "cv_extractu_h", // RISCV_INS_CV_EXTRACTU_H "cv_extract_b", // RISCV_INS_CV_EXTRACT_B "cv_extract_h", // RISCV_INS_CV_EXTRACT_H "cv_ff1", // RISCV_INS_CV_FF1 "cv_fl1", // RISCV_INS_CV_FL1 "cv_insert", // RISCV_INS_CV_INSERT "cv_insertr", // RISCV_INS_CV_INSERTR "cv_insert_b", // RISCV_INS_CV_INSERT_B "cv_insert_h", // RISCV_INS_CV_INSERT_H "cv_lbu", // RISCV_INS_CV_LBU "cv_lb", // RISCV_INS_CV_LB "cv_lhu", // RISCV_INS_CV_LHU "cv_lh", // RISCV_INS_CV_LH "cv_lw", // RISCV_INS_CV_LW "cv_mac", // RISCV_INS_CV_MAC "cv_machhsn", // RISCV_INS_CV_MACHHSN "cv_machhsrn", // RISCV_INS_CV_MACHHSRN "cv_machhun", // RISCV_INS_CV_MACHHUN "cv_machhurn", // RISCV_INS_CV_MACHHURN "cv_macsn", // RISCV_INS_CV_MACSN "cv_macsrn", // RISCV_INS_CV_MACSRN "cv_macun", // RISCV_INS_CV_MACUN "cv_macurn", // RISCV_INS_CV_MACURN "cv_max", // RISCV_INS_CV_MAX "cv_maxu", // RISCV_INS_CV_MAXU "cv_maxu_b", // RISCV_INS_CV_MAXU_B "cv_maxu_h", // RISCV_INS_CV_MAXU_H "cv_maxu_sci_b", // RISCV_INS_CV_MAXU_SCI_B "cv_maxu_sci_h", // RISCV_INS_CV_MAXU_SCI_H "cv_maxu_sc_b", // RISCV_INS_CV_MAXU_SC_B "cv_maxu_sc_h", // RISCV_INS_CV_MAXU_SC_H "cv_max_b", // RISCV_INS_CV_MAX_B "cv_max_h", // RISCV_INS_CV_MAX_H "cv_max_sci_b", // RISCV_INS_CV_MAX_SCI_B "cv_max_sci_h", // RISCV_INS_CV_MAX_SCI_H "cv_max_sc_b", // RISCV_INS_CV_MAX_SC_B "cv_max_sc_h", // RISCV_INS_CV_MAX_SC_H "cv_min", // RISCV_INS_CV_MIN "cv_minu", // RISCV_INS_CV_MINU "cv_minu_b", // RISCV_INS_CV_MINU_B "cv_minu_h", // RISCV_INS_CV_MINU_H "cv_minu_sci_b", // RISCV_INS_CV_MINU_SCI_B "cv_minu_sci_h", // RISCV_INS_CV_MINU_SCI_H "cv_minu_sc_b", // RISCV_INS_CV_MINU_SC_B "cv_minu_sc_h", // RISCV_INS_CV_MINU_SC_H "cv_min_b", // RISCV_INS_CV_MIN_B "cv_min_h", // RISCV_INS_CV_MIN_H "cv_min_sci_b", // RISCV_INS_CV_MIN_SCI_B "cv_min_sci_h", // RISCV_INS_CV_MIN_SCI_H "cv_min_sc_b", // RISCV_INS_CV_MIN_SC_B "cv_min_sc_h", // RISCV_INS_CV_MIN_SC_H "cv_msu", // RISCV_INS_CV_MSU "cv_mulhhsn", // RISCV_INS_CV_MULHHSN "cv_mulhhsrn", // RISCV_INS_CV_MULHHSRN "cv_mulhhun", // RISCV_INS_CV_MULHHUN "cv_mulhhurn", // RISCV_INS_CV_MULHHURN "cv_mulsn", // RISCV_INS_CV_MULSN "cv_mulsrn", // RISCV_INS_CV_MULSRN "cv_mulun", // RISCV_INS_CV_MULUN "cv_mulurn", // RISCV_INS_CV_MULURN "cv_or_b", // RISCV_INS_CV_OR_B "cv_or_h", // RISCV_INS_CV_OR_H "cv_or_sci_b", // RISCV_INS_CV_OR_SCI_B "cv_or_sci_h", // RISCV_INS_CV_OR_SCI_H "cv_or_sc_b", // RISCV_INS_CV_OR_SC_B "cv_or_sc_h", // RISCV_INS_CV_OR_SC_H "cv_pack", // RISCV_INS_CV_PACK "cv_packhi_b", // RISCV_INS_CV_PACKHI_B "cv_packlo_b", // RISCV_INS_CV_PACKLO_B "cv_pack_h", // RISCV_INS_CV_PACK_H "cv_ror", // RISCV_INS_CV_ROR "cv_sb", // RISCV_INS_CV_SB "cv_sdotsp_b", // RISCV_INS_CV_SDOTSP_B "cv_sdotsp_h", // RISCV_INS_CV_SDOTSP_H "cv_sdotsp_sci_b", // RISCV_INS_CV_SDOTSP_SCI_B "cv_sdotsp_sci_h", // RISCV_INS_CV_SDOTSP_SCI_H "cv_sdotsp_sc_b", // RISCV_INS_CV_SDOTSP_SC_B "cv_sdotsp_sc_h", // RISCV_INS_CV_SDOTSP_SC_H "cv_sdotup_b", // RISCV_INS_CV_SDOTUP_B "cv_sdotup_h", // RISCV_INS_CV_SDOTUP_H "cv_sdotup_sci_b", // RISCV_INS_CV_SDOTUP_SCI_B "cv_sdotup_sci_h", // RISCV_INS_CV_SDOTUP_SCI_H "cv_sdotup_sc_b", // RISCV_INS_CV_SDOTUP_SC_B "cv_sdotup_sc_h", // RISCV_INS_CV_SDOTUP_SC_H "cv_sdotusp_b", // RISCV_INS_CV_SDOTUSP_B "cv_sdotusp_h", // RISCV_INS_CV_SDOTUSP_H "cv_sdotusp_sci_b", // RISCV_INS_CV_SDOTUSP_SCI_B "cv_sdotusp_sci_h", // RISCV_INS_CV_SDOTUSP_SCI_H "cv_sdotusp_sc_b", // RISCV_INS_CV_SDOTUSP_SC_B "cv_sdotusp_sc_h", // RISCV_INS_CV_SDOTUSP_SC_H "cv_shuffle2_b", // RISCV_INS_CV_SHUFFLE2_B "cv_shuffle2_h", // RISCV_INS_CV_SHUFFLE2_H "cv_shufflei0_sci_b", // RISCV_INS_CV_SHUFFLEI0_SCI_B "cv_shufflei1_sci_b", // RISCV_INS_CV_SHUFFLEI1_SCI_B "cv_shufflei2_sci_b", // RISCV_INS_CV_SHUFFLEI2_SCI_B "cv_shufflei3_sci_b", // RISCV_INS_CV_SHUFFLEI3_SCI_B "cv_shuffle_b", // RISCV_INS_CV_SHUFFLE_B "cv_shuffle_h", // RISCV_INS_CV_SHUFFLE_H "cv_shuffle_sci_h", // RISCV_INS_CV_SHUFFLE_SCI_H "cv_sh", // RISCV_INS_CV_SH "cv_slet", // RISCV_INS_CV_SLET "cv_sletu", // RISCV_INS_CV_SLETU "cv_sll_b", // RISCV_INS_CV_SLL_B "cv_sll_h", // RISCV_INS_CV_SLL_H "cv_sll_sci_b", // RISCV_INS_CV_SLL_SCI_B "cv_sll_sci_h", // RISCV_INS_CV_SLL_SCI_H "cv_sll_sc_b", // RISCV_INS_CV_SLL_SC_B "cv_sll_sc_h", // RISCV_INS_CV_SLL_SC_H "cv_sra_b", // RISCV_INS_CV_SRA_B "cv_sra_h", // RISCV_INS_CV_SRA_H "cv_sra_sci_b", // RISCV_INS_CV_SRA_SCI_B "cv_sra_sci_h", // RISCV_INS_CV_SRA_SCI_H "cv_sra_sc_b", // RISCV_INS_CV_SRA_SC_B "cv_sra_sc_h", // RISCV_INS_CV_SRA_SC_H "cv_srl_b", // RISCV_INS_CV_SRL_B "cv_srl_h", // RISCV_INS_CV_SRL_H "cv_srl_sci_b", // RISCV_INS_CV_SRL_SCI_B "cv_srl_sci_h", // RISCV_INS_CV_SRL_SCI_H "cv_srl_sc_b", // RISCV_INS_CV_SRL_SC_B "cv_srl_sc_h", // RISCV_INS_CV_SRL_SC_H "cv_subn", // RISCV_INS_CV_SUBN "cv_subnr", // RISCV_INS_CV_SUBNR "cv_subrn", // RISCV_INS_CV_SUBRN "cv_subrnr", // RISCV_INS_CV_SUBRNR "cv_subrotmj", // RISCV_INS_CV_SUBROTMJ "cv_subrotmj_div2", // RISCV_INS_CV_SUBROTMJ_DIV2 "cv_subrotmj_div4", // RISCV_INS_CV_SUBROTMJ_DIV4 "cv_subrotmj_div8", // RISCV_INS_CV_SUBROTMJ_DIV8 "cv_subun", // RISCV_INS_CV_SUBUN "cv_subunr", // RISCV_INS_CV_SUBUNR "cv_suburn", // RISCV_INS_CV_SUBURN "cv_suburnr", // RISCV_INS_CV_SUBURNR "cv_sub_b", // RISCV_INS_CV_SUB_B "cv_sub_div2", // RISCV_INS_CV_SUB_DIV2 "cv_sub_div4", // RISCV_INS_CV_SUB_DIV4 "cv_sub_div8", // RISCV_INS_CV_SUB_DIV8 "cv_sub_h", // RISCV_INS_CV_SUB_H "cv_sub_sci_b", // RISCV_INS_CV_SUB_SCI_B "cv_sub_sci_h", // RISCV_INS_CV_SUB_SCI_H "cv_sub_sc_b", // RISCV_INS_CV_SUB_SC_B "cv_sub_sc_h", // RISCV_INS_CV_SUB_SC_H "cv_sw", // RISCV_INS_CV_SW "cv_xor_b", // RISCV_INS_CV_XOR_B "cv_xor_h", // RISCV_INS_CV_XOR_H "cv_xor_sci_b", // RISCV_INS_CV_XOR_SCI_B "cv_xor_sci_h", // RISCV_INS_CV_XOR_SCI_H "cv_xor_sc_b", // RISCV_INS_CV_XOR_SC_B "cv_xor_sc_h", // RISCV_INS_CV_XOR_SC_H "czero_eqz", // RISCV_INS_CZERO_EQZ "czero_nez", // RISCV_INS_CZERO_NEZ "c_add", // RISCV_INS_C_ADD "c_addi", // RISCV_INS_C_ADDI "c_addi16sp", // RISCV_INS_C_ADDI16SP "c_addi4spn", // RISCV_INS_C_ADDI4SPN "c_addiw", // RISCV_INS_C_ADDIW "c_addw", // RISCV_INS_C_ADDW "c_and", // RISCV_INS_C_AND "c_andi", // RISCV_INS_C_ANDI "c_beqz", // RISCV_INS_C_BEQZ "c_bnez", // RISCV_INS_C_BNEZ "c_ebreak", // RISCV_INS_C_EBREAK "c_fld", // RISCV_INS_C_FLD "c_fldsp", // RISCV_INS_C_FLDSP "c_flw", // RISCV_INS_C_FLW "c_flwsp", // RISCV_INS_C_FLWSP "c_fsd", // RISCV_INS_C_FSD "c_fsdsp", // RISCV_INS_C_FSDSP "c_fsw", // RISCV_INS_C_FSW "c_fswsp", // RISCV_INS_C_FSWSP "c_j", // RISCV_INS_C_J "c_jal", // RISCV_INS_C_JAL "c_jalr", // RISCV_INS_C_JALR "c_jr", // RISCV_INS_C_JR "c_lbu", // RISCV_INS_C_LBU "c_ld", // RISCV_INS_C_LD "c_ldsp", // RISCV_INS_C_LDSP "c_lh", // RISCV_INS_C_LH "c_lhu", // RISCV_INS_C_LHU "c_li", // RISCV_INS_C_LI "c_lui", // RISCV_INS_C_LUI "c_lw", // RISCV_INS_C_LW "c_lwsp", // RISCV_INS_C_LWSP "c_mul", // RISCV_INS_C_MUL "c_mv", // RISCV_INS_C_MV "c_nop", // RISCV_INS_C_NOP "c_not", // RISCV_INS_C_NOT "c_or", // RISCV_INS_C_OR "c_sb", // RISCV_INS_C_SB "c_sd", // RISCV_INS_C_SD "c_sdsp", // RISCV_INS_C_SDSP "c_sext_b", // RISCV_INS_C_SEXT_B "c_sext_h", // RISCV_INS_C_SEXT_H "c_sh", // RISCV_INS_C_SH "c_slli", // RISCV_INS_C_SLLI "c_slli64", // RISCV_INS_C_SLLI64 "c_srai", // RISCV_INS_C_SRAI "c_srai64", // RISCV_INS_C_SRAI64 "c_srli", // RISCV_INS_C_SRLI "c_srli64", // RISCV_INS_C_SRLI64 "c_sspopchk", // RISCV_INS_C_SSPOPCHK "c_sspush", // RISCV_INS_C_SSPUSH "c_sub", // RISCV_INS_C_SUB "c_subw", // RISCV_INS_C_SUBW "c_sw", // RISCV_INS_C_SW "c_swsp", // RISCV_INS_C_SWSP "c_unimp", // RISCV_INS_C_UNIMP "c_xor", // RISCV_INS_C_XOR "c_zext_b", // RISCV_INS_C_ZEXT_B "c_zext_h", // RISCV_INS_C_ZEXT_H "c_zext_w", // RISCV_INS_C_ZEXT_W "div", // RISCV_INS_DIV "divu", // RISCV_INS_DIVU "divuw", // RISCV_INS_DIVUW "divw", // RISCV_INS_DIVW "dret", // RISCV_INS_DRET "ebreak", // RISCV_INS_EBREAK "ecall", // RISCV_INS_ECALL "fadd_d", // RISCV_INS_FADD_D "fadd_h", // RISCV_INS_FADD_H "fadd_s", // RISCV_INS_FADD_S "fclass_d", // RISCV_INS_FCLASS_D "fclass_h", // RISCV_INS_FCLASS_H "fclass_s", // RISCV_INS_FCLASS_S "fcvtmod_w_d", // RISCV_INS_FCVTMOD_W_D "fcvt_bf16_s", // RISCV_INS_FCVT_BF16_S "fcvt_d_h", // RISCV_INS_FCVT_D_H "fcvt_d_l", // RISCV_INS_FCVT_D_L "fcvt_d_lu", // RISCV_INS_FCVT_D_LU "fcvt_d_s", // RISCV_INS_FCVT_D_S "fcvt_d_w", // RISCV_INS_FCVT_D_W "fcvt_d_wu", // RISCV_INS_FCVT_D_WU "fcvt_h_d", // RISCV_INS_FCVT_H_D "fcvt_h_l", // RISCV_INS_FCVT_H_L "fcvt_h_lu", // RISCV_INS_FCVT_H_LU "fcvt_h_s", // RISCV_INS_FCVT_H_S "fcvt_h_w", // RISCV_INS_FCVT_H_W "fcvt_h_wu", // RISCV_INS_FCVT_H_WU "fcvt_lu_d", // RISCV_INS_FCVT_LU_D "fcvt_lu_h", // RISCV_INS_FCVT_LU_H "fcvt_lu_s", // RISCV_INS_FCVT_LU_S "fcvt_l_d", // RISCV_INS_FCVT_L_D "fcvt_l_h", // RISCV_INS_FCVT_L_H "fcvt_l_s", // RISCV_INS_FCVT_L_S "fcvt_s_bf16", // RISCV_INS_FCVT_S_BF16 "fcvt_s_d", // RISCV_INS_FCVT_S_D "fcvt_s_h", // RISCV_INS_FCVT_S_H "fcvt_s_l", // RISCV_INS_FCVT_S_L "fcvt_s_lu", // RISCV_INS_FCVT_S_LU "fcvt_s_w", // RISCV_INS_FCVT_S_W "fcvt_s_wu", // RISCV_INS_FCVT_S_WU "fcvt_wu_d", // RISCV_INS_FCVT_WU_D "fcvt_wu_h", // RISCV_INS_FCVT_WU_H "fcvt_wu_s", // RISCV_INS_FCVT_WU_S "fcvt_w_d", // RISCV_INS_FCVT_W_D "fcvt_w_h", // RISCV_INS_FCVT_W_H "fcvt_w_s", // RISCV_INS_FCVT_W_S "fdiv_d", // RISCV_INS_FDIV_D "fdiv_h", // RISCV_INS_FDIV_H "fdiv_s", // RISCV_INS_FDIV_S "fence", // RISCV_INS_FENCE "fence_i", // RISCV_INS_FENCE_I "fence_tso", // RISCV_INS_FENCE_TSO "feq_d", // RISCV_INS_FEQ_D "feq_h", // RISCV_INS_FEQ_H "feq_s", // RISCV_INS_FEQ_S "fleq_d", // RISCV_INS_FLEQ_D "fleq_h", // RISCV_INS_FLEQ_H "fleq_s", // RISCV_INS_FLEQ_S "fle_d", // RISCV_INS_FLE_D "fle_h", // RISCV_INS_FLE_H "fle_s", // RISCV_INS_FLE_S "fli_d", // RISCV_INS_FLI_D "fli_h", // RISCV_INS_FLI_H "fli_s", // RISCV_INS_FLI_S "fltq_d", // RISCV_INS_FLTQ_D "fltq_h", // RISCV_INS_FLTQ_H "fltq_s", // RISCV_INS_FLTQ_S "flt_d", // RISCV_INS_FLT_D "flt_h", // RISCV_INS_FLT_H "flt_s", // RISCV_INS_FLT_S "fmadd_d", // RISCV_INS_FMADD_D "fmadd_h", // RISCV_INS_FMADD_H "fmadd_s", // RISCV_INS_FMADD_S "fmaxm_d", // RISCV_INS_FMAXM_D "fmaxm_h", // RISCV_INS_FMAXM_H "fmaxm_s", // RISCV_INS_FMAXM_S "fmax_d", // RISCV_INS_FMAX_D "fmax_h", // RISCV_INS_FMAX_H "fmax_s", // RISCV_INS_FMAX_S "fminm_d", // RISCV_INS_FMINM_D "fminm_h", // RISCV_INS_FMINM_H "fminm_s", // RISCV_INS_FMINM_S "fmin_d", // RISCV_INS_FMIN_D "fmin_h", // RISCV_INS_FMIN_H "fmin_s", // RISCV_INS_FMIN_S "fmsub_d", // RISCV_INS_FMSUB_D "fmsub_h", // RISCV_INS_FMSUB_H "fmsub_s", // RISCV_INS_FMSUB_S "fmul_d", // RISCV_INS_FMUL_D "fmul_h", // RISCV_INS_FMUL_H "fmul_s", // RISCV_INS_FMUL_S "fmvh_x_d", // RISCV_INS_FMVH_X_D "fmvp_d_x", // RISCV_INS_FMVP_D_X "fmv_d_x", // RISCV_INS_FMV_D_X "fmv_h_x", // RISCV_INS_FMV_H_X "fmv_w_x", // RISCV_INS_FMV_W_X "fmv_x_d", // RISCV_INS_FMV_X_D "fmv_x_h", // RISCV_INS_FMV_X_H "fmv_x_w", // RISCV_INS_FMV_X_W "fnmadd_d", // RISCV_INS_FNMADD_D "fnmadd_h", // RISCV_INS_FNMADD_H "fnmadd_s", // RISCV_INS_FNMADD_S "fnmsub_d", // RISCV_INS_FNMSUB_D "fnmsub_h", // RISCV_INS_FNMSUB_H "fnmsub_s", // RISCV_INS_FNMSUB_S "froundnx_d", // RISCV_INS_FROUNDNX_D "froundnx_h", // RISCV_INS_FROUNDNX_H "froundnx_s", // RISCV_INS_FROUNDNX_S "fround_d", // RISCV_INS_FROUND_D "fround_h", // RISCV_INS_FROUND_H "fround_s", // RISCV_INS_FROUND_S "fsgnjn_d", // RISCV_INS_FSGNJN_D "fsgnjn_h", // RISCV_INS_FSGNJN_H "fsgnjn_s", // RISCV_INS_FSGNJN_S "fsgnjx_d", // RISCV_INS_FSGNJX_D "fsgnjx_h", // RISCV_INS_FSGNJX_H "fsgnjx_s", // RISCV_INS_FSGNJX_S "fsgnj_d", // RISCV_INS_FSGNJ_D "fsgnj_h", // RISCV_INS_FSGNJ_H "fsgnj_s", // RISCV_INS_FSGNJ_S "fsqrt_d", // RISCV_INS_FSQRT_D "fsqrt_h", // RISCV_INS_FSQRT_H "fsqrt_s", // RISCV_INS_FSQRT_S "fsub_d", // RISCV_INS_FSUB_D "fsub_h", // RISCV_INS_FSUB_H "fsub_s", // RISCV_INS_FSUB_S "hfence_gvma", // RISCV_INS_HFENCE_GVMA "hfence_vvma", // RISCV_INS_HFENCE_VVMA "hinval_gvma", // RISCV_INS_HINVAL_GVMA "hinval_vvma", // RISCV_INS_HINVAL_VVMA "hlvx_hu", // RISCV_INS_HLVX_HU "hlvx_wu", // RISCV_INS_HLVX_WU "hlv_b", // RISCV_INS_HLV_B "hlv_bu", // RISCV_INS_HLV_BU "hlv_d", // RISCV_INS_HLV_D "hlv_h", // RISCV_INS_HLV_H "hlv_hu", // RISCV_INS_HLV_HU "hlv_w", // RISCV_INS_HLV_W "hlv_wu", // RISCV_INS_HLV_WU "hsv_b", // RISCV_INS_HSV_B "hsv_d", // RISCV_INS_HSV_D "hsv_h", // RISCV_INS_HSV_H "hsv_w", // RISCV_INS_HSV_W "jal", // RISCV_INS_JAL "lr_d", // RISCV_INS_LR_D "lr_d_aq", // RISCV_INS_LR_D_AQ "lr_d_aqrl", // RISCV_INS_LR_D_AQRL "lr_d_rl", // RISCV_INS_LR_D_RL "lr_w", // RISCV_INS_LR_W "lr_w_aq", // RISCV_INS_LR_W_AQ "lr_w_aqrl", // RISCV_INS_LR_W_AQRL "lr_w_rl", // RISCV_INS_LR_W_RL "lui", // RISCV_INS_LUI "max", // RISCV_INS_MAX "maxu", // RISCV_INS_MAXU "min", // RISCV_INS_MIN "minu", // RISCV_INS_MINU "mop_r_0", // RISCV_INS_MOP_R_0 "mop_r_1", // RISCV_INS_MOP_R_1 "mop_r_10", // RISCV_INS_MOP_R_10 "mop_r_11", // RISCV_INS_MOP_R_11 "mop_r_12", // RISCV_INS_MOP_R_12 "mop_r_13", // RISCV_INS_MOP_R_13 "mop_r_14", // RISCV_INS_MOP_R_14 "mop_r_15", // RISCV_INS_MOP_R_15 "mop_r_16", // RISCV_INS_MOP_R_16 "mop_r_17", // RISCV_INS_MOP_R_17 "mop_r_18", // RISCV_INS_MOP_R_18 "mop_r_19", // RISCV_INS_MOP_R_19 "mop_r_2", // RISCV_INS_MOP_R_2 "mop_r_20", // RISCV_INS_MOP_R_20 "mop_r_21", // RISCV_INS_MOP_R_21 "mop_r_22", // RISCV_INS_MOP_R_22 "mop_r_23", // RISCV_INS_MOP_R_23 "mop_r_24", // RISCV_INS_MOP_R_24 "mop_r_25", // RISCV_INS_MOP_R_25 "mop_r_26", // RISCV_INS_MOP_R_26 "mop_r_27", // RISCV_INS_MOP_R_27 "mop_r_28", // RISCV_INS_MOP_R_28 "mop_r_29", // RISCV_INS_MOP_R_29 "mop_r_3", // RISCV_INS_MOP_R_3 "mop_r_30", // RISCV_INS_MOP_R_30 "mop_r_31", // RISCV_INS_MOP_R_31 "mop_r_4", // RISCV_INS_MOP_R_4 "mop_r_5", // RISCV_INS_MOP_R_5 "mop_r_6", // RISCV_INS_MOP_R_6 "mop_r_7", // RISCV_INS_MOP_R_7 "mop_r_8", // RISCV_INS_MOP_R_8 "mop_r_9", // RISCV_INS_MOP_R_9 "mop_rr_0", // RISCV_INS_MOP_RR_0 "mop_rr_1", // RISCV_INS_MOP_RR_1 "mop_rr_2", // RISCV_INS_MOP_RR_2 "mop_rr_3", // RISCV_INS_MOP_RR_3 "mop_rr_4", // RISCV_INS_MOP_RR_4 "mop_rr_5", // RISCV_INS_MOP_RR_5 "mop_rr_6", // RISCV_INS_MOP_RR_6 "mop_rr_7", // RISCV_INS_MOP_RR_7 "mret", // RISCV_INS_MRET "mul", // RISCV_INS_MUL "mulh", // RISCV_INS_MULH "mulhsu", // RISCV_INS_MULHSU "mulhu", // RISCV_INS_MULHU "mulw", // RISCV_INS_MULW "or", // RISCV_INS_OR "orc_b", // RISCV_INS_ORC_B "ori", // RISCV_INS_ORI "orn", // RISCV_INS_ORN "pack", // RISCV_INS_PACK "packh", // RISCV_INS_PACKH "packw", // RISCV_INS_PACKW "prefetch_i", // RISCV_INS_PREFETCH_I "prefetch_r", // RISCV_INS_PREFETCH_R "prefetch_w", // RISCV_INS_PREFETCH_W "rem", // RISCV_INS_REM "remu", // RISCV_INS_REMU "remuw", // RISCV_INS_REMUW "remw", // RISCV_INS_REMW "rev8", // RISCV_INS_REV8 "rol", // RISCV_INS_ROL "rolw", // RISCV_INS_ROLW "ror", // RISCV_INS_ROR "rori", // RISCV_INS_RORI "roriw", // RISCV_INS_RORIW "rorw", // RISCV_INS_RORW "sc_d", // RISCV_INS_SC_D "sc_d_aq", // RISCV_INS_SC_D_AQ "sc_d_aqrl", // RISCV_INS_SC_D_AQRL "sc_d_rl", // RISCV_INS_SC_D_RL "sc_w", // RISCV_INS_SC_W "sc_w_aq", // RISCV_INS_SC_W_AQ "sc_w_aqrl", // RISCV_INS_SC_W_AQRL "sc_w_rl", // RISCV_INS_SC_W_RL "sfence_inval_ir", // RISCV_INS_SFENCE_INVAL_IR "sfence_vma", // RISCV_INS_SFENCE_VMA "sfence_w_inval", // RISCV_INS_SFENCE_W_INVAL "sh1add", // RISCV_INS_SH1ADD "sh1add_uw", // RISCV_INS_SH1ADD_UW "sh2add", // RISCV_INS_SH2ADD "sh2add_uw", // RISCV_INS_SH2ADD_UW "sh3add", // RISCV_INS_SH3ADD "sh3add_uw", // RISCV_INS_SH3ADD_UW "sha256sig0", // RISCV_INS_SHA256SIG0 "sha256sig1", // RISCV_INS_SHA256SIG1 "sha256sum0", // RISCV_INS_SHA256SUM0 "sha256sum1", // RISCV_INS_SHA256SUM1 "sha512sig0", // RISCV_INS_SHA512SIG0 "sha512sig0h", // RISCV_INS_SHA512SIG0H "sha512sig0l", // RISCV_INS_SHA512SIG0L "sha512sig1", // RISCV_INS_SHA512SIG1 "sha512sig1h", // RISCV_INS_SHA512SIG1H "sha512sig1l", // RISCV_INS_SHA512SIG1L "sha512sum0", // RISCV_INS_SHA512SUM0 "sha512sum0r", // RISCV_INS_SHA512SUM0R "sha512sum1", // RISCV_INS_SHA512SUM1 "sha512sum1r", // RISCV_INS_SHA512SUM1R "sinval_vma", // RISCV_INS_SINVAL_VMA "sll", // RISCV_INS_SLL "slli", // RISCV_INS_SLLI "slliw", // RISCV_INS_SLLIW "slli_uw", // RISCV_INS_SLLI_UW "sllw", // RISCV_INS_SLLW "slt", // RISCV_INS_SLT "slti", // RISCV_INS_SLTI "sltiu", // RISCV_INS_SLTIU "sltu", // RISCV_INS_SLTU "sm3p0", // RISCV_INS_SM3P0 "sm3p1", // RISCV_INS_SM3P1 "sm4ed", // RISCV_INS_SM4ED "sm4ks", // RISCV_INS_SM4KS "sra", // RISCV_INS_SRA "srai", // RISCV_INS_SRAI "sraiw", // RISCV_INS_SRAIW "sraw", // RISCV_INS_SRAW "sret", // RISCV_INS_SRET "srl", // RISCV_INS_SRL "srli", // RISCV_INS_SRLI "srliw", // RISCV_INS_SRLIW "srlw", // RISCV_INS_SRLW "ssamoswap_d", // RISCV_INS_SSAMOSWAP_D "ssamoswap_d_aq", // RISCV_INS_SSAMOSWAP_D_AQ "ssamoswap_d_aqrl", // RISCV_INS_SSAMOSWAP_D_AQRL "ssamoswap_d_rl", // RISCV_INS_SSAMOSWAP_D_RL "ssamoswap_w", // RISCV_INS_SSAMOSWAP_W "ssamoswap_w_aq", // RISCV_INS_SSAMOSWAP_W_AQ "ssamoswap_w_aqrl", // RISCV_INS_SSAMOSWAP_W_AQRL "ssamoswap_w_rl", // RISCV_INS_SSAMOSWAP_W_RL "sspopchk", // RISCV_INS_SSPOPCHK "sspush", // RISCV_INS_SSPUSH "ssrdp", // RISCV_INS_SSRDP "sub", // RISCV_INS_SUB "subw", // RISCV_INS_SUBW "th_vmaqasu_vv", // RISCV_INS_TH_VMAQASU_VV "th_vmaqasu_vx", // RISCV_INS_TH_VMAQASU_VX "th_vmaqaus_vx", // RISCV_INS_TH_VMAQAUS_VX "th_vmaqau_vv", // RISCV_INS_TH_VMAQAU_VV "th_vmaqau_vx", // RISCV_INS_TH_VMAQAU_VX "th_vmaqa_vv", // RISCV_INS_TH_VMAQA_VV "th_vmaqa_vx", // RISCV_INS_TH_VMAQA_VX "th_addsl", // RISCV_INS_TH_ADDSL "th_dcache_call", // RISCV_INS_TH_DCACHE_CALL "th_dcache_ciall", // RISCV_INS_TH_DCACHE_CIALL "th_dcache_cipa", // RISCV_INS_TH_DCACHE_CIPA "th_dcache_cisw", // RISCV_INS_TH_DCACHE_CISW "th_dcache_civa", // RISCV_INS_TH_DCACHE_CIVA "th_dcache_cpa", // RISCV_INS_TH_DCACHE_CPA "th_dcache_cpal1", // RISCV_INS_TH_DCACHE_CPAL1 "th_dcache_csw", // RISCV_INS_TH_DCACHE_CSW "th_dcache_cva", // RISCV_INS_TH_DCACHE_CVA "th_dcache_cval1", // RISCV_INS_TH_DCACHE_CVAL1 "th_dcache_iall", // RISCV_INS_TH_DCACHE_IALL "th_dcache_ipa", // RISCV_INS_TH_DCACHE_IPA "th_dcache_isw", // RISCV_INS_TH_DCACHE_ISW "th_dcache_iva", // RISCV_INS_TH_DCACHE_IVA "th_ext", // RISCV_INS_TH_EXT "th_extu", // RISCV_INS_TH_EXTU "th_ff0", // RISCV_INS_TH_FF0 "th_ff1", // RISCV_INS_TH_FF1 "th_flrd", // RISCV_INS_TH_FLRD "th_flrw", // RISCV_INS_TH_FLRW "th_flurd", // RISCV_INS_TH_FLURD "th_flurw", // RISCV_INS_TH_FLURW "th_fsrd", // RISCV_INS_TH_FSRD "th_fsrw", // RISCV_INS_TH_FSRW "th_fsurd", // RISCV_INS_TH_FSURD "th_fsurw", // RISCV_INS_TH_FSURW "th_icache_iall", // RISCV_INS_TH_ICACHE_IALL "th_icache_ialls", // RISCV_INS_TH_ICACHE_IALLS "th_icache_ipa", // RISCV_INS_TH_ICACHE_IPA "th_icache_iva", // RISCV_INS_TH_ICACHE_IVA "th_l2cache_call", // RISCV_INS_TH_L2CACHE_CALL "th_l2cache_ciall", // RISCV_INS_TH_L2CACHE_CIALL "th_l2cache_iall", // RISCV_INS_TH_L2CACHE_IALL "th_lbia", // RISCV_INS_TH_LBIA "th_lbib", // RISCV_INS_TH_LBIB "th_lbuia", // RISCV_INS_TH_LBUIA "th_lbuib", // RISCV_INS_TH_LBUIB "th_ldd", // RISCV_INS_TH_LDD "th_ldia", // RISCV_INS_TH_LDIA "th_ldib", // RISCV_INS_TH_LDIB "th_lhia", // RISCV_INS_TH_LHIA "th_lhib", // RISCV_INS_TH_LHIB "th_lhuia", // RISCV_INS_TH_LHUIA "th_lhuib", // RISCV_INS_TH_LHUIB "th_lrb", // RISCV_INS_TH_LRB "th_lrbu", // RISCV_INS_TH_LRBU "th_lrd", // RISCV_INS_TH_LRD "th_lrh", // RISCV_INS_TH_LRH "th_lrhu", // RISCV_INS_TH_LRHU "th_lrw", // RISCV_INS_TH_LRW "th_lrwu", // RISCV_INS_TH_LRWU "th_lurb", // RISCV_INS_TH_LURB "th_lurbu", // RISCV_INS_TH_LURBU "th_lurd", // RISCV_INS_TH_LURD "th_lurh", // RISCV_INS_TH_LURH "th_lurhu", // RISCV_INS_TH_LURHU "th_lurw", // RISCV_INS_TH_LURW "th_lurwu", // RISCV_INS_TH_LURWU "th_lwd", // RISCV_INS_TH_LWD "th_lwia", // RISCV_INS_TH_LWIA "th_lwib", // RISCV_INS_TH_LWIB "th_lwud", // RISCV_INS_TH_LWUD "th_lwuia", // RISCV_INS_TH_LWUIA "th_lwuib", // RISCV_INS_TH_LWUIB "th_mula", // RISCV_INS_TH_MULA "th_mulah", // RISCV_INS_TH_MULAH "th_mulaw", // RISCV_INS_TH_MULAW "th_muls", // RISCV_INS_TH_MULS "th_mulsh", // RISCV_INS_TH_MULSH "th_mulsw", // RISCV_INS_TH_MULSW "th_mveqz", // RISCV_INS_TH_MVEQZ "th_mvnez", // RISCV_INS_TH_MVNEZ "th_rev", // RISCV_INS_TH_REV "th_revw", // RISCV_INS_TH_REVW "th_sbia", // RISCV_INS_TH_SBIA "th_sbib", // RISCV_INS_TH_SBIB "th_sdd", // RISCV_INS_TH_SDD "th_sdia", // RISCV_INS_TH_SDIA "th_sdib", // RISCV_INS_TH_SDIB "th_sfence_vmas", // RISCV_INS_TH_SFENCE_VMAS "th_shia", // RISCV_INS_TH_SHIA "th_shib", // RISCV_INS_TH_SHIB "th_srb", // RISCV_INS_TH_SRB "th_srd", // RISCV_INS_TH_SRD "th_srh", // RISCV_INS_TH_SRH "th_srri", // RISCV_INS_TH_SRRI "th_srriw", // RISCV_INS_TH_SRRIW "th_srw", // RISCV_INS_TH_SRW "th_surb", // RISCV_INS_TH_SURB "th_surd", // RISCV_INS_TH_SURD "th_surh", // RISCV_INS_TH_SURH "th_surw", // RISCV_INS_TH_SURW "th_swd", // RISCV_INS_TH_SWD "th_swia", // RISCV_INS_TH_SWIA "th_swib", // RISCV_INS_TH_SWIB "th_sync", // RISCV_INS_TH_SYNC "th_sync_i", // RISCV_INS_TH_SYNC_I "th_sync_is", // RISCV_INS_TH_SYNC_IS "th_sync_s", // RISCV_INS_TH_SYNC_S "th_tst", // RISCV_INS_TH_TST "th_tstnbz", // RISCV_INS_TH_TSTNBZ "unimp", // RISCV_INS_UNIMP "unzip", // RISCV_INS_UNZIP "vaaddu_vv", // RISCV_INS_VAADDU_VV "vaaddu_vx", // RISCV_INS_VAADDU_VX "vaadd_vv", // RISCV_INS_VAADD_VV "vaadd_vx", // RISCV_INS_VAADD_VX "vadc_vim", // RISCV_INS_VADC_VIM "vadc_vvm", // RISCV_INS_VADC_VVM "vadc_vxm", // RISCV_INS_VADC_VXM "vadd_vi", // RISCV_INS_VADD_VI "vadd_vv", // RISCV_INS_VADD_VV "vadd_vx", // RISCV_INS_VADD_VX "vaesdf_vs", // RISCV_INS_VAESDF_VS "vaesdf_vv", // RISCV_INS_VAESDF_VV "vaesdm_vs", // RISCV_INS_VAESDM_VS "vaesdm_vv", // RISCV_INS_VAESDM_VV "vaesef_vs", // RISCV_INS_VAESEF_VS "vaesef_vv", // RISCV_INS_VAESEF_VV "vaesem_vs", // RISCV_INS_VAESEM_VS "vaesem_vv", // RISCV_INS_VAESEM_VV "vaeskf1_vi", // RISCV_INS_VAESKF1_VI "vaeskf2_vi", // RISCV_INS_VAESKF2_VI "vaesz_vs", // RISCV_INS_VAESZ_VS "vandn_vv", // RISCV_INS_VANDN_VV "vandn_vx", // RISCV_INS_VANDN_VX "vand_vi", // RISCV_INS_VAND_VI "vand_vv", // RISCV_INS_VAND_VV "vand_vx", // RISCV_INS_VAND_VX "vasubu_vv", // RISCV_INS_VASUBU_VV "vasubu_vx", // RISCV_INS_VASUBU_VX "vasub_vv", // RISCV_INS_VASUB_VV "vasub_vx", // RISCV_INS_VASUB_VX "vbrev8_v", // RISCV_INS_VBREV8_V "vbrev_v", // RISCV_INS_VBREV_V "vclmulh_vv", // RISCV_INS_VCLMULH_VV "vclmulh_vx", // RISCV_INS_VCLMULH_VX "vclmul_vv", // RISCV_INS_VCLMUL_VV "vclmul_vx", // RISCV_INS_VCLMUL_VX "vclz_v", // RISCV_INS_VCLZ_V "vcompress_vm", // RISCV_INS_VCOMPRESS_VM "vcpop_m", // RISCV_INS_VCPOP_M "vcpop_v", // RISCV_INS_VCPOP_V "vctz_v", // RISCV_INS_VCTZ_V "sf_vc_fv", // RISCV_INS_SF_VC_FV "sf_vc_fvv", // RISCV_INS_SF_VC_FVV "sf_vc_fvw", // RISCV_INS_SF_VC_FVW "sf_vc_i", // RISCV_INS_SF_VC_I "sf_vc_iv", // RISCV_INS_SF_VC_IV "sf_vc_ivv", // RISCV_INS_SF_VC_IVV "sf_vc_ivw", // RISCV_INS_SF_VC_IVW "sf_vc_vv", // RISCV_INS_SF_VC_VV "sf_vc_vvv", // RISCV_INS_SF_VC_VVV "sf_vc_vvw", // RISCV_INS_SF_VC_VVW "sf_vc_v_fv", // RISCV_INS_SF_VC_V_FV "sf_vc_v_fvv", // RISCV_INS_SF_VC_V_FVV "sf_vc_v_fvw", // RISCV_INS_SF_VC_V_FVW "sf_vc_v_i", // RISCV_INS_SF_VC_V_I "sf_vc_v_iv", // RISCV_INS_SF_VC_V_IV "sf_vc_v_ivv", // RISCV_INS_SF_VC_V_IVV "sf_vc_v_ivw", // RISCV_INS_SF_VC_V_IVW "sf_vc_v_vv", // RISCV_INS_SF_VC_V_VV "sf_vc_v_vvv", // RISCV_INS_SF_VC_V_VVV "sf_vc_v_vvw", // RISCV_INS_SF_VC_V_VVW "sf_vc_v_x", // RISCV_INS_SF_VC_V_X "sf_vc_v_xv", // RISCV_INS_SF_VC_V_XV "sf_vc_v_xvv", // RISCV_INS_SF_VC_V_XVV "sf_vc_v_xvw", // RISCV_INS_SF_VC_V_XVW "sf_vc_x", // RISCV_INS_SF_VC_X "sf_vc_xv", // RISCV_INS_SF_VC_XV "sf_vc_xvv", // RISCV_INS_SF_VC_XVV "sf_vc_xvw", // RISCV_INS_SF_VC_XVW "vdivu_vv", // RISCV_INS_VDIVU_VV "vdivu_vx", // RISCV_INS_VDIVU_VX "vdiv_vv", // RISCV_INS_VDIV_VV "vdiv_vx", // RISCV_INS_VDIV_VX "vfadd_vf", // RISCV_INS_VFADD_VF "vfadd_vv", // RISCV_INS_VFADD_VV "vfclass_v", // RISCV_INS_VFCLASS_V "vfcvt_f_xu_v", // RISCV_INS_VFCVT_F_XU_V "vfcvt_f_x_v", // RISCV_INS_VFCVT_F_X_V "vfcvt_rtz_xu_f_v", // RISCV_INS_VFCVT_RTZ_XU_F_V "vfcvt_rtz_x_f_v", // RISCV_INS_VFCVT_RTZ_X_F_V "vfcvt_xu_f_v", // RISCV_INS_VFCVT_XU_F_V "vfcvt_x_f_v", // RISCV_INS_VFCVT_X_F_V "vfdiv_vf", // RISCV_INS_VFDIV_VF "vfdiv_vv", // RISCV_INS_VFDIV_VV "vfirst_m", // RISCV_INS_VFIRST_M "vfmacc_vf", // RISCV_INS_VFMACC_VF "vfmacc_vv", // RISCV_INS_VFMACC_VV "vfmadd_vf", // RISCV_INS_VFMADD_VF "vfmadd_vv", // RISCV_INS_VFMADD_VV "vfmax_vf", // RISCV_INS_VFMAX_VF "vfmax_vv", // RISCV_INS_VFMAX_VV "vfmerge_vfm", // RISCV_INS_VFMERGE_VFM "vfmin_vf", // RISCV_INS_VFMIN_VF "vfmin_vv", // RISCV_INS_VFMIN_VV "vfmsac_vf", // RISCV_INS_VFMSAC_VF "vfmsac_vv", // RISCV_INS_VFMSAC_VV "vfmsub_vf", // RISCV_INS_VFMSUB_VF "vfmsub_vv", // RISCV_INS_VFMSUB_VV "vfmul_vf", // RISCV_INS_VFMUL_VF "vfmul_vv", // RISCV_INS_VFMUL_VV "vfmv_f_s", // RISCV_INS_VFMV_F_S "vfmv_s_f", // RISCV_INS_VFMV_S_F "vfmv_v_f", // RISCV_INS_VFMV_V_F "vfncvtbf16_f_f_w", // RISCV_INS_VFNCVTBF16_F_F_W "vfncvt_f_f_w", // RISCV_INS_VFNCVT_F_F_W "vfncvt_f_xu_w", // RISCV_INS_VFNCVT_F_XU_W "vfncvt_f_x_w", // RISCV_INS_VFNCVT_F_X_W "vfncvt_rod_f_f_w", // RISCV_INS_VFNCVT_ROD_F_F_W "vfncvt_rtz_xu_f_w", // RISCV_INS_VFNCVT_RTZ_XU_F_W "vfncvt_rtz_x_f_w", // RISCV_INS_VFNCVT_RTZ_X_F_W "vfncvt_xu_f_w", // RISCV_INS_VFNCVT_XU_F_W "vfncvt_x_f_w", // RISCV_INS_VFNCVT_X_F_W "vfnmacc_vf", // RISCV_INS_VFNMACC_VF "vfnmacc_vv", // RISCV_INS_VFNMACC_VV "vfnmadd_vf", // RISCV_INS_VFNMADD_VF "vfnmadd_vv", // RISCV_INS_VFNMADD_VV "vfnmsac_vf", // RISCV_INS_VFNMSAC_VF "vfnmsac_vv", // RISCV_INS_VFNMSAC_VV "vfnmsub_vf", // RISCV_INS_VFNMSUB_VF "vfnmsub_vv", // RISCV_INS_VFNMSUB_VV "sf_vfnrclip_xu_f_qf", // RISCV_INS_SF_VFNRCLIP_XU_F_QF "sf_vfnrclip_x_f_qf", // RISCV_INS_SF_VFNRCLIP_X_F_QF "vfrdiv_vf", // RISCV_INS_VFRDIV_VF "vfrec7_v", // RISCV_INS_VFREC7_V "vfredmax_vs", // RISCV_INS_VFREDMAX_VS "vfredmin_vs", // RISCV_INS_VFREDMIN_VS "vfredosum_vs", // RISCV_INS_VFREDOSUM_VS "vfredusum_vs", // RISCV_INS_VFREDUSUM_VS "vfrsqrt7_v", // RISCV_INS_VFRSQRT7_V "vfrsub_vf", // RISCV_INS_VFRSUB_VF "vfsgnjn_vf", // RISCV_INS_VFSGNJN_VF "vfsgnjn_vv", // RISCV_INS_VFSGNJN_VV "vfsgnjx_vf", // RISCV_INS_VFSGNJX_VF "vfsgnjx_vv", // RISCV_INS_VFSGNJX_VV "vfsgnj_vf", // RISCV_INS_VFSGNJ_VF "vfsgnj_vv", // RISCV_INS_VFSGNJ_VV "vfslide1down_vf", // RISCV_INS_VFSLIDE1DOWN_VF "vfslide1up_vf", // RISCV_INS_VFSLIDE1UP_VF "vfsqrt_v", // RISCV_INS_VFSQRT_V "vfsub_vf", // RISCV_INS_VFSUB_VF "vfsub_vv", // RISCV_INS_VFSUB_VV "vfwadd_vf", // RISCV_INS_VFWADD_VF "vfwadd_vv", // RISCV_INS_VFWADD_VV "vfwadd_wf", // RISCV_INS_VFWADD_WF "vfwadd_wv", // RISCV_INS_VFWADD_WV "vfwcvtbf16_f_f_v", // RISCV_INS_VFWCVTBF16_F_F_V "vfwcvt_f_f_v", // RISCV_INS_VFWCVT_F_F_V "vfwcvt_f_xu_v", // RISCV_INS_VFWCVT_F_XU_V "vfwcvt_f_x_v", // RISCV_INS_VFWCVT_F_X_V "vfwcvt_rtz_xu_f_v", // RISCV_INS_VFWCVT_RTZ_XU_F_V "vfwcvt_rtz_x_f_v", // RISCV_INS_VFWCVT_RTZ_X_F_V "vfwcvt_xu_f_v", // RISCV_INS_VFWCVT_XU_F_V "vfwcvt_x_f_v", // RISCV_INS_VFWCVT_X_F_V "vfwmaccbf16_vf", // RISCV_INS_VFWMACCBF16_VF "vfwmaccbf16_vv", // RISCV_INS_VFWMACCBF16_VV "sf_vfwmacc_4x4x4", // RISCV_INS_SF_VFWMACC_4X4X4 "vfwmacc_vf", // RISCV_INS_VFWMACC_VF "vfwmacc_vv", // RISCV_INS_VFWMACC_VV "vfwmsac_vf", // RISCV_INS_VFWMSAC_VF "vfwmsac_vv", // RISCV_INS_VFWMSAC_VV "vfwmul_vf", // RISCV_INS_VFWMUL_VF "vfwmul_vv", // RISCV_INS_VFWMUL_VV "vfwnmacc_vf", // RISCV_INS_VFWNMACC_VF "vfwnmacc_vv", // RISCV_INS_VFWNMACC_VV "vfwnmsac_vf", // RISCV_INS_VFWNMSAC_VF "vfwnmsac_vv", // RISCV_INS_VFWNMSAC_VV "vfwredosum_vs", // RISCV_INS_VFWREDOSUM_VS "vfwredusum_vs", // RISCV_INS_VFWREDUSUM_VS "vfwsub_vf", // RISCV_INS_VFWSUB_VF "vfwsub_vv", // RISCV_INS_VFWSUB_VV "vfwsub_wf", // RISCV_INS_VFWSUB_WF "vfwsub_wv", // RISCV_INS_VFWSUB_WV "vghsh_vv", // RISCV_INS_VGHSH_VV "vgmul_vv", // RISCV_INS_VGMUL_VV "vid_v", // RISCV_INS_VID_V "viota_m", // RISCV_INS_VIOTA_M "vl1re16_v", // RISCV_INS_VL1RE16_V "vl1re32_v", // RISCV_INS_VL1RE32_V "vl1re64_v", // RISCV_INS_VL1RE64_V "vl1re8_v", // RISCV_INS_VL1RE8_V "vl2re16_v", // RISCV_INS_VL2RE16_V "vl2re32_v", // RISCV_INS_VL2RE32_V "vl2re64_v", // RISCV_INS_VL2RE64_V "vl2re8_v", // RISCV_INS_VL2RE8_V "vl4re16_v", // RISCV_INS_VL4RE16_V "vl4re32_v", // RISCV_INS_VL4RE32_V "vl4re64_v", // RISCV_INS_VL4RE64_V "vl4re8_v", // RISCV_INS_VL4RE8_V "vl8re16_v", // RISCV_INS_VL8RE16_V "vl8re32_v", // RISCV_INS_VL8RE32_V "vl8re64_v", // RISCV_INS_VL8RE64_V "vl8re8_v", // RISCV_INS_VL8RE8_V "vle16ff_v", // RISCV_INS_VLE16FF_V "vle16_v", // RISCV_INS_VLE16_V "vle32ff_v", // RISCV_INS_VLE32FF_V "vle32_v", // RISCV_INS_VLE32_V "vle64ff_v", // RISCV_INS_VLE64FF_V "vle64_v", // RISCV_INS_VLE64_V "vle8ff_v", // RISCV_INS_VLE8FF_V "vle8_v", // RISCV_INS_VLE8_V "vlm_v", // RISCV_INS_VLM_V "vloxei16_v", // RISCV_INS_VLOXEI16_V "vloxei32_v", // RISCV_INS_VLOXEI32_V "vloxei64_v", // RISCV_INS_VLOXEI64_V "vloxei8_v", // RISCV_INS_VLOXEI8_V "vloxseg2ei16_v", // RISCV_INS_VLOXSEG2EI16_V "vloxseg2ei32_v", // RISCV_INS_VLOXSEG2EI32_V "vloxseg2ei64_v", // RISCV_INS_VLOXSEG2EI64_V "vloxseg2ei8_v", // RISCV_INS_VLOXSEG2EI8_V "vloxseg3ei16_v", // RISCV_INS_VLOXSEG3EI16_V "vloxseg3ei32_v", // RISCV_INS_VLOXSEG3EI32_V "vloxseg3ei64_v", // RISCV_INS_VLOXSEG3EI64_V "vloxseg3ei8_v", // RISCV_INS_VLOXSEG3EI8_V "vloxseg4ei16_v", // RISCV_INS_VLOXSEG4EI16_V "vloxseg4ei32_v", // RISCV_INS_VLOXSEG4EI32_V "vloxseg4ei64_v", // RISCV_INS_VLOXSEG4EI64_V "vloxseg4ei8_v", // RISCV_INS_VLOXSEG4EI8_V "vloxseg5ei16_v", // RISCV_INS_VLOXSEG5EI16_V "vloxseg5ei32_v", // RISCV_INS_VLOXSEG5EI32_V "vloxseg5ei64_v", // RISCV_INS_VLOXSEG5EI64_V "vloxseg5ei8_v", // RISCV_INS_VLOXSEG5EI8_V "vloxseg6ei16_v", // RISCV_INS_VLOXSEG6EI16_V "vloxseg6ei32_v", // RISCV_INS_VLOXSEG6EI32_V "vloxseg6ei64_v", // RISCV_INS_VLOXSEG6EI64_V "vloxseg6ei8_v", // RISCV_INS_VLOXSEG6EI8_V "vloxseg7ei16_v", // RISCV_INS_VLOXSEG7EI16_V "vloxseg7ei32_v", // RISCV_INS_VLOXSEG7EI32_V "vloxseg7ei64_v", // RISCV_INS_VLOXSEG7EI64_V "vloxseg7ei8_v", // RISCV_INS_VLOXSEG7EI8_V "vloxseg8ei16_v", // RISCV_INS_VLOXSEG8EI16_V "vloxseg8ei32_v", // RISCV_INS_VLOXSEG8EI32_V "vloxseg8ei64_v", // RISCV_INS_VLOXSEG8EI64_V "vloxseg8ei8_v", // RISCV_INS_VLOXSEG8EI8_V "vlse16_v", // RISCV_INS_VLSE16_V "vlse32_v", // RISCV_INS_VLSE32_V "vlse64_v", // RISCV_INS_VLSE64_V "vlse8_v", // RISCV_INS_VLSE8_V "vlseg2e16ff_v", // RISCV_INS_VLSEG2E16FF_V "vlseg2e16_v", // RISCV_INS_VLSEG2E16_V "vlseg2e32ff_v", // RISCV_INS_VLSEG2E32FF_V "vlseg2e32_v", // RISCV_INS_VLSEG2E32_V "vlseg2e64ff_v", // RISCV_INS_VLSEG2E64FF_V "vlseg2e64_v", // RISCV_INS_VLSEG2E64_V "vlseg2e8ff_v", // RISCV_INS_VLSEG2E8FF_V "vlseg2e8_v", // RISCV_INS_VLSEG2E8_V "vlseg3e16ff_v", // RISCV_INS_VLSEG3E16FF_V "vlseg3e16_v", // RISCV_INS_VLSEG3E16_V "vlseg3e32ff_v", // RISCV_INS_VLSEG3E32FF_V "vlseg3e32_v", // RISCV_INS_VLSEG3E32_V "vlseg3e64ff_v", // RISCV_INS_VLSEG3E64FF_V "vlseg3e64_v", // RISCV_INS_VLSEG3E64_V "vlseg3e8ff_v", // RISCV_INS_VLSEG3E8FF_V "vlseg3e8_v", // RISCV_INS_VLSEG3E8_V "vlseg4e16ff_v", // RISCV_INS_VLSEG4E16FF_V "vlseg4e16_v", // RISCV_INS_VLSEG4E16_V "vlseg4e32ff_v", // RISCV_INS_VLSEG4E32FF_V "vlseg4e32_v", // RISCV_INS_VLSEG4E32_V "vlseg4e64ff_v", // RISCV_INS_VLSEG4E64FF_V "vlseg4e64_v", // RISCV_INS_VLSEG4E64_V "vlseg4e8ff_v", // RISCV_INS_VLSEG4E8FF_V "vlseg4e8_v", // RISCV_INS_VLSEG4E8_V "vlseg5e16ff_v", // RISCV_INS_VLSEG5E16FF_V "vlseg5e16_v", // RISCV_INS_VLSEG5E16_V "vlseg5e32ff_v", // RISCV_INS_VLSEG5E32FF_V "vlseg5e32_v", // RISCV_INS_VLSEG5E32_V "vlseg5e64ff_v", // RISCV_INS_VLSEG5E64FF_V "vlseg5e64_v", // RISCV_INS_VLSEG5E64_V "vlseg5e8ff_v", // RISCV_INS_VLSEG5E8FF_V "vlseg5e8_v", // RISCV_INS_VLSEG5E8_V "vlseg6e16ff_v", // RISCV_INS_VLSEG6E16FF_V "vlseg6e16_v", // RISCV_INS_VLSEG6E16_V "vlseg6e32ff_v", // RISCV_INS_VLSEG6E32FF_V "vlseg6e32_v", // RISCV_INS_VLSEG6E32_V "vlseg6e64ff_v", // RISCV_INS_VLSEG6E64FF_V "vlseg6e64_v", // RISCV_INS_VLSEG6E64_V "vlseg6e8ff_v", // RISCV_INS_VLSEG6E8FF_V "vlseg6e8_v", // RISCV_INS_VLSEG6E8_V "vlseg7e16ff_v", // RISCV_INS_VLSEG7E16FF_V "vlseg7e16_v", // RISCV_INS_VLSEG7E16_V "vlseg7e32ff_v", // RISCV_INS_VLSEG7E32FF_V "vlseg7e32_v", // RISCV_INS_VLSEG7E32_V "vlseg7e64ff_v", // RISCV_INS_VLSEG7E64FF_V "vlseg7e64_v", // RISCV_INS_VLSEG7E64_V "vlseg7e8ff_v", // RISCV_INS_VLSEG7E8FF_V "vlseg7e8_v", // RISCV_INS_VLSEG7E8_V "vlseg8e16ff_v", // RISCV_INS_VLSEG8E16FF_V "vlseg8e16_v", // RISCV_INS_VLSEG8E16_V "vlseg8e32ff_v", // RISCV_INS_VLSEG8E32FF_V "vlseg8e32_v", // RISCV_INS_VLSEG8E32_V "vlseg8e64ff_v", // RISCV_INS_VLSEG8E64FF_V "vlseg8e64_v", // RISCV_INS_VLSEG8E64_V "vlseg8e8ff_v", // RISCV_INS_VLSEG8E8FF_V "vlseg8e8_v", // RISCV_INS_VLSEG8E8_V "vlsseg2e16_v", // RISCV_INS_VLSSEG2E16_V "vlsseg2e32_v", // RISCV_INS_VLSSEG2E32_V "vlsseg2e64_v", // RISCV_INS_VLSSEG2E64_V "vlsseg2e8_v", // RISCV_INS_VLSSEG2E8_V "vlsseg3e16_v", // RISCV_INS_VLSSEG3E16_V "vlsseg3e32_v", // RISCV_INS_VLSSEG3E32_V "vlsseg3e64_v", // RISCV_INS_VLSSEG3E64_V "vlsseg3e8_v", // RISCV_INS_VLSSEG3E8_V "vlsseg4e16_v", // RISCV_INS_VLSSEG4E16_V "vlsseg4e32_v", // RISCV_INS_VLSSEG4E32_V "vlsseg4e64_v", // RISCV_INS_VLSSEG4E64_V "vlsseg4e8_v", // RISCV_INS_VLSSEG4E8_V "vlsseg5e16_v", // RISCV_INS_VLSSEG5E16_V "vlsseg5e32_v", // RISCV_INS_VLSSEG5E32_V "vlsseg5e64_v", // RISCV_INS_VLSSEG5E64_V "vlsseg5e8_v", // RISCV_INS_VLSSEG5E8_V "vlsseg6e16_v", // RISCV_INS_VLSSEG6E16_V "vlsseg6e32_v", // RISCV_INS_VLSSEG6E32_V "vlsseg6e64_v", // RISCV_INS_VLSSEG6E64_V "vlsseg6e8_v", // RISCV_INS_VLSSEG6E8_V "vlsseg7e16_v", // RISCV_INS_VLSSEG7E16_V "vlsseg7e32_v", // RISCV_INS_VLSSEG7E32_V "vlsseg7e64_v", // RISCV_INS_VLSSEG7E64_V "vlsseg7e8_v", // RISCV_INS_VLSSEG7E8_V "vlsseg8e16_v", // RISCV_INS_VLSSEG8E16_V "vlsseg8e32_v", // RISCV_INS_VLSSEG8E32_V "vlsseg8e64_v", // RISCV_INS_VLSSEG8E64_V "vlsseg8e8_v", // RISCV_INS_VLSSEG8E8_V "vluxei16_v", // RISCV_INS_VLUXEI16_V "vluxei32_v", // RISCV_INS_VLUXEI32_V "vluxei64_v", // RISCV_INS_VLUXEI64_V "vluxei8_v", // RISCV_INS_VLUXEI8_V "vluxseg2ei16_v", // RISCV_INS_VLUXSEG2EI16_V "vluxseg2ei32_v", // RISCV_INS_VLUXSEG2EI32_V "vluxseg2ei64_v", // RISCV_INS_VLUXSEG2EI64_V "vluxseg2ei8_v", // RISCV_INS_VLUXSEG2EI8_V "vluxseg3ei16_v", // RISCV_INS_VLUXSEG3EI16_V "vluxseg3ei32_v", // RISCV_INS_VLUXSEG3EI32_V "vluxseg3ei64_v", // RISCV_INS_VLUXSEG3EI64_V "vluxseg3ei8_v", // RISCV_INS_VLUXSEG3EI8_V "vluxseg4ei16_v", // RISCV_INS_VLUXSEG4EI16_V "vluxseg4ei32_v", // RISCV_INS_VLUXSEG4EI32_V "vluxseg4ei64_v", // RISCV_INS_VLUXSEG4EI64_V "vluxseg4ei8_v", // RISCV_INS_VLUXSEG4EI8_V "vluxseg5ei16_v", // RISCV_INS_VLUXSEG5EI16_V "vluxseg5ei32_v", // RISCV_INS_VLUXSEG5EI32_V "vluxseg5ei64_v", // RISCV_INS_VLUXSEG5EI64_V "vluxseg5ei8_v", // RISCV_INS_VLUXSEG5EI8_V "vluxseg6ei16_v", // RISCV_INS_VLUXSEG6EI16_V "vluxseg6ei32_v", // RISCV_INS_VLUXSEG6EI32_V "vluxseg6ei64_v", // RISCV_INS_VLUXSEG6EI64_V "vluxseg6ei8_v", // RISCV_INS_VLUXSEG6EI8_V "vluxseg7ei16_v", // RISCV_INS_VLUXSEG7EI16_V "vluxseg7ei32_v", // RISCV_INS_VLUXSEG7EI32_V "vluxseg7ei64_v", // RISCV_INS_VLUXSEG7EI64_V "vluxseg7ei8_v", // RISCV_INS_VLUXSEG7EI8_V "vluxseg8ei16_v", // RISCV_INS_VLUXSEG8EI16_V "vluxseg8ei32_v", // RISCV_INS_VLUXSEG8EI32_V "vluxseg8ei64_v", // RISCV_INS_VLUXSEG8EI64_V "vluxseg8ei8_v", // RISCV_INS_VLUXSEG8EI8_V "vmacc_vv", // RISCV_INS_VMACC_VV "vmacc_vx", // RISCV_INS_VMACC_VX "vmadc_vi", // RISCV_INS_VMADC_VI "vmadc_vim", // RISCV_INS_VMADC_VIM "vmadc_vv", // RISCV_INS_VMADC_VV "vmadc_vvm", // RISCV_INS_VMADC_VVM "vmadc_vx", // RISCV_INS_VMADC_VX "vmadc_vxm", // RISCV_INS_VMADC_VXM "vmadd_vv", // RISCV_INS_VMADD_VV "vmadd_vx", // RISCV_INS_VMADD_VX "vmandn_mm", // RISCV_INS_VMANDN_MM "vmand_mm", // RISCV_INS_VMAND_MM "vmaxu_vv", // RISCV_INS_VMAXU_VV "vmaxu_vx", // RISCV_INS_VMAXU_VX "vmax_vv", // RISCV_INS_VMAX_VV "vmax_vx", // RISCV_INS_VMAX_VX "vmerge_vim", // RISCV_INS_VMERGE_VIM "vmerge_vvm", // RISCV_INS_VMERGE_VVM "vmerge_vxm", // RISCV_INS_VMERGE_VXM "vmfeq_vf", // RISCV_INS_VMFEQ_VF "vmfeq_vv", // RISCV_INS_VMFEQ_VV "vmfge_vf", // RISCV_INS_VMFGE_VF "vmfgt_vf", // RISCV_INS_VMFGT_VF "vmfle_vf", // RISCV_INS_VMFLE_VF "vmfle_vv", // RISCV_INS_VMFLE_VV "vmflt_vf", // RISCV_INS_VMFLT_VF "vmflt_vv", // RISCV_INS_VMFLT_VV "vmfne_vf", // RISCV_INS_VMFNE_VF "vmfne_vv", // RISCV_INS_VMFNE_VV "vminu_vv", // RISCV_INS_VMINU_VV "vminu_vx", // RISCV_INS_VMINU_VX "vmin_vv", // RISCV_INS_VMIN_VV "vmin_vx", // RISCV_INS_VMIN_VX "vmnand_mm", // RISCV_INS_VMNAND_MM "vmnor_mm", // RISCV_INS_VMNOR_MM "vmorn_mm", // RISCV_INS_VMORN_MM "vmor_mm", // RISCV_INS_VMOR_MM "vmsbc_vv", // RISCV_INS_VMSBC_VV "vmsbc_vvm", // RISCV_INS_VMSBC_VVM "vmsbc_vx", // RISCV_INS_VMSBC_VX "vmsbc_vxm", // RISCV_INS_VMSBC_VXM "vmsbf_m", // RISCV_INS_VMSBF_M "vmseq_vi", // RISCV_INS_VMSEQ_VI "vmseq_vv", // RISCV_INS_VMSEQ_VV "vmseq_vx", // RISCV_INS_VMSEQ_VX "vmsgtu_vi", // RISCV_INS_VMSGTU_VI "vmsgtu_vx", // RISCV_INS_VMSGTU_VX "vmsgt_vi", // RISCV_INS_VMSGT_VI "vmsgt_vx", // RISCV_INS_VMSGT_VX "vmsif_m", // RISCV_INS_VMSIF_M "vmsleu_vi", // RISCV_INS_VMSLEU_VI "vmsleu_vv", // RISCV_INS_VMSLEU_VV "vmsleu_vx", // RISCV_INS_VMSLEU_VX "vmsle_vi", // RISCV_INS_VMSLE_VI "vmsle_vv", // RISCV_INS_VMSLE_VV "vmsle_vx", // RISCV_INS_VMSLE_VX "vmsltu_vv", // RISCV_INS_VMSLTU_VV "vmsltu_vx", // RISCV_INS_VMSLTU_VX "vmslt_vv", // RISCV_INS_VMSLT_VV "vmslt_vx", // RISCV_INS_VMSLT_VX "vmsne_vi", // RISCV_INS_VMSNE_VI "vmsne_vv", // RISCV_INS_VMSNE_VV "vmsne_vx", // RISCV_INS_VMSNE_VX "vmsof_m", // RISCV_INS_VMSOF_M "vmulhsu_vv", // RISCV_INS_VMULHSU_VV "vmulhsu_vx", // RISCV_INS_VMULHSU_VX "vmulhu_vv", // RISCV_INS_VMULHU_VV "vmulhu_vx", // RISCV_INS_VMULHU_VX "vmulh_vv", // RISCV_INS_VMULH_VV "vmulh_vx", // RISCV_INS_VMULH_VX "vmul_vv", // RISCV_INS_VMUL_VV "vmul_vx", // RISCV_INS_VMUL_VX "vmv1r_v", // RISCV_INS_VMV1R_V "vmv2r_v", // RISCV_INS_VMV2R_V "vmv4r_v", // RISCV_INS_VMV4R_V "vmv8r_v", // RISCV_INS_VMV8R_V "vmv_s_x", // RISCV_INS_VMV_S_X "vmv_v_i", // RISCV_INS_VMV_V_I "vmv_v_v", // RISCV_INS_VMV_V_V "vmv_v_x", // RISCV_INS_VMV_V_X "vmv_x_s", // RISCV_INS_VMV_X_S "vmxnor_mm", // RISCV_INS_VMXNOR_MM "vmxor_mm", // RISCV_INS_VMXOR_MM "vnclipu_wi", // RISCV_INS_VNCLIPU_WI "vnclipu_wv", // RISCV_INS_VNCLIPU_WV "vnclipu_wx", // RISCV_INS_VNCLIPU_WX "vnclip_wi", // RISCV_INS_VNCLIP_WI "vnclip_wv", // RISCV_INS_VNCLIP_WV "vnclip_wx", // RISCV_INS_VNCLIP_WX "vnmsac_vv", // RISCV_INS_VNMSAC_VV "vnmsac_vx", // RISCV_INS_VNMSAC_VX "vnmsub_vv", // RISCV_INS_VNMSUB_VV "vnmsub_vx", // RISCV_INS_VNMSUB_VX "vnsra_wi", // RISCV_INS_VNSRA_WI "vnsra_wv", // RISCV_INS_VNSRA_WV "vnsra_wx", // RISCV_INS_VNSRA_WX "vnsrl_wi", // RISCV_INS_VNSRL_WI "vnsrl_wv", // RISCV_INS_VNSRL_WV "vnsrl_wx", // RISCV_INS_VNSRL_WX "vor_vi", // RISCV_INS_VOR_VI "vor_vv", // RISCV_INS_VOR_VV "vor_vx", // RISCV_INS_VOR_VX "sf_vqmaccsu_2x8x2", // RISCV_INS_SF_VQMACCSU_2X8X2 "sf_vqmaccsu_4x8x4", // RISCV_INS_SF_VQMACCSU_4X8X4 "sf_vqmaccus_2x8x2", // RISCV_INS_SF_VQMACCUS_2X8X2 "sf_vqmaccus_4x8x4", // RISCV_INS_SF_VQMACCUS_4X8X4 "sf_vqmaccu_2x8x2", // RISCV_INS_SF_VQMACCU_2X8X2 "sf_vqmaccu_4x8x4", // RISCV_INS_SF_VQMACCU_4X8X4 "sf_vqmacc_2x8x2", // RISCV_INS_SF_VQMACC_2X8X2 "sf_vqmacc_4x8x4", // RISCV_INS_SF_VQMACC_4X8X4 "vredand_vs", // RISCV_INS_VREDAND_VS "vredmaxu_vs", // RISCV_INS_VREDMAXU_VS "vredmax_vs", // RISCV_INS_VREDMAX_VS "vredminu_vs", // RISCV_INS_VREDMINU_VS "vredmin_vs", // RISCV_INS_VREDMIN_VS "vredor_vs", // RISCV_INS_VREDOR_VS "vredsum_vs", // RISCV_INS_VREDSUM_VS "vredxor_vs", // RISCV_INS_VREDXOR_VS "vremu_vv", // RISCV_INS_VREMU_VV "vremu_vx", // RISCV_INS_VREMU_VX "vrem_vv", // RISCV_INS_VREM_VV "vrem_vx", // RISCV_INS_VREM_VX "vrev8_v", // RISCV_INS_VREV8_V "vrgatherei16_vv", // RISCV_INS_VRGATHEREI16_VV "vrgather_vi", // RISCV_INS_VRGATHER_VI "vrgather_vv", // RISCV_INS_VRGATHER_VV "vrgather_vx", // RISCV_INS_VRGATHER_VX "vrol_vv", // RISCV_INS_VROL_VV "vrol_vx", // RISCV_INS_VROL_VX "vror_vi", // RISCV_INS_VROR_VI "vror_vv", // RISCV_INS_VROR_VV "vror_vx", // RISCV_INS_VROR_VX "vrsub_vi", // RISCV_INS_VRSUB_VI "vrsub_vx", // RISCV_INS_VRSUB_VX "vs1r_v", // RISCV_INS_VS1R_V "vs2r_v", // RISCV_INS_VS2R_V "vs4r_v", // RISCV_INS_VS4R_V "vs8r_v", // RISCV_INS_VS8R_V "vsaddu_vi", // RISCV_INS_VSADDU_VI "vsaddu_vv", // RISCV_INS_VSADDU_VV "vsaddu_vx", // RISCV_INS_VSADDU_VX "vsadd_vi", // RISCV_INS_VSADD_VI "vsadd_vv", // RISCV_INS_VSADD_VV "vsadd_vx", // RISCV_INS_VSADD_VX "vsbc_vvm", // RISCV_INS_VSBC_VVM "vsbc_vxm", // RISCV_INS_VSBC_VXM "vse16_v", // RISCV_INS_VSE16_V "vse32_v", // RISCV_INS_VSE32_V "vse64_v", // RISCV_INS_VSE64_V "vse8_v", // RISCV_INS_VSE8_V "vsetivli", // RISCV_INS_VSETIVLI "vsetvl", // RISCV_INS_VSETVL "vsetvli", // RISCV_INS_VSETVLI "vsext_vf2", // RISCV_INS_VSEXT_VF2 "vsext_vf4", // RISCV_INS_VSEXT_VF4 "vsext_vf8", // RISCV_INS_VSEXT_VF8 "vsha2ch_vv", // RISCV_INS_VSHA2CH_VV "vsha2cl_vv", // RISCV_INS_VSHA2CL_VV "vsha2ms_vv", // RISCV_INS_VSHA2MS_VV "vslide1down_vx", // RISCV_INS_VSLIDE1DOWN_VX "vslide1up_vx", // RISCV_INS_VSLIDE1UP_VX "vslidedown_vi", // RISCV_INS_VSLIDEDOWN_VI "vslidedown_vx", // RISCV_INS_VSLIDEDOWN_VX "vslideup_vi", // RISCV_INS_VSLIDEUP_VI "vslideup_vx", // RISCV_INS_VSLIDEUP_VX "vsll_vi", // RISCV_INS_VSLL_VI "vsll_vv", // RISCV_INS_VSLL_VV "vsll_vx", // RISCV_INS_VSLL_VX "vsm3c_vi", // RISCV_INS_VSM3C_VI "vsm3me_vv", // RISCV_INS_VSM3ME_VV "vsm4k_vi", // RISCV_INS_VSM4K_VI "vsm4r_vs", // RISCV_INS_VSM4R_VS "vsm4r_vv", // RISCV_INS_VSM4R_VV "vsmul_vv", // RISCV_INS_VSMUL_VV "vsmul_vx", // RISCV_INS_VSMUL_VX "vsm_v", // RISCV_INS_VSM_V "vsoxei16_v", // RISCV_INS_VSOXEI16_V "vsoxei32_v", // RISCV_INS_VSOXEI32_V "vsoxei64_v", // RISCV_INS_VSOXEI64_V "vsoxei8_v", // RISCV_INS_VSOXEI8_V "vsoxseg2ei16_v", // RISCV_INS_VSOXSEG2EI16_V "vsoxseg2ei32_v", // RISCV_INS_VSOXSEG2EI32_V "vsoxseg2ei64_v", // RISCV_INS_VSOXSEG2EI64_V "vsoxseg2ei8_v", // RISCV_INS_VSOXSEG2EI8_V "vsoxseg3ei16_v", // RISCV_INS_VSOXSEG3EI16_V "vsoxseg3ei32_v", // RISCV_INS_VSOXSEG3EI32_V "vsoxseg3ei64_v", // RISCV_INS_VSOXSEG3EI64_V "vsoxseg3ei8_v", // RISCV_INS_VSOXSEG3EI8_V "vsoxseg4ei16_v", // RISCV_INS_VSOXSEG4EI16_V "vsoxseg4ei32_v", // RISCV_INS_VSOXSEG4EI32_V "vsoxseg4ei64_v", // RISCV_INS_VSOXSEG4EI64_V "vsoxseg4ei8_v", // RISCV_INS_VSOXSEG4EI8_V "vsoxseg5ei16_v", // RISCV_INS_VSOXSEG5EI16_V "vsoxseg5ei32_v", // RISCV_INS_VSOXSEG5EI32_V "vsoxseg5ei64_v", // RISCV_INS_VSOXSEG5EI64_V "vsoxseg5ei8_v", // RISCV_INS_VSOXSEG5EI8_V "vsoxseg6ei16_v", // RISCV_INS_VSOXSEG6EI16_V "vsoxseg6ei32_v", // RISCV_INS_VSOXSEG6EI32_V "vsoxseg6ei64_v", // RISCV_INS_VSOXSEG6EI64_V "vsoxseg6ei8_v", // RISCV_INS_VSOXSEG6EI8_V "vsoxseg7ei16_v", // RISCV_INS_VSOXSEG7EI16_V "vsoxseg7ei32_v", // RISCV_INS_VSOXSEG7EI32_V "vsoxseg7ei64_v", // RISCV_INS_VSOXSEG7EI64_V "vsoxseg7ei8_v", // RISCV_INS_VSOXSEG7EI8_V "vsoxseg8ei16_v", // RISCV_INS_VSOXSEG8EI16_V "vsoxseg8ei32_v", // RISCV_INS_VSOXSEG8EI32_V "vsoxseg8ei64_v", // RISCV_INS_VSOXSEG8EI64_V "vsoxseg8ei8_v", // RISCV_INS_VSOXSEG8EI8_V "vsra_vi", // RISCV_INS_VSRA_VI "vsra_vv", // RISCV_INS_VSRA_VV "vsra_vx", // RISCV_INS_VSRA_VX "vsrl_vi", // RISCV_INS_VSRL_VI "vsrl_vv", // RISCV_INS_VSRL_VV "vsrl_vx", // RISCV_INS_VSRL_VX "vsse16_v", // RISCV_INS_VSSE16_V "vsse32_v", // RISCV_INS_VSSE32_V "vsse64_v", // RISCV_INS_VSSE64_V "vsse8_v", // RISCV_INS_VSSE8_V "vsseg2e16_v", // RISCV_INS_VSSEG2E16_V "vsseg2e32_v", // RISCV_INS_VSSEG2E32_V "vsseg2e64_v", // RISCV_INS_VSSEG2E64_V "vsseg2e8_v", // RISCV_INS_VSSEG2E8_V "vsseg3e16_v", // RISCV_INS_VSSEG3E16_V "vsseg3e32_v", // RISCV_INS_VSSEG3E32_V "vsseg3e64_v", // RISCV_INS_VSSEG3E64_V "vsseg3e8_v", // RISCV_INS_VSSEG3E8_V "vsseg4e16_v", // RISCV_INS_VSSEG4E16_V "vsseg4e32_v", // RISCV_INS_VSSEG4E32_V "vsseg4e64_v", // RISCV_INS_VSSEG4E64_V "vsseg4e8_v", // RISCV_INS_VSSEG4E8_V "vsseg5e16_v", // RISCV_INS_VSSEG5E16_V "vsseg5e32_v", // RISCV_INS_VSSEG5E32_V "vsseg5e64_v", // RISCV_INS_VSSEG5E64_V "vsseg5e8_v", // RISCV_INS_VSSEG5E8_V "vsseg6e16_v", // RISCV_INS_VSSEG6E16_V "vsseg6e32_v", // RISCV_INS_VSSEG6E32_V "vsseg6e64_v", // RISCV_INS_VSSEG6E64_V "vsseg6e8_v", // RISCV_INS_VSSEG6E8_V "vsseg7e16_v", // RISCV_INS_VSSEG7E16_V "vsseg7e32_v", // RISCV_INS_VSSEG7E32_V "vsseg7e64_v", // RISCV_INS_VSSEG7E64_V "vsseg7e8_v", // RISCV_INS_VSSEG7E8_V "vsseg8e16_v", // RISCV_INS_VSSEG8E16_V "vsseg8e32_v", // RISCV_INS_VSSEG8E32_V "vsseg8e64_v", // RISCV_INS_VSSEG8E64_V "vsseg8e8_v", // RISCV_INS_VSSEG8E8_V "vssra_vi", // RISCV_INS_VSSRA_VI "vssra_vv", // RISCV_INS_VSSRA_VV "vssra_vx", // RISCV_INS_VSSRA_VX "vssrl_vi", // RISCV_INS_VSSRL_VI "vssrl_vv", // RISCV_INS_VSSRL_VV "vssrl_vx", // RISCV_INS_VSSRL_VX "vssseg2e16_v", // RISCV_INS_VSSSEG2E16_V "vssseg2e32_v", // RISCV_INS_VSSSEG2E32_V "vssseg2e64_v", // RISCV_INS_VSSSEG2E64_V "vssseg2e8_v", // RISCV_INS_VSSSEG2E8_V "vssseg3e16_v", // RISCV_INS_VSSSEG3E16_V "vssseg3e32_v", // RISCV_INS_VSSSEG3E32_V "vssseg3e64_v", // RISCV_INS_VSSSEG3E64_V "vssseg3e8_v", // RISCV_INS_VSSSEG3E8_V "vssseg4e16_v", // RISCV_INS_VSSSEG4E16_V "vssseg4e32_v", // RISCV_INS_VSSSEG4E32_V "vssseg4e64_v", // RISCV_INS_VSSSEG4E64_V "vssseg4e8_v", // RISCV_INS_VSSSEG4E8_V "vssseg5e16_v", // RISCV_INS_VSSSEG5E16_V "vssseg5e32_v", // RISCV_INS_VSSSEG5E32_V "vssseg5e64_v", // RISCV_INS_VSSSEG5E64_V "vssseg5e8_v", // RISCV_INS_VSSSEG5E8_V "vssseg6e16_v", // RISCV_INS_VSSSEG6E16_V "vssseg6e32_v", // RISCV_INS_VSSSEG6E32_V "vssseg6e64_v", // RISCV_INS_VSSSEG6E64_V "vssseg6e8_v", // RISCV_INS_VSSSEG6E8_V "vssseg7e16_v", // RISCV_INS_VSSSEG7E16_V "vssseg7e32_v", // RISCV_INS_VSSSEG7E32_V "vssseg7e64_v", // RISCV_INS_VSSSEG7E64_V "vssseg7e8_v", // RISCV_INS_VSSSEG7E8_V "vssseg8e16_v", // RISCV_INS_VSSSEG8E16_V "vssseg8e32_v", // RISCV_INS_VSSSEG8E32_V "vssseg8e64_v", // RISCV_INS_VSSSEG8E64_V "vssseg8e8_v", // RISCV_INS_VSSSEG8E8_V "vssubu_vv", // RISCV_INS_VSSUBU_VV "vssubu_vx", // RISCV_INS_VSSUBU_VX "vssub_vv", // RISCV_INS_VSSUB_VV "vssub_vx", // RISCV_INS_VSSUB_VX "vsub_vv", // RISCV_INS_VSUB_VV "vsub_vx", // RISCV_INS_VSUB_VX "vsuxei16_v", // RISCV_INS_VSUXEI16_V "vsuxei32_v", // RISCV_INS_VSUXEI32_V "vsuxei64_v", // RISCV_INS_VSUXEI64_V "vsuxei8_v", // RISCV_INS_VSUXEI8_V "vsuxseg2ei16_v", // RISCV_INS_VSUXSEG2EI16_V "vsuxseg2ei32_v", // RISCV_INS_VSUXSEG2EI32_V "vsuxseg2ei64_v", // RISCV_INS_VSUXSEG2EI64_V "vsuxseg2ei8_v", // RISCV_INS_VSUXSEG2EI8_V "vsuxseg3ei16_v", // RISCV_INS_VSUXSEG3EI16_V "vsuxseg3ei32_v", // RISCV_INS_VSUXSEG3EI32_V "vsuxseg3ei64_v", // RISCV_INS_VSUXSEG3EI64_V "vsuxseg3ei8_v", // RISCV_INS_VSUXSEG3EI8_V "vsuxseg4ei16_v", // RISCV_INS_VSUXSEG4EI16_V "vsuxseg4ei32_v", // RISCV_INS_VSUXSEG4EI32_V "vsuxseg4ei64_v", // RISCV_INS_VSUXSEG4EI64_V "vsuxseg4ei8_v", // RISCV_INS_VSUXSEG4EI8_V "vsuxseg5ei16_v", // RISCV_INS_VSUXSEG5EI16_V "vsuxseg5ei32_v", // RISCV_INS_VSUXSEG5EI32_V "vsuxseg5ei64_v", // RISCV_INS_VSUXSEG5EI64_V "vsuxseg5ei8_v", // RISCV_INS_VSUXSEG5EI8_V "vsuxseg6ei16_v", // RISCV_INS_VSUXSEG6EI16_V "vsuxseg6ei32_v", // RISCV_INS_VSUXSEG6EI32_V "vsuxseg6ei64_v", // RISCV_INS_VSUXSEG6EI64_V "vsuxseg6ei8_v", // RISCV_INS_VSUXSEG6EI8_V "vsuxseg7ei16_v", // RISCV_INS_VSUXSEG7EI16_V "vsuxseg7ei32_v", // RISCV_INS_VSUXSEG7EI32_V "vsuxseg7ei64_v", // RISCV_INS_VSUXSEG7EI64_V "vsuxseg7ei8_v", // RISCV_INS_VSUXSEG7EI8_V "vsuxseg8ei16_v", // RISCV_INS_VSUXSEG8EI16_V "vsuxseg8ei32_v", // RISCV_INS_VSUXSEG8EI32_V "vsuxseg8ei64_v", // RISCV_INS_VSUXSEG8EI64_V "vsuxseg8ei8_v", // RISCV_INS_VSUXSEG8EI8_V "vt_maskc", // RISCV_INS_VT_MASKC "vt_maskcn", // RISCV_INS_VT_MASKCN "vwaddu_vv", // RISCV_INS_VWADDU_VV "vwaddu_vx", // RISCV_INS_VWADDU_VX "vwaddu_wv", // RISCV_INS_VWADDU_WV "vwaddu_wx", // RISCV_INS_VWADDU_WX "vwadd_vv", // RISCV_INS_VWADD_VV "vwadd_vx", // RISCV_INS_VWADD_VX "vwadd_wv", // RISCV_INS_VWADD_WV "vwadd_wx", // RISCV_INS_VWADD_WX "vwmaccsu_vv", // RISCV_INS_VWMACCSU_VV "vwmaccsu_vx", // RISCV_INS_VWMACCSU_VX "vwmaccus_vx", // RISCV_INS_VWMACCUS_VX "vwmaccu_vv", // RISCV_INS_VWMACCU_VV "vwmaccu_vx", // RISCV_INS_VWMACCU_VX "vwmacc_vv", // RISCV_INS_VWMACC_VV "vwmacc_vx", // RISCV_INS_VWMACC_VX "vwmulsu_vv", // RISCV_INS_VWMULSU_VV "vwmulsu_vx", // RISCV_INS_VWMULSU_VX "vwmulu_vv", // RISCV_INS_VWMULU_VV "vwmulu_vx", // RISCV_INS_VWMULU_VX "vwmul_vv", // RISCV_INS_VWMUL_VV "vwmul_vx", // RISCV_INS_VWMUL_VX "vwredsumu_vs", // RISCV_INS_VWREDSUMU_VS "vwredsum_vs", // RISCV_INS_VWREDSUM_VS "vwsll_vi", // RISCV_INS_VWSLL_VI "vwsll_vv", // RISCV_INS_VWSLL_VV "vwsll_vx", // RISCV_INS_VWSLL_VX "vwsubu_vv", // RISCV_INS_VWSUBU_VV "vwsubu_vx", // RISCV_INS_VWSUBU_VX "vwsubu_wv", // RISCV_INS_VWSUBU_WV "vwsubu_wx", // RISCV_INS_VWSUBU_WX "vwsub_vv", // RISCV_INS_VWSUB_VV "vwsub_vx", // RISCV_INS_VWSUB_VX "vwsub_wv", // RISCV_INS_VWSUB_WV "vwsub_wx", // RISCV_INS_VWSUB_WX "vxor_vi", // RISCV_INS_VXOR_VI "vxor_vv", // RISCV_INS_VXOR_VV "vxor_vx", // RISCV_INS_VXOR_VX "vzext_vf2", // RISCV_INS_VZEXT_VF2 "vzext_vf4", // RISCV_INS_VZEXT_VF4 "vzext_vf8", // RISCV_INS_VZEXT_VF8 "wfi", // RISCV_INS_WFI "wrs_nto", // RISCV_INS_WRS_NTO "wrs_sto", // RISCV_INS_WRS_STO "xnor", // RISCV_INS_XNOR "xor", // RISCV_INS_XOR "xori", // RISCV_INS_XORI "xperm4", // RISCV_INS_XPERM4 "xperm8", // RISCV_INS_XPERM8 "zip", // RISCV_INS_ZIP