/* Capstone Disassembly Engine, https://www.capstone-engine.org */
/* By Nguyen Anh Quynh <aquynh@gmail.com>, 2013-2022, */
/*    Rot127 <unisono@quyllur.org> 2022-2024 */
/* Automatically generated file by Capstone's LLVM TableGen Disassembler Backend. */

/* LLVM-commit: <commit> */
/* LLVM-tag: <tag> */

/* Do not edit. */

/* Capstone's LLVM TableGen Backends: */
/* https://github.com/capstone-engine/llvm-capstone */

	{ RISCV_INS_ALIAS_NOP, "nop" },
	{ RISCV_INS_ALIAS_LI, "li" },
	{ RISCV_INS_ALIAS_MV, "mv" },
	{ RISCV_INS_ALIAS_NOT, "not" },
	{ RISCV_INS_ALIAS_NEG, "neg" },
	{ RISCV_INS_ALIAS_NEGW, "negw" },
	{ RISCV_INS_ALIAS_SEXT_W, "sext.w" },
	{ RISCV_INS_ALIAS_SEQZ, "seqz" },
	{ RISCV_INS_ALIAS_SNEZ, "snez" },
	{ RISCV_INS_ALIAS_SLTZ, "sltz" },
	{ RISCV_INS_ALIAS_SGTZ, "sgtz" },
	{ RISCV_INS_ALIAS_BEQZ, "beqz" },
	{ RISCV_INS_ALIAS_BNEZ, "bnez" },
	{ RISCV_INS_ALIAS_BLEZ, "blez" },
	{ RISCV_INS_ALIAS_BGEZ, "bgez" },
	{ RISCV_INS_ALIAS_BLTZ, "bltz" },
	{ RISCV_INS_ALIAS_BGTZ, "bgtz" },
	{ RISCV_INS_ALIAS_J, "j" },
	{ RISCV_INS_ALIAS_JAL, "jal" },
	{ RISCV_INS_ALIAS_JR, "jr" },
	{ RISCV_INS_ALIAS_JALR, "jalr" },
	{ RISCV_INS_ALIAS_RET, "ret" },
	{ RISCV_INS_ALIAS_FENCE, "fence" },
	{ RISCV_INS_ALIAS_PAUSE, "pause" },
	{ RISCV_INS_ALIAS_RDINSTRET, "rdinstret" },
	{ RISCV_INS_ALIAS_RDCYCLE, "rdcycle" },
	{ RISCV_INS_ALIAS_RDTIME, "rdtime" },
	{ RISCV_INS_ALIAS_RDINSTRETH, "rdinstreth" },
	{ RISCV_INS_ALIAS_RDCYCLEH, "rdcycleh" },
	{ RISCV_INS_ALIAS_RDTIMEH, "rdtimeh" },
	{ RISCV_INS_ALIAS_CSRR, "csrr" },
	{ RISCV_INS_ALIAS_CSRW, "csrw" },
	{ RISCV_INS_ALIAS_CSRS, "csrs" },
	{ RISCV_INS_ALIAS_CSRC, "csrc" },
	{ RISCV_INS_ALIAS_CSRWI, "csrwi" },
	{ RISCV_INS_ALIAS_CSRSI, "csrsi" },
	{ RISCV_INS_ALIAS_CSRCI, "csrci" },
	{ RISCV_INS_ALIAS_SFENCE_VMA, "sfence.vma" },
	{ RISCV_INS_ALIAS_HFENCE_GVMA, "hfence.gvma" },
	{ RISCV_INS_ALIAS_HFENCE_VVMA, "hfence.vvma" },
	{ RISCV_INS_ALIAS_NTL_P1, "ntl.p1" },
	{ RISCV_INS_ALIAS_NTL_PALL, "ntl.pall" },
	{ RISCV_INS_ALIAS_NTL_S1, "ntl.s1" },
	{ RISCV_INS_ALIAS_NTL_ALL, "ntl.all" },
	{ RISCV_INS_ALIAS_LPAD, "lpad" },
	{ RISCV_INS_ALIAS_FMV_S, "fmv.s" },
	{ RISCV_INS_ALIAS_FABS_S, "fabs.s" },
	{ RISCV_INS_ALIAS_FNEG_S, "fneg.s" },
	{ RISCV_INS_ALIAS_FRCSR, "frcsr" },
	{ RISCV_INS_ALIAS_FSCSR, "fscsr" },
	{ RISCV_INS_ALIAS_FRRM, "frrm" },
	{ RISCV_INS_ALIAS_FSRM, "fsrm" },
	{ RISCV_INS_ALIAS_FSRMI, "fsrmi" },
	{ RISCV_INS_ALIAS_FRFLAGS, "frflags" },
	{ RISCV_INS_ALIAS_FSFLAGS, "fsflags" },
	{ RISCV_INS_ALIAS_FSFLAGSI, "fsflagsi" },
	{ RISCV_INS_ALIAS_FMV_D, "fmv.d" },
	{ RISCV_INS_ALIAS_FABS_D, "fabs.d" },
	{ RISCV_INS_ALIAS_FNEG_D, "fneg.d" },
	{ RISCV_INS_ALIAS_FMV_H, "fmv.h" },
	{ RISCV_INS_ALIAS_FABS_H, "fabs.h" },
	{ RISCV_INS_ALIAS_FNEG_H, "fneg.h" },
	{ RISCV_INS_ALIAS_ZEXT_W, "zext.w" },
	{ RISCV_INS_ALIAS_VL1R_V, "vl1r.v" },
	{ RISCV_INS_ALIAS_VL2R_V, "vl2r.v" },
	{ RISCV_INS_ALIAS_VL4R_V, "vl4r.v" },
	{ RISCV_INS_ALIAS_VL8R_V, "vl8r.v" },
	{ RISCV_INS_ALIAS_VNEG_V, "vneg.v" },
	{ RISCV_INS_ALIAS_VWCVT_X_X_V, "vwcvt.x.x.v" },
	{ RISCV_INS_ALIAS_VWCVTU_X_X_V, "vwcvtu.x.x.v" },
	{ RISCV_INS_ALIAS_VNOT_V, "vnot.v" },
	{ RISCV_INS_ALIAS_VNCVT_X_X_W, "vncvt.x.x.w" },
	{ RISCV_INS_ALIAS_VFNEG_V, "vfneg.v" },
	{ RISCV_INS_ALIAS_VFABS_V, "vfabs.v" },
	{ RISCV_INS_ALIAS_VMMV_M, "vmmv.m" },
	{ RISCV_INS_ALIAS_VMCLR_M, "vmclr.m" },
	{ RISCV_INS_ALIAS_VMSET_M, "vmset.m" },
	{ RISCV_INS_ALIAS_VMNOT_M, "vmnot.m" },
	{ RISCV_INS_ALIAS_C_NTL_P1, "c.ntl.p1" },
	{ RISCV_INS_ALIAS_C_NTL_PALL, "c.ntl.pall" },
	{ RISCV_INS_ALIAS_C_NTL_S1, "c.ntl.s1" },
	{ RISCV_INS_ALIAS_C_NTL_ALL, "c.ntl.all" },
	{ RISCV_INS_ALIAS_CV_MULS, "cv.muls" },
	{ RISCV_INS_ALIAS_CV_MULHHS, "cv.mulhhs" },
	{ RISCV_INS_ALIAS_CV_MULU, "cv.mulu" },
	{ RISCV_INS_ALIAS_CV_MULHHU, "cv.mulhhu" },