Squashed 'external/capstone/' content from commit e46f64fa
git-subtree-dir: external/capstone git-subtree-split: e46f64fadb351e9ecd05264fab26f2772feb0994
This commit is contained in:
@@ -0,0 +1,720 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x86 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addurnr t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x86 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addurnr a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x5c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.maxu t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x5c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.maxu a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x8c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.subrnr t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x8c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.subrnr a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x52 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.slet t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x52 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.slet a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x32, 0x73, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.subrn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x32, 0x73, 0xa0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.subrn t0, t1, t2, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0xb5, 0x05, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.subrn a0, a1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x88 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.subnr t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x88 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.subnr a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addunr t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addunr a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x22, 0x73, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addurn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x22, 0x73, 0xe0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addurn t0, t1, t2, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0xa5, 0x05, 0xfe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addurn a0, a1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x22, 0x73, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addun t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x22, 0x73, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addun t0, t1, t2, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0xa5, 0x05, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addun a0, a1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x03, 0x72 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.clipu t0, t1, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x03, 0x73 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.clipu t0, t1, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0x35, 0xf0, 0x73 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.clipu a0, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x03, 0x70 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.clip t0, t1, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x03, 0x71 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.clip t0, t1, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0x35, 0xf0, 0x71 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.clip a0, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x03, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.exthz t0, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0x05, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.exthz a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x5a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.max t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x5a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.max a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x74 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.clipr t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x74 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.clipr a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x32, 0x73, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.subn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x32, 0x73, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.subn t0, t1, t2, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0xb5, 0x05, 0x3e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.subn a0, a1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x03, 0x66 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.extbz t0, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0x05, 0x66 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.extbz a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x03, 0x50 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.abs t0, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0x05, 0x50 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.abs a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x76 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.clipur t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x76 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.clipur a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x58 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.minu t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x58 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.minu a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x22, 0x73, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x22, 0x73, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addn t0, t1, t2, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0xa5, 0x05, 0x3e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addn a0, a1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x8a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.subunr t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x8a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.subunr a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x03, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.extbs t0, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0x05, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.extbs a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x54 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sletu t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x54 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sletu a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x56 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.min t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x56 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.min a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x8e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.suburnr t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x8e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.suburnr a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x84 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addrnr t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x84 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addrnr a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x03, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.exths t0, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0x05, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.exths a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x22, 0x73, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addrn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x22, 0x73, 0xa0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addrn t0, t1, t2, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0xa5, 0x05, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addrn a0, a1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x32, 0x73, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.suburn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x32, 0x73, 0xe0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.suburn t0, t1, t2, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0xb5, 0x05, 0xfe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.suburn a0, a1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addnr t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.addnr a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x32, 0x73, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.subun t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x32, 0x73, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.subun t0, t1, t2, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0xb5, 0x05, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVALU", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.subun a0, a1, zero, 31"
|
||||
@@ -0,0 +1,40 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xe0, 0x02, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBI" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.beqimm t0, 0, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x65, 0x55, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBI" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.beqimm a0, 5, 42"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xf0, 0x02, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBI" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.bneimm t0, 0, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x75, 0x55, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBI" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.bneimm a0, 5, 42"
|
||||
@@ -0,0 +1,480 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x02, 0x13, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.extract t0, t1, 0, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0x85, 0x25, 0x23 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.extract a0, a1, 17, 18"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0x84, 0xf4, 0x3d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.extract s0, s1, 30, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x02, 0x13, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.extractu t0, t1, 0, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0x85, 0x25, 0x63 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.extractu a0, a1, 17, 18"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0x84, 0xf4, 0x7d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.extractu s0, s1, 30, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x02, 0x13, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.insert t0, t1, 0, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0x85, 0x25, 0xa3 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.insert a0, a1, 17, 18"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0x84, 0xf4, 0xbd ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.insert s0, s1, 30, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x12, 0x13, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.bclr t0, t1, 0, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0x95, 0x25, 0x23 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.bclr a0, a1, 17, 18"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0x94, 0xf4, 0x3d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.bclr s0, s1, 30, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x12, 0x13, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.bset t0, t1, 0, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0x95, 0x25, 0x63 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.bset a0, a1, 17, 18"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0x94, 0xf4, 0x7d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.bset s0, s1, 30, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x12, 0x13, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.bitrev t0, t1, 0, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0x95, 0x25, 0xc3 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.bitrev a0, a1, 1, 18"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5b, 0x94, 0xf4, 0xc5 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.bitrev s0, s1, 2, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x30 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.extractr t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x30 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.extractr a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb4, 0x24, 0x31 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.extractr s0, s1, s2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x32 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.extractur t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x32 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.extractur a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb4, 0x24, 0x33 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.extractur s0, s1, s2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x34 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.insertr t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x34 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.insertr a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb4, 0x24, 0x35 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.insertr s0, s1, s2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x38 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.bclrr t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x38 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.bclrr a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb4, 0x24, 0x39 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.bclrr s0, s1, s2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x3a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.bsetr t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x3a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.bsetr a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb4, 0x24, 0x3b ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.bsetr s0, s1, s2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.ror t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.ror a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb4, 0x24, 0x41 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.ror s0, s1, s2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x03, 0x42 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.ff1 t0, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0x05, 0x42 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.ff1 a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb4, 0x04, 0x42 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.ff1 s0, s1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x03, 0x44 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.fl1 t0, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0x05, 0x44 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.fl1 a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb4, 0x04, 0x44 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.fl1 s0, s1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x03, 0x46 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.clb t0, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0x05, 0x46 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.clb a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb4, 0x04, 0x46 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.clb s0, s1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x03, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.cnt t0, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0x05, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.cnt a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb4, 0x04, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVBITMANIP" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.cnt s0, s1"
|
||||
@@ -0,0 +1,30 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x35, 0x05, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVELW" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.elw a0, 1024(a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x8b, 0xb5, 0x15, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVELW" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.elw a1, 1(a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xb6, 0x06, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVELW" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.elw a2, -1024(a3)"
|
||||
@@ -0,0 +1,560 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x90 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mac t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x03, 0x90 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mac t0, t1, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x62, 0x73, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.machhsn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x62, 0x03, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.machhsn t0, t1, zero, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x62, 0x03, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.machhsn t0, t1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x62, 0x73, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.machhsrn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x62, 0x03, 0xe0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.machhsrn t0, t1, zero, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x62, 0x03, 0xfe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.machhsrn t0, t1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x72, 0x73, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.machhun t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x72, 0x03, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.machhun t0, t1, zero, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x72, 0x03, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.machhun t0, t1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x72, 0x73, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.machhurn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x72, 0x03, 0xe0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.machhurn t0, t1, zero, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x72, 0x03, 0xfe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.machhurn t0, t1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x62, 0x73, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.macsn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x62, 0x03, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.macsn t0, t1, zero, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x62, 0x03, 0x3e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.macsn t0, t1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x62, 0x73, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.macsrn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x62, 0x03, 0xa0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.macsrn t0, t1, zero, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x62, 0x03, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.macsrn t0, t1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x72, 0x73, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.macun t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x72, 0x03, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.macun t0, t1, zero, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x72, 0x03, 0x3e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.macun t0, t1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x72, 0x73, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.macurn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x72, 0x03, 0xa0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.macurn t0, t1, zero, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x72, 0x03, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.macurn t0, t1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x92 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.msu t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x03, 0x92 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.msu t0, t1, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x42, 0x73, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulhhsn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x42, 0x03, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulhhsn t0, t1, zero, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x42, 0x03, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulhhsn t0, t1, zero, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x42, 0x03, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulhhsn t0, t1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x42, 0x73, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulhhsrn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x42, 0x03, 0xe0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulhhsrn t0, t1, zero, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x42, 0x03, 0xfe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulhhsrn t0, t1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x52, 0x73, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulhhun t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x52, 0x03, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulhhun t0, t1, zero, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x52, 0x03, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulhhun t0, t1, zero, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x52, 0x03, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulhhun t0, t1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x52, 0x73, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulhhurn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x52, 0x03, 0xe0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulhhurn t0, t1, zero, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x52, 0x03, 0xfe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulhhurn t0, t1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x42, 0x73, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulsn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x42, 0x03, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulsn t0, t1, zero, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x42, 0x03, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulsn t0, t1, zero, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x42, 0x03, 0x3e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulsn t0, t1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x42, 0x73, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulsrn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x42, 0x03, 0xa0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulsrn t0, t1, zero, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x42, 0x03, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulsrn t0, t1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x52, 0x73, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulun t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x52, 0x03, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulun t0, t1, zero, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x52, 0x03, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulun t0, t1, zero, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x52, 0x03, 0x3e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulun t0, t1, zero, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x52, 0x73, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulurn t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x52, 0x03, 0xa0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulurn t0, t1, zero, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xdb, 0x52, 0x03, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMAC", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.mulurn t0, t1, zero, 31"
|
||||
@@ -0,0 +1,480 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x8b, 0x02, 0x03, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lb t0, (t1), 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x85, 0xf5, 0x7f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lb a0, (a1), 2047"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lb t0, (t1), t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lb a0, (a1), a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x08 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lb t0, t2(t1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x08 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lb a0, a2(a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x8b, 0x42, 0x03, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lbu t0, (t1), 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0xf5, 0x7f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lbu a0, (a1), 2047"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x10 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lbu t0, (t1), t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x10 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lbu a0, (a1), a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x18 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lbu t0, t2(t1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x18 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lbu a0, a2(a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x8b, 0x12, 0x03, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lh t0, (t1), 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x95, 0xf5, 0x7f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lh a0, (a1), 2047"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lh t0, (t1), t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lh a0, (a1), a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lh t0, t2(t1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lh a0, a2(a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x8b, 0x52, 0x03, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lhu t0, (t1), 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xd5, 0xf5, 0x7f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lhu a0, (a1), 2047"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x12 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lhu t0, (t1), t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x12 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lhu a0, (a1), a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x1a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lhu t0, t2(t1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x1a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lhu a0, a2(a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x8b, 0x22, 0x03, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lw t0, (t1), 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xa5, 0xf5, 0x7f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lw a0, (a1), 2047"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x04 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lw t0, (t1), t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x04 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lw a0, (a1), a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x32, 0x73, 0x0c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lw t0, t2(t1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb5, 0xc5, 0x0c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.lw a0, a2(a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0x00, 0x53, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sb t0, (t1), 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x8f, 0xa5, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sb a0, (a1), 2047"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x33, 0x53, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sb t0, (t1), t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb6, 0xa5, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sb a0, (a1), a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x33, 0x53, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sb t0, t2(t1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb6, 0xa5, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sb a0, a2(a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0x10, 0x53, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sh t0, (t1), 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x9f, 0xa5, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sh a0, (a1), 2047"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x33, 0x53, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sh t0, (t1), t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb6, 0xa5, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sh a0, (a1), a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x33, 0x53, 0x2a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sh t0, t2(t1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb6, 0xa5, 0x2a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sh a0, a2(a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0x20, 0x53, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sw t0, (t1), 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0xaf, 0xa5, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sw a0, (a1), 2047"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x33, 0x53, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sw t0, (t1), t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb6, 0xa5, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sw a0, (a1), a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xab, 0x33, 0x53, 0x2c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sw t0, t2(t1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2b, 0xb6, 0xa5, 0x2c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XCVMEM" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cv.sw a0, a2(a1)"
|
||||
File diff suppressed because it is too large
Load Diff
@@ -0,0 +1,40 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x8b, 0x12, 0x73, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADBA" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.addsl t0, t1, t2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x8b, 0x12, 0x73, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADBA" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.addsl t0, t1, t2, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x8b, 0x12, 0x73, 0x04 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADBA" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.addsl t0, t1, t2, 2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x8b, 0x12, 0x73, 0x06 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADBA" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.addsl t0, t1, t2, 3"
|
||||
@@ -0,0 +1,140 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x64, 0x4a, 0x88 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_XTHEADVDOT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.vmaqau.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x64, 0x4a, 0x8a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_XTHEADVDOT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.vmaqau.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x64, 0x45, 0x8c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_XTHEADVDOT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.vmaqau.vx v8, a0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x64, 0x45, 0x8e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_XTHEADVDOT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.vmaqau.vx v8, a0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x64, 0x4a, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_XTHEADVDOT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.vmaqa.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x64, 0x4a, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_XTHEADVDOT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.vmaqa.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x64, 0x45, 0x84 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_XTHEADVDOT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.vmaqa.vx v8, a0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x64, 0x45, 0x86 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_XTHEADVDOT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.vmaqa.vx v8, a0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x64, 0x4a, 0x90 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_XTHEADVDOT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.vmaqasu.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x64, 0x4a, 0x92 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_XTHEADVDOT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.vmaqasu.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x64, 0x45, 0x94 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_XTHEADVDOT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.vmaqasu.vx v8, a0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x64, 0x45, 0x96 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_XTHEADVDOT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.vmaqasu.vx v8, a0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x64, 0x45, 0x9c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_XTHEADVDOT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.vmaqaus.vx v8, a0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x64, 0x45, 0x9e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_XTHEADVDOT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.vmaqaus.vx v8, a0, v4"
|
||||
+40
@@ -0,0 +1,40 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x7b, 0x60, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "xventanacondops", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vt.maskc zero, zero, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x7b, 0x70, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "xventanacondops", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vt.maskcn zero, zero, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xfb, 0x60, 0x31, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "xventanacondops", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vt.maskc ra, sp, gp"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xfb, 0x70, 0x31, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "xventanacondops", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vt.maskcn ra, sp, gp"
|
||||
@@ -0,0 +1,20 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0xd0, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zawrs", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "wrs.nto"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0xd0, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zawrs", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "wrs.sto"
|
||||
@@ -0,0 +1,590 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vadd.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vadd.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vadd.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vadd.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vadd.vi v8, v4, 15, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vadd.vi v8, v4, 15"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwaddu.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xc2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwaddu.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwaddu.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xc2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwaddu.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xc4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwadd.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xc6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwadd.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xc4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwadd.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xc6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwadd.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xd0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwaddu.wv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xd2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwaddu.wv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xd0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwaddu.wx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xd2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwaddu.wx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xd4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwadd.wv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xd6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwadd.wv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xd4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwadd.wx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xd6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwadd.wx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vadc.vvm v8, v4, v20, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x02, 0x4a, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vadc.vvm v4, v4, v20, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x44, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vadc.vvm v8, v4, v8, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vadc.vxm v8, v4, a0, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vadc.vim v8, v4, 15, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x44 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmadc.vvm v8, v4, v20, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x02, 0x4a, 0x44 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmadc.vvm v4, v4, v20, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x44, 0x44 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmadc.vvm v8, v4, v8, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x44 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmadc.vxm v8, v4, a0, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x44 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmadc.vim v8, v4, 15, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x46 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmadc.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x46 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmadc.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x46 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmadc.vi v8, v4, 15"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsaddu.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsaddu.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsaddu.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsaddu.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsaddu.vi v8, v4, 15, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsaddu.vi v8, v4, 15"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x84 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsadd.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x86 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsadd.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x84 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsadd.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x86 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsadd.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x84 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsadd.vi v8, v4, 15, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x86 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsadd.vi v8, v4, 15"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vaadd.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x26 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vaadd.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vaadd.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x26 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vaadd.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vaaddu.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vaaddu.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vaaddu.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vaaddu.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x40, 0xc4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwcvt.x.x.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x40, 0xc6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwcvt.x.x.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x40, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwcvtu.x.x.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x40, 0xc2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwcvtu.x.x.v v8, v4"
|
||||
@@ -0,0 +1,60 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vand.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x26 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vand.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vand.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x26 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vand.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vand.vi v8, v4, 15, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x26 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vand.vi v8, v4, 15"
|
||||
@@ -0,0 +1,120 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0xb8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnclipu.wv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0xba ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnclipu.wv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0xb8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnclipu.wx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0xba ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnclipu.wx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x4f, 0xb8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnclipu.wi v8, v4, 31, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x4f, 0xba ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnclipu.wi v8, v4, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0xbc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnclip.wv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnclip.wv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0xbc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnclip.wx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnclip.wx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x4f, 0xbc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnclip.wi v8, v4, 31, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x4f, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnclip.wi v8, v4, 31"
|
||||
@@ -0,0 +1,570 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x00, 0x4a, 0x6c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmslt.vv v0, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmseq.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmseq.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmseq.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmseq.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmseq.vi v8, v4, 15, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmseq.vi v8, v4, 15"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsne.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x66 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsne.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsne.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x66 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsne.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsne.vi v8, v4, 15, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x66 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsne.vi v8, v4, 15"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x68 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsltu.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x6a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsltu.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x68 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsltu.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x6a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsltu.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x6c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmslt.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x6e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmslt.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x6c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmslt.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x6e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmslt.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x70 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsleu.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x72 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsleu.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x70 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsleu.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x72 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsleu.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x70 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsleu.vi v8, v4, 15, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x72 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsleu.vi v8, v4, 15"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x74 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsle.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x76 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsle.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x74 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsle.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x76 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsle.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x74 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsle.vi v8, v4, 15, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x76 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsle.vi v8, v4, 15"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x78 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsgtu.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x7a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsgtu.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x78 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsgtu.vi v8, v4, 15, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x7a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsgtu.vi v8, v4, 15"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x7c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsgt.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsgt.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x7c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsgt.vi v8, v4, 15, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsgt.vi v8, v4, 15"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x42, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsne.vv v8, v4, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x42, 0x66 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsne.vv v8, v4, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x42, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmseq.vv v8, v4, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x42, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmseq.vv v8, v4, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x84, 0x76 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmnot.m v8, v8"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x40, 0x45, 0x6e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmslt.vx v0, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x20, 0x00, 0x76 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmnot.m v0, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x80, 0x6e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmxor.mm v8, v8, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x41, 0x45, 0x6a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsltu.vx v2, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x20, 0x01, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmandn.mm v0, v0, v2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x41, 0x45, 0x6e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmslt.vx v2, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x21, 0x01, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmandn.mm v2, v0, v2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd7, 0x24, 0x90, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmandn.mm v9, v9, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd7, 0xa4, 0x24, 0x6a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmor.mm v9, v2, v9"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x80, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmandn.mm v8, v8, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x24, 0x6a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmor.mm v8, v2, v8"
|
||||
@@ -0,0 +1,10 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xfd, 0x2f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "jal 2046"
|
||||
@@ -0,0 +1,40 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x06, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_MODE_RISCV_D" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fld ft0, 64(sp)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x82, 0xa0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_MODE_RISCV_D" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsd ft0, 64(sp)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x60, 0x3c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_MODE_RISCV_D" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fld fs0, 248(s0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x60, 0xbc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_MODE_RISCV_D" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsd fs0, 248(s0)"
|
||||
@@ -0,0 +1,40 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x76, 0x70 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flw ft0, 124(sp)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x82, 0xfe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsw ft0, 124(sp)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x60, 0x7c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flw fs0, 124(s0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x60, 0xfc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsw fs0, 124(s0)"
|
||||
@@ -0,0 +1,290 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2e, 0x85 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "mv a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xe0, 0x1f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addi s0, sp, 1020"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xe0, 0x5f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lw s0, 124(a5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xe0, 0xdf ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sw s0, 124(a5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x01, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "nop"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x81, 0x10 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addi ra, ra, -32"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x85, 0x50 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "li ra, -31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x39, 0x71 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addi sp, sp, -64"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xfd, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lui gp, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x7d, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "srli s0, s0, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x7d, 0x84 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "srai s0, s0, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x7d, 0x88 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "andi s0, s0, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x1d, 0x8c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sub s0, s0, a5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x3d, 0x8c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "xor s0, s0, a5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5d, 0x8c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "or s0, s0, a5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x45, 0x8c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "or s0, s0, s1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x7d, 0x8c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "and s0, s0, a5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x01, 0xb0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "j -2048"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x01, 0xd0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "beqz s0, -256"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x7d, 0xec ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "bnez s0, 254"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x7e, 0x04 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "slli s0, s0, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xfe, 0x50 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lw ra, 252(sp)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x82, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "ret"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x92, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "mv ra, tp"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x02, 0x90 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "ebreak"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x02, 0x94 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "jalr s0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x3e, 0x94 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "add s0, s0, a5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x82, 0xdf ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sw zero, 252(sp)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "unimp"
|
||||
@@ -0,0 +1,70 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xe0, 0x7f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "ld s0, 248(a5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa0, 0xe3 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sd s0, 64(a5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x7d, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addiw tp, tp, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x1d, 0x9c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "subw s0, s0, a5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x3d, 0x9c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addw s0, s0, a5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xee, 0x70 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "ld ra, 248(sp)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa2, 0xe0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sd s0, 64(sp)"
|
||||
+20
@@ -0,0 +1,20 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x81, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_EXPERIMENTAL_ZICFISS", "+experimental-zcmop", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.sspopchk t0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x81, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_EXPERIMENTAL_ZICFISS", "+experimental-zcmop", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.sspush ra"
|
||||
@@ -0,0 +1,430 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x40, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfcvt.xu.f.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x40, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfcvt.xu.f.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x40, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfcvt.x.f.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x40, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfcvt.x.f.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x41, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfcvt.f.xu.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x41, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfcvt.f.xu.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x41, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfcvt.f.x.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x41, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfcvt.f.x.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x43, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfcvt.rtz.xu.f.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x43, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfcvt.rtz.xu.f.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x43, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfcvt.rtz.x.f.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x43, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfcvt.rtz.x.f.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x44, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwcvt.xu.f.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x44, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwcvt.xu.f.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x44, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwcvt.x.f.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x44, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwcvt.x.f.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x45, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwcvt.f.xu.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x45, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwcvt.f.xu.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x45, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwcvt.f.x.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x45, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwcvt.f.x.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x46, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwcvt.f.f.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x46, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwcvt.f.f.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x47, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwcvt.rtz.xu.f.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x47, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwcvt.rtz.xu.f.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x47, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwcvt.rtz.x.f.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x47, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwcvt.rtz.x.f.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x48, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfncvt.xu.f.w v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x12, 0x48, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfncvt.xu.f.w v4, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x48, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfncvt.xu.f.w v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x48, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfncvt.x.f.w v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x48, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfncvt.x.f.w v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x49, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfncvt.f.xu.w v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x49, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfncvt.f.xu.w v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x49, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfncvt.f.x.w v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x49, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfncvt.f.x.w v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfncvt.f.f.w v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfncvt.f.f.w v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x4a, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfncvt.rod.f.f.w v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x4a, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfncvt.rod.f.f.w v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4b, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfncvt.rtz.xu.f.w v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4b, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfncvt.rtz.xu.f.w v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x4b, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfncvt.rtz.x.f.w v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x4b, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfncvt.rtz.x.f.w v8, v4"
|
||||
@@ -0,0 +1,10 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x20, 0x7b ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "dret"
|
||||
@@ -0,0 +1,30 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x10, 0x30, 0x14 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrw zero, stval, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x10, 0x30, 0x34 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrw zero, mtval, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x10, 0x00, 0x18 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrw zero, satp, zero"
|
||||
@@ -0,0 +1,160 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vdivu.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vdivu.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vdivu.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vdivu.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x84 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vdiv.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x86 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vdiv.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x84 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vdiv.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x86 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vdiv.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x88 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vremu.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x8a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vremu.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x88 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vremu.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x8a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vremu.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x8c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vrem.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x8e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vrem.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x8c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vrem.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x8e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vrem.vx v8, v4, a0"
|
||||
@@ -0,0 +1,120 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x43, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vzext.vf2 v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x43, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vzext.vf2 v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xa4, 0x43, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsext.vf2 v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xa4, 0x43, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsext.vf2 v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x42, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vzext.vf4 v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x42, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vzext.vf4 v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xa4, 0x42, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsext.vf4 v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xa4, 0x42, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsext.vf4 v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x41, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vzext.vf8 v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x41, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vzext.vf8 v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xa4, 0x41, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsext.vf8 v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xa4, 0x41, 0x4a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsext.vf8 v8, v4"
|
||||
@@ -0,0 +1,120 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfadd.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfadd.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfadd.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfadd.vf v8, v4, fa0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwadd.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xc2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwadd.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwadd.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xc2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwadd.vf v8, v4, fa0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xd0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwadd.wv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xd2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwadd.wv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xd0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwadd.wf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xd2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwadd.wf v8, v4, fa0"
|
||||
@@ -0,0 +1,210 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmfeq.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmfeq.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmfeq.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmfeq.vf v8, v4, fa0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x70 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmfne.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x72 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmfne.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x70 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmfne.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x72 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmfne.vf v8, v4, fa0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x6c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmflt.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x6e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmflt.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x6c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmflt.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x6e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmflt.vf v8, v4, fa0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmfle.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x66 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmfle.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmfle.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x66 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmfle.vf v8, v4, fa0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x74 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmfgt.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x76 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmfgt.vf v8, v4, fa0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x7c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmfge.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmfge.vf v8, v4, fa0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x10, 0x4a, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmfeq.vv v0, v4, v20, v0.t"
|
||||
@@ -0,0 +1,60 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfdiv.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfdiv.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfdiv.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfdiv.vf v8, v4, fa0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x84 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfrdiv.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x86 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfrdiv.vf v8, v4, fa0"
|
||||
@@ -0,0 +1,10 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x01, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "nop"
|
||||
@@ -0,0 +1,10 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x00, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addi zero, zero, 0"
|
||||
@@ -0,0 +1,480 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xb0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmacc.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xb2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmacc.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xb0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmacc.vf v8, fa0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xb2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmacc.vf v8, fa0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xb4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfnmacc.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xb6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfnmacc.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xb4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfnmacc.vf v8, fa0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xb6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfnmacc.vf v8, fa0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xb8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmsac.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xba ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmsac.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xb8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmsac.vf v8, fa0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xba ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmsac.vf v8, fa0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xbc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfnmsac.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfnmsac.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xbc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfnmsac.vf v8, fa0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfnmsac.vf v8, fa0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xa0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmadd.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xa2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmadd.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xa0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmadd.vf v8, fa0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xa2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmadd.vf v8, fa0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xa4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfnmadd.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xa6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfnmadd.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xa4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfnmadd.vf v8, fa0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xa6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfnmadd.vf v8, fa0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xa8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmsub.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xaa ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmsub.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xa8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmsub.vf v8, fa0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xaa ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmsub.vf v8, fa0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xac ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfnmsub.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xae ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfnmsub.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xac ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfnmsub.vf v8, fa0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xae ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfnmsub.vf v8, fa0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xf0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwmacc.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xf2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwmacc.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xf0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwmacc.vf v8, fa0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xf2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwmacc.vf v8, fa0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xf4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwnmacc.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xf6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwnmacc.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xf4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwnmacc.vf v8, fa0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xf6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwnmacc.vf v8, fa0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xf8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwmsac.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xfa ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwmsac.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xf8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwmsac.vf v8, fa0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xfa ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwmsac.vf v8, fa0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xfc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwnmsac.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xfe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwnmsac.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xfc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwnmsac.vf v8, fa0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xfe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwnmsac.vf v8, fa0, v4"
|
||||
@@ -0,0 +1,80 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x10 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmin.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x12 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmin.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x10 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmin.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x12 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmin.vf v8, v4, fa0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x18 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmax.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x1a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmax.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x18 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmax.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x1a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmax.vf v8, v4, fa0"
|
||||
@@ -0,0 +1,80 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x90 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmul.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x92 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmul.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x90 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmul.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x92 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmul.vf v8, v4, fa0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xe0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwmul.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xe2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwmul.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xe0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwmul.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xe2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwmul.vf v8, v4, fa0"
|
||||
@@ -0,0 +1,30 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x05, 0x5e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmv.v.f v8, fa0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x15, 0x40, 0x42 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmv.f.s fa0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x05, 0x42 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmv.s.f v8, fa0"
|
||||
@@ -0,0 +1,130 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x40, 0x4c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfsqrt.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x40, 0x4e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfsqrt.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x42, 0x4c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfrsqrt7.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x42, 0x4e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfrsqrt7.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x42, 0x4c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfrec7.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x94, 0x42, 0x4e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfrec7.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x48, 0x4c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfclass.v v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x48, 0x4e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfclass.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x5c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfmerge.vfm v8, v4, fa0, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x38 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfslide1up.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x3a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfslide1up.vf v8, v4, fa0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x3c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfslide1down.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x3e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfslide1down.vf v8, v4, fa0"
|
||||
@@ -0,0 +1,130 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x0c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfredosum.vs v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x0e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfredosum.vs v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x04 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfredusum.vs v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x06 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfredusum.vs v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x1c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfredmax.vs v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x1e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfredmax.vs v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x14 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfredmin.vs v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x16 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfredmin.vs v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xcc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwredosum.vs v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xce ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwredosum.vs v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xc4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwredusum.vs v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xc6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwredusum.vs v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x10, 0x4a, 0x0c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfredosum.vs v0, v4, v20, v0.t"
|
||||
@@ -0,0 +1,140 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x08 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfsub.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfsub.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x08 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfsub.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfsub.vf v8, v4, fa0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x9c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfrsub.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0x9e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfrsub.vf v8, v4, fa0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwsub.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xca ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwsub.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwsub.vf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xca ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwsub.vf v8, v4, fa0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xd8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwsub.wv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x14, 0x4a, 0xda ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwsub.wv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xd8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwsub.wf v8, v4, fa0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x54, 0x45, 0xda ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfwsub.wf v8, v4, fa0"
|
||||
@@ -0,0 +1,740 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x00, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hstatus, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x00, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hstatus, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x20, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hedeleg, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x20, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hedeleg, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x30, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hideleg, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x30, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hideleg, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x40, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hie, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x40, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hie, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x60, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hcounteren, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x60, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hcounteren, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x70, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hgeie, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x70, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hgeie, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x30, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, htval, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x30, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, htval, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x40, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hip, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x40, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hip, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x50, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hvip, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x50, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hvip, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xa0, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, htinst, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xa0, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, htinst, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x20, 0xe1 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hgeip, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x20, 0xe1 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hgeip, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xa0, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, henvcfg, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xa0, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, henvcfg, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x00, 0x68 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hgatp, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x00, 0x68 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hgatp, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x80, 0x6a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hcontext, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x80, 0x6a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hcontext, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x50, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, htimedelta, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x50, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, htimedelta, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x00, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, vsstatus, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x00, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, vsstatus, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x40, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, vsie, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x40, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, vsie, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x50, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, vstvec, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x50, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, vstvec, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x00, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, vsscratch, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x00, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, vsscratch, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x10, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, vsepc, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x10, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, vsepc, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x20, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, vscause, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x20, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, vscause, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x30, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, vstval, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x30, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, vstval, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x40, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, vsip, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x40, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, vsip, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xd0, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, vstimecmp, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xd0, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, vstimecmp, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x00, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, vsatp, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x00, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, vsatp, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xc0, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hstateen0, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xc0, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hstateen0, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xd0, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hstateen1, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xd0, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hstateen1, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xe0, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hstateen2, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xe0, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hstateen2, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xf0, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hstateen3, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xf0, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hstateen3, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x80, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hvien, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x80, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hvien, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x90, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hvictl, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x90, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hvictl, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x60, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hviprio1, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x60, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hviprio1, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x70, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hviprio2, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x70, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hviprio2, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x00, 0x25 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, vsiselect, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x00, 0x25 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, vsiselect, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x10, 0x25 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, vsireg, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x10, 0x25 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, vsireg, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xc0, 0x25 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, vstopei, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xc0, 0x25 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, vstopei, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x00, 0xeb ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, vstopi, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x00, 0xeb ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, vstopi, zero"
|
||||
@@ -0,0 +1,91 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x37, 0x34, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lui s0, 3"
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x97, 0x82, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "auipc t0, 8"
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0xae, 0xaa, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoswap.w.rl t3, a0, (s5)"
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xe3, 0x1f, 0x31, 0x5e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "bne sp, gp, 0xdfe"
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "ecall"
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x33, 0x00, 0x31, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "mul zero, sp, gp"
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x00, 0x31, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmin.s ft0, ft2, ft3"
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x10, 0x31, 0x2a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" , "CS_MODE_RISCV_F"]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmax.d ft0, ft2, ft3"
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x27, 0xaa, 0x6a, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsw ft6, 0x14(s5)"
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xef, 0xf0, 0x1f, 0xff ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "jal -0x10"
|
||||
@@ -0,0 +1,55 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x04, 0xa8, 0x7a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addi s0, a6, 0x7aa"
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x1b, 0x8e, 0xaa, 0x2a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addiw t3, s5, 0x2aa"
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0xbe, 0xaa, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_A" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoswap.d.rl t3, a0, (s5)"
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x3b, 0x00, 0x31, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "mulw zero, sp, gp"
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xa0, 0x31, 0xd0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.lu ft0, gp, rdn"
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x81, 0x01, 0xf2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmv.d.x ft2, gp"
|
||||
@@ -0,0 +1,580 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x00, 0xb5, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vlm.v v0, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x04, 0xb5, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vlm.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x04, 0x05, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vle8.v v8, (a0), v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x04, 0x05, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vle8.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x54, 0x05, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vle16.v v8, (a0), v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x54, 0x05, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vle16.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x64, 0x05, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vle32.v v8, (a0), v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x64, 0x05, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vle32.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x74, 0x05, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vle64.v v8, (a0), v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x74, 0x05, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vle64.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x04, 0x05, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vle8ff.v v8, (a0), v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x04, 0x05, 0x03 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vle8ff.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x54, 0x05, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vle16ff.v v8, (a0), v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x54, 0x05, 0x03 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vle16ff.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x64, 0x05, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vle32ff.v v8, (a0), v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x64, 0x05, 0x03 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vle32ff.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x74, 0x05, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vle64ff.v v8, (a0), v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x74, 0x05, 0x03 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vle64ff.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x04, 0xb5, 0x08 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vlse8.v v8, (a0), a1, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x04, 0xb5, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vlse8.v v8, (a0), a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x54, 0xb5, 0x08 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vlse16.v v8, (a0), a1, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x54, 0xb5, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vlse16.v v8, (a0), a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x64, 0xb5, 0x08 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vlse32.v v8, (a0), a1, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x64, 0xb5, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vlse32.v v8, (a0), a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x74, 0xb5, 0x08 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vlse64.v v8, (a0), a1, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x74, 0xb5, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vlse64.v v8, (a0), a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x04, 0x45, 0x04 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vluxei8.v v8, (a0), v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x04, 0x45, 0x06 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vluxei8.v v8, (a0), v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x54, 0x45, 0x04 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vluxei16.v v8, (a0), v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x54, 0x45, 0x06 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vluxei16.v v8, (a0), v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x64, 0x45, 0x04 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vluxei32.v v8, (a0), v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x64, 0x45, 0x06 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vluxei32.v v8, (a0), v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x74, 0x45, 0x04 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vluxei64.v v8, (a0), v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x74, 0x45, 0x06 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vluxei64.v v8, (a0), v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x04, 0x45, 0x0c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vloxei8.v v8, (a0), v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x04, 0x45, 0x0e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vloxei8.v v8, (a0), v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x54, 0x45, 0x0c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vloxei16.v v8, (a0), v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x54, 0x45, 0x0e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vloxei16.v v8, (a0), v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x64, 0x45, 0x0c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vloxei32.v v8, (a0), v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x64, 0x45, 0x0e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vloxei32.v v8, (a0), v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x74, 0x45, 0x0c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vloxei64.v v8, (a0), v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x74, 0x45, 0x0e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vloxei64.v v8, (a0), v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x04, 0x85, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vl1re8.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x54, 0x85, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vl1re16.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x64, 0x85, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vl1re32.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x74, 0x85, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vl1re64.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x04, 0x85, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vl2re8.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x54, 0x85, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vl2re16.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x64, 0x85, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vl2re32.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x74, 0x85, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vl2re64.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x04, 0x85, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vl4re8.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x54, 0x85, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vl4re16.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x64, 0x85, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vl4re32.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x74, 0x85, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vl4re64.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x04, 0x85, 0xe2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vl8re8.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x54, 0x85, 0xe2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vl8re16.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x64, 0x85, 0xe2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vl8re32.v v8, (a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x74, 0x85, 0xe2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vl8re64.v v8, (a0)"
|
||||
@@ -0,0 +1,300 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xb4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmacc.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xb6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmacc.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xb4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmacc.vx v8, a0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xb6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmacc.vx v8, a0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xbc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnmsac.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnmsac.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xbc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnmsac.vx v8, a0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnmsac.vx v8, a0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xa4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmadd.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xa6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmadd.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xa4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmadd.vx v8, a0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xa6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmadd.vx v8, a0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xac ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnmsub.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xae ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnmsub.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xac ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnmsub.vx v8, a0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xae ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vnmsub.vx v8, a0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xf0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmaccu.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xf2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmaccu.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xf0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmaccu.vx v8, a0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xf2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmaccu.vx v8, a0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xf4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmacc.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xf6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmacc.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xf4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmacc.vx v8, a0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xf6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmacc.vx v8, a0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xfc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmaccsu.vv v8, v20, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xfe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmaccsu.vv v8, v20, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xfc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmaccsu.vx v8, a0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xfe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmaccsu.vx v8, a0, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xf8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmaccus.vx v8, a0, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xfa ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmaccus.vx v8, a0, v4"
|
||||
File diff suppressed because it is too large
Load Diff
@@ -0,0 +1,260 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x66 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmand.mm v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x76 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmnand.mm v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmandn.mm v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x6e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmxor.mm v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x6a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmor.mm v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x7a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmnor.mm v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x72 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmorn.mm v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmxnor.mm v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x26, 0x48, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vcpop.m a2, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x26, 0x48, 0x42 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vcpop.m a2, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xa6, 0x48, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfirst.m a2, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xa6, 0x48, 0x42 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vfirst.m a2, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xa4, 0x40, 0x50 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsbf.m v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xa4, 0x40, 0x52 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsbf.m v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xa4, 0x41, 0x50 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsif.m v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xa4, 0x41, 0x52 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsif.m v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x41, 0x50 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsof.m v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x41, 0x52 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsof.m v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x48, 0x50 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "viota.m v8, v4, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x48, 0x52 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "viota.m v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xa4, 0x08, 0x50 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vid.v v8, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xa4, 0x08, 0x52 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vid.v v8"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x42, 0x66 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmmv.m v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x84, 0x6e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmclr.m v8"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x84, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmset.m v8"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x42, 0x76 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmnot.m v8, v4"
|
||||
@@ -0,0 +1,160 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x10 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vminu.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x12 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vminu.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x10 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vminu.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x12 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vminu.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x14 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmin.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x16 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmin.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x14 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmin.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x16 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmin.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x18 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmaxu.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x1a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmaxu.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x18 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmaxu.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x1a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmaxu.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x1c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmax.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x1e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmax.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x1c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmax.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x1e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmax.vx v8, v4, a0"
|
||||
@@ -0,0 +1,320 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x94 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmul.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x96 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmul.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x94 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmul.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x96 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmul.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x9c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmulh.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x9e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmulh.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x9c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmulh.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x9e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmulh.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x90 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmulhu.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x92 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmulhu.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x90 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmulhu.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x92 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmulhu.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x98 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmulhsu.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x9a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmulhsu.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x98 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmulhsu.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x9a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmulhsu.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xec ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmul.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xee ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmul.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xec ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmul.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xee ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmul.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xe0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmulu.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xe2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmulu.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xe0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmulu.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xe2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmulu.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xe8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmulsu.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0xea ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmulsu.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xe8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmulsu.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0xea ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwmulsu.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x9c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsmul.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x9e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsmul.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x9c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsmul.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x9e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsmul.vx v8, v4, a0"
|
||||
@@ -0,0 +1,90 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x0a, 0x5e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmv.v.v v8, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x05, 0x5e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmv.v.x v8, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x07, 0x5e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmv.v.i v8, 15"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x26, 0x40, 0x42 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmv.x.s a2, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x05, 0x42 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmv.s.x v8, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x34, 0x40, 0x9e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmv1r.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x40, 0x9e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmv2r.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x41, 0x9e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmv4r.v v8, v4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x83, 0x9f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmv8r.v v8, v24"
|
||||
@@ -0,0 +1,98 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x85, 0x05, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "mv a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x04, 0xc1, 0x3f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addi s0, sp, 1020"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2e, 0x85 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "mv a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xe0, 0x1f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addi s0, sp, 1020"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x20, 0xc5, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flw ft0, 12(a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x33, 0x87, 0x80, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "mul a4, ra, s0"
|
||||
|
||||
-
|
||||
skip: true
|
||||
skip_reason: >
|
||||
Bad test generated due to the ASUpdater not understanding the
|
||||
inline architecture options syntax in LLVM tests, this test
|
||||
should have been generated with an "a" flag because this
|
||||
instruction belongs to the atomic extension
|
||||
input:
|
||||
bytes: [ 0xaf, 0x22, 0x03, 0x10 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lr.w t0, (t1)"
|
||||
|
||||
-
|
||||
skip: true
|
||||
skip_reason: "Same as above, should have been generated with a 'zba' extension"
|
||||
input:
|
||||
bytes: [ 0xb3, 0x22, 0x73, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sh1add t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x08, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flw fa0, 0(a0)"
|
||||
@@ -0,0 +1,40 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x85, 0x05, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "mv a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x04, 0xc1, 0x3f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addi s0, sp, 1020"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2e, 0x85 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "mv a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xe0, 0x1f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addi s0, sp, 1020"
|
||||
@@ -0,0 +1,60 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vor.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x2a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vor.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vor.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x2a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vor.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vor.vi v8, v4, 15, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x2a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vor.vi v8, v4, 15"
|
||||
@@ -0,0 +1,240 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x5c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmerge.vvm v8, v4, v20, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x5c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmerge.vxm v8, v4, a0, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x47, 0x5c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmerge.vim v8, v4, 15, v0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x38 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vslideup.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x3a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vslideup.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x4f, 0x38 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vslideup.vi v8, v4, 31, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x4f, 0x3a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vslideup.vi v8, v4, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x3c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vslidedown.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x3e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vslidedown.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x4f, 0x3c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vslidedown.vi v8, v4, 31, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x4f, 0x3e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vslidedown.vi v8, v4, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x38 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vslide1up.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x3a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vslide1up.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x3c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vslide1down.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x64, 0x45, 0x3e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vslide1down.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x30 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vrgather.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x32 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vrgather.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x30 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vrgather.vx v8, v4, a0, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x44, 0x45, 0x32 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vrgather.vx v8, v4, a0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x4f, 0x30 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vrgather.vi v8, v4, 31, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0xb4, 0x4f, 0x32 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vrgather.vi v8, v4, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x38 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vrgatherei16.vv v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0x3a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vrgatherei16.vv v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x5e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vcompress.vm v8, v4, v20"
|
||||
@@ -0,0 +1,40 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x63, 0x83, 0x94, 0x06 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "beq s1, s1, 102"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x03, 0x25, 0x16, 0x06 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lw a0, 97(a2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0xd2, 0xff, 0xff ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrwi t0, 4095, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x76, 0xf5, 0x0f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_V", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vsetvli a2, a0, 255"
|
||||
@@ -0,0 +1,90 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x20, 0x10 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "svinval", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sret"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x20, 0x30 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "svinval", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "mret"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x50, 0x10 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "svinval", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "wfi"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x00, 0x12 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "svinval", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sfence.vma zero, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0xb5, 0x12 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "svinval", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sfence.vma a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x00, 0x16 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "svinval", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sinval.vma zero, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0xb5, 0x16 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "svinval", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sinval.vma a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x00, 0x18 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "svinval", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sfence.w.inval"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x10, 0x18 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "svinval", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sfence.inval.ir"
|
||||
@@ -0,0 +1,210 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vredsum.vs v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vredsum.vs v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x18 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vredmaxu.vs v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x1a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vredmaxu.vs v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x1c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vredmax.vs v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x1e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vredmax.vs v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x10 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vredminu.vs v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x12 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vredminu.vs v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x14 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vredmin.vs v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x16 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vredmin.vs v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x04 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vredand.vs v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x06 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vredand.vs v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x08 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vredor.vs v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vredor.vs v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x0c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vredxor.vs v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x24, 0x4a, 0x0e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vredxor.vs v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwredsumu.vs v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0xc2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwredsumu.vs v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0xc4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwredsum.vs v8, v4, v20, v0.t"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x04, 0x4a, 0xc6 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vwredsum.vs v8, v4, v20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x20, 0x4a, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV64", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vredsum.vs v0, v4, v20, v0.t"
|
||||
@@ -0,0 +1,280 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xa0, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, henvcfgh, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xa0, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, henvcfgh, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x50, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, htimedeltah, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x50, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, htimedeltah, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xd0, 0x25 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, vstimecmph, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xd0, 0x25 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, vstimecmph, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xc0, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hstateen0h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xc0, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hstateen0h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xd0, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hstateen1h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xd0, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hstateen1h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xe0, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hstateen2h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xe0, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hstateen2h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xf0, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hstateen3h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xf0, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hstateen3h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x30, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hidelegh, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x30, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hidelegh, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x80, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hvienh, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x80, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hvienh, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x50, 0x65 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hviph, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x50, 0x65 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hviph, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x60, 0x65 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hviprio1h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x60, 0x65 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hviprio1h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x70, 0x65 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hviprio2h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x70, 0x65 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hviprio2h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x40, 0x21 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, vsieh, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x40, 0x21 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, vsieh, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x40, 0x25 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, vsiph, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x40, 0x25 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, vsiph, zero"
|
||||
@@ -0,0 +1,20 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x34, 0x48, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vadd.vi v8, v4, -16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x57, 0x34, 0x48, 0x72 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_V" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "vmsleu.vi v8, v4, -16"
|
||||
File diff suppressed because it is too large
Load Diff
@@ -0,0 +1,60 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xd0, 0x15 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, stimecmph, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xd0, 0x15 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, stimecmph, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x40, 0x11 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, sieh, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x40, 0x11 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, sieh, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x40, 0x15 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, siph, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x40, 0x15 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, siph, zero"
|
||||
@@ -0,0 +1,640 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x00, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, cycleh, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x00, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, cycleh, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x10, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, timeh, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x10, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, timeh, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x20, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, instreth, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x20, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, instreth, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x30, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter3h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x30, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter3h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x40, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter4h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x40, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter4h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x50, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter5h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x50, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter5h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x60, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter6h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x60, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter6h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x70, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter7h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x70, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter7h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x80, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter8h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x80, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter8h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x90, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter9h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x90, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter9h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xa0, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter10h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xa0, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter10h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xb0, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter11h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xb0, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter11h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xc0, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter12h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xc0, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter12h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xd0, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter13h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xd0, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter13h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xe0, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter14h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xe0, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter14h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xf0, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter15h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xf0, 0xc8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter15h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x00, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter16h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x00, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter16h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x10, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter17h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x10, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter17h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x20, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter18h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x20, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter18h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x30, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter19h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x30, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter19h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x40, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter20h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x40, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter20h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x50, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter21h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x50, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter21h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x60, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter22h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x60, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter22h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x70, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter23h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x70, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter23h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x80, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter24h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x80, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter24h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0x90, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter25h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0x90, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter25h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xa0, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter26h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xa0, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter26h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xb0, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter27h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xb0, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter27h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xc0, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter28h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xc0, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter28h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xd0, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter29h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xd0, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter29h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xe0, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter30h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xe0, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter30h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x23, 0xf0, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t1, hpmcounter31h, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x23, 0xf0, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs t2, hpmcounter31h, zero"
|
||||
@@ -0,0 +1,20 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xfd, 0x2f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.jal 2046"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xfd, 0x15 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.addi a1, -1"
|
||||
@@ -0,0 +1,350 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x82, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.lwsp ra, 0(sp)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x86, 0xdf ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.swsp ra, 252(sp)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x10, 0x41 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.lw a2, 0(a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xfc, 0xde ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.sw a5, 124(a3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x02, 0x44 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.lwsp s0, 0(sp)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x22, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.swsp s0, 0(sp)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x80, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.lw s0, 0(s1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x80, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.sw s0, 0(s1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x01, 0xb0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.j -2048"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x82, 0x88 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.jr a7"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x82, 0x95 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.jalr a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x81, 0xd2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.beqz a3, -256"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xfd, 0xef ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.bnez a5, 254"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xfd, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.li a7, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x81, 0x16 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.addi a3, -32"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x01, 0x71 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.addi16sp sp, -512"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x7d, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.addi16sp sp, 496"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf4, 0x1f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.addi4spn a3, sp, 1020"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x54, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.addi4spn a3, sp, 4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x86, 0x05 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.slli a1, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xfd, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.srli a3, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x09, 0x87 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.srai a4, 2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xbd, 0x8b ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.andi a5, 15"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa2, 0x88 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.mv a7, s0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf1, 0x8d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.and a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x55, 0x8e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.or a2, a3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb9, 0x8e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.xor a3, a4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x1d, 0x8f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.sub a4, a5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x01, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.nop"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x02, 0x90 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.ebreak"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x05, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.lui s0, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x7d, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.lui s0, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x01, 0x74 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.lui s0, 1048544"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x7d, 0x74 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.lui s0, 1048575"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.unimp"
|
||||
@@ -0,0 +1,480 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xfd, 0xcd, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fadd.s fs10, fs11, ft8, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x30, 0xc5, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fld ft0, 12(a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x87, 0xb0, 0x40, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fld ft1, 4(ra)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0xb1, 0x06, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fld ft2, -2048(a3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x87, 0xb1, 0x04, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fld ft3, -2048(s1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x32, 0xf9, 0x7f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fld ft4, 2047(s2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x87, 0xb2, 0x09, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fld ft5, 0(s3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa7, 0x3f, 0x6a, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsd ft6, 2047(s4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x27, 0xb0, 0x7a, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsd ft7, -2048(s5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x27, 0x30, 0x8b, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsd fs0, -2048(s6)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa7, 0xb3, 0x9b, 0x3e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsd fs1, 999(s7)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x43, 0xf5, 0xc5, 0x6a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmadd.d fa0, fa1, fa2, fa3, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x47, 0xf7, 0x07, 0x8b ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmsub.d fa4, fa5, fa6, fa7, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4b, 0xf9, 0x49, 0xab ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmsub.d fs2, fs3, fs4, fs5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4f, 0xfb, 0x8b, 0xcb ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmadd.d fs6, fs7, fs8, fs9, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xfd, 0xcd, 0x03 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fadd.d fs10, fs11, ft8, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x7e, 0xff, 0x0b ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsub.d ft9, ft10, ft11, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf0, 0x20, 0x12 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmul.d ft0, ft1, ft2, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x71, 0x52, 0x1a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fdiv.d ft3, ft4, ft5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf3, 0x03, 0x5a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsqrt.d ft6, ft7, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x04, 0xb5, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnj.d fs1, fa0, fa1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x95, 0xe6, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnjn.d fa1, fa3, fa4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x26, 0xb6, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnjx.d fa3, fa2, fa1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x07, 0x18, 0x2b ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmin.d fa5, fa6, fa7"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x99, 0x49, 0x2b ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmax.d fs2, fs3, fs4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x7a, 0x1b, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.d fs5, fs6, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x0b, 0x0c, 0x42 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.d.s fs7, fs8"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x3b, 0x0c, 0x42 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.d.s fs7, fs8, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x25, 0x9c, 0xa3 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "feq.d a1, fs8, fs9"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x16, 0xbd, 0xa3 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flt.d a2, fs10, fs11"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x06, 0xde, 0xa3 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fle.d a3, ft8, ft9"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x16, 0x0f, 0xe2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fclass.d a3, ft10"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf7, 0x0f, 0xc2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.w.d a4, ft11, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x80, 0x07, 0xd2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.d.w ft0, a5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xb0, 0x07, 0xd2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.d.w ft0, a5, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x00, 0x18, 0xd2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.d.wu ft1, a6"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x30, 0x18, 0xd2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.d.wu ft1, a6, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x43, 0x85, 0xc5, 0x6a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmadd.d fa0, fa1, fa2, fa3, rne"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x47, 0x97, 0x07, 0x8b ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmsub.d fa4, fa5, fa6, fa7, rtz"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4b, 0xa9, 0x49, 0xab ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmsub.d fs2, fs3, fs4, fs5, rdn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4f, 0xbb, 0x8b, 0xcb ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmadd.d fs6, fs7, fs8, fs9, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xcd, 0xcd, 0x03 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fadd.d fs10, fs11, ft8, rmm"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x80, 0x20, 0x12 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmul.d ft0, ft1, ft2, rne"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x11, 0x52, 0x1a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fdiv.d ft3, ft4, ft5, rtz"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xa3, 0x03, 0x5a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsqrt.d ft6, ft7, rdn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x3a, 0x1b, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.d fs5, fs6, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xc7, 0x0f, 0xc2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.w.d a4, ft11, rmm"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x77, 0x1f, 0xc2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.wu.d a5, ft10, dyn"
|
||||
@@ -0,0 +1,40 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x7e, 0x34 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.fldsp fs0, 504(sp)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xc6, 0xbf ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.fsdsp fa7, 504(sp)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf4, 0x3f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.fld fa3, 248(a5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf0, 0xbd ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.fsd fa2, 248(a1)"
|
||||
@@ -0,0 +1,490 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x37, 0x10, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lui zero, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x97, 0x20, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "auipc ra, 2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x6f, 0x01, 0x40, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "jal sp, 4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xe7, 0x81, 0x41, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "jalr gp, 4(gp)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x63, 0x04, 0x52, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "beq tp, t0, 8"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x63, 0x16, 0x73, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "bne t1, t2, 12"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x63, 0x48, 0x94, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "blt s0, s1, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x63, 0x5a, 0xb5, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "bge a0, a1, 20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x63, 0x7c, 0xd6, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "bgeu a2, a3, 24"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x03, 0x87, 0x97, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lb a4, 25(a5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x03, 0x90, 0xa0, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lh zero, 26(ra)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x03, 0xa1, 0xc1, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lw sp, 28(gp)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x03, 0xc2, 0xd2, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lbu tp, 29(t0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x03, 0xd3, 0xe3, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lhu t1, 30(t2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa3, 0x8f, 0x84, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sb s0, 31(s1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x23, 0x90, 0xa5, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sh a0, 32(a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x23, 0xa2, 0xc6, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sw a2, 36(a3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x87, 0x57, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addi a4, a5, 37"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x25, 0xc6, 0xfe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "slti a0, a2, -20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x42, 0xd3, 0xf9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "xori tp, t1, -99"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0xe5, 0x05, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "ori a0, a1, -2048"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x70, 0xf1, 0x7f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "andi ra, sp, 2047"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x13, 0xf3, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "slli t1, t1, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x55, 0x07, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "srli a0, a4, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x55, 0xf1, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "srai a1, sp, 15"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x12, 0xd3, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "slli t0, t1, 13"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x00, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "add ra, zero, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x82, 0x63, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sub t0, t2, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x17, 0xd7, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sll a5, a4, a3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x33, 0x24, 0x84, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "slt s0, s0, s0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x31, 0xb5, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sltu gp, a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x44, 0x94, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "xor s1, s0, s1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x33, 0x55, 0x54, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "srl a0, s0, t0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0xd2, 0x06, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sra t0, a3, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x67, 0x13, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "or a5, t1, ra"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x33, 0xf5, 0xd4, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "and a0, s1, a3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0f, 0x00, 0xf0, 0x0f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fence iorw, iorw"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0f, 0x00, 0x30, 0x83 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fence.tso"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0f, 0x10, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fence.i"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "ecall"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x10, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "ebreak"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x10, 0x00, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "unimp"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x12, 0xf3, 0xff ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrw t0, 4095, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x24, 0x00, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs s0, cycle, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0xa4, 0x17, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs s0, fflags, a5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0xb1, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrc sp, 0, ra"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x57, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrwi a5, 0, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0xe3, 0xff, 0xff ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrsi t2, 4095, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0xf3, 0x02, 0x14 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_E", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrci t1, sscratch, 5"
|
||||
@@ -0,0 +1,480 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x20, 0xc5, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flw ft0, 12(a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x87, 0xa0, 0x40, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flw ft1, 4(ra)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0xa1, 0x06, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flw ft2, -2048(a3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x87, 0xa1, 0x04, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flw ft3, -2048(s1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x22, 0xf9, 0x7f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flw ft4, 2047(s2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x87, 0xa2, 0x09, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flw ft5, 0(s3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa7, 0x2f, 0x6a, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsw ft6, 2047(s4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x27, 0xa0, 0x7a, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsw ft7, -2048(s5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x27, 0x20, 0x8b, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsw fs0, -2048(s6)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa7, 0xa3, 0x9b, 0x3e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsw fs1, 999(s7)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x43, 0xf5, 0xc5, 0x68 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmadd.s fa0, fa1, fa2, fa3, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x47, 0xf7, 0x07, 0x89 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmsub.s fa4, fa5, fa6, fa7, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4b, 0xf9, 0x49, 0xa9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmsub.s fs2, fs3, fs4, fs5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4f, 0xfb, 0x8b, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmadd.s fs6, fs7, fs8, fs9, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xfd, 0xcd, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fadd.s fs10, fs11, ft8, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x7e, 0xff, 0x09 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsub.s ft9, ft10, ft11, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf0, 0x20, 0x10 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmul.s ft0, ft1, ft2, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x71, 0x52, 0x18 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fdiv.s ft3, ft4, ft5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf3, 0x03, 0x58 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsqrt.s ft6, ft7, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x04, 0xb5, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnj.s fs1, fa0, fa1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x95, 0xe6, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnjn.s fa1, fa3, fa4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xa7, 0xc6, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnjx.s fa4, fa3, fa2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x07, 0x18, 0x29 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmin.s fa5, fa6, fa7"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x99, 0x49, 0x29 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmax.s fs2, fs3, fs4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf5, 0x0a, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.w.s a0, fs5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x75, 0x1b, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.wu.s a1, fs6, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x86, 0x0b, 0xe0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmv.x.w a2, fs7"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x25, 0x9c, 0xa1 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "feq.s a1, fs8, fs9"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x16, 0xbd, 0xa1 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flt.s a2, fs10, fs11"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x06, 0xde, 0xa1 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fle.s a3, ft8, ft9"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x16, 0x0f, 0xe0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fclass.s a3, ft10"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x7f, 0x07, 0xd0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.w ft11, a4, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf0, 0x17, 0xd0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.wu ft0, a5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x00, 0x08, 0xf0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmv.w.x ft1, a6"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x43, 0x85, 0xc5, 0x68 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmadd.s fa0, fa1, fa2, fa3, rne"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x47, 0x97, 0x07, 0x89 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmsub.s fa4, fa5, fa6, fa7, rtz"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4b, 0xa9, 0x49, 0xa9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmsub.s fs2, fs3, fs4, fs5, rdn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4f, 0xbb, 0x8b, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmadd.s fs6, fs7, fs8, fs9, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x43, 0xc5, 0xc5, 0x68 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmadd.s fa0, fa1, fa2, fa3, rmm"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x8d, 0xcd, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fadd.s fs10, fs11, ft8, rne"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x1e, 0xff, 0x09 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsub.s ft9, ft10, ft11, rtz"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xa0, 0x20, 0x10 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmul.s ft0, ft1, ft2, rdn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x31, 0x52, 0x18 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fdiv.s ft3, ft4, ft5, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xc3, 0x03, 0x58 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsqrt.s ft6, ft7, rmm"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xb5, 0x0a, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.w.s a0, fs5, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x25, 0x1b, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.wu.s a1, fs6, rdn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x1f, 0x07, 0xd0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.w ft11, a4, rtz"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x80, 0x17, 0xd0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.wu ft0, a5, rne"
|
||||
@@ -0,0 +1,40 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x7e, 0x74 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.flwsp fs0, 252(sp)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xc6, 0xff ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.fswsp fa7, 252(sp)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf4, 0x7f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.flw fa3, 124(a5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf0, 0xfd ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_C", "CS_MODE_RISCV_F", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.fsw fa2, 124(a1)"
|
||||
@@ -0,0 +1,40 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x85, 0xf5, 0xff ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addi a0, a1, -1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0xe6, 0x06, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "ori a2, a3, -2048"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x83, 0x25, 0xb6, 0x9a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lw a1, -1621(a2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x23, 0x2c, 0xb6, 0xfe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sw a1, -8(a2)"
|
||||
@@ -0,0 +1,850 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x37, 0x25, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lui a0, 2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb7, 0x0d, 0x00, 0x87 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lui s11, 552960"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x37, 0x05, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lui a0, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb7, 0xf2, 0xff, 0xff ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lui t0, 1048575"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb7, 0x01, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lui gp, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x37, 0xe5, 0x01, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lui a0, 30"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x37, 0xf5, 0x01, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lui a0, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x17, 0x25, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "auipc a0, 2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x97, 0x0d, 0x00, 0x87 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "auipc s11, 552960"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x97, 0xf2, 0xff, 0xff ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "auipc t0, 1048575"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x97, 0x01, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "auipc gp, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x17, 0xe5, 0x01, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "auipc a0, 30"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x6f, 0xf6, 0xff, 0x7f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "jal a2, 1048574"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xef, 0x06, 0x00, 0x10 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "jal a3, 256"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x6f, 0x05, 0xe0, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "jal a0, 30"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x6f, 0x04, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "jal s0, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x6f, 0x04, 0xc0, 0x09 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "jal s0, 156"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x67, 0x85, 0x05, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "jalr a0, -2048(a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xe7, 0x03, 0xf3, 0x7f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "jalr t2, 2047(t1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x67, 0x01, 0x00, 0x10 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "jalr sp, 256(zero)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xe7, 0x05, 0xe6, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "jalr a1, 30(a2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x63, 0x83, 0x94, 0x06 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "beq s1, s1, 102"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x63, 0x10, 0xf7, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "bne a4, a5, -4096"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xe3, 0x4f, 0x31, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "blt sp, gp, 4094"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xe3, 0x50, 0x19, 0xf2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "bge s2, ra, -224"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x63, 0x60, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "bltu zero, zero, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x63, 0x70, 0x2c, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "bgeu s8, sp, 512"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x63, 0xff, 0x62, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "bgeu t0, t1, 30"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x83, 0x89, 0x40, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lb s3, 4(ra)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x03, 0x13, 0x00, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lh t1, -2048(zero)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x03, 0x13, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lh t1, 0(zero)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x03, 0x11, 0xf5, 0x7f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lh sp, 2047(a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x03, 0x25, 0x16, 0x06 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lw a0, 97(a2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x83, 0x02, 0xe3, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lb t0, 30(t1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x03, 0x84, 0x04, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lb s0, 0(s1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x03, 0x84, 0xc4, 0x09 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lb s0, 156(s1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa3, 0x0f, 0xa6, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sb a0, 2047(a2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x23, 0x10, 0xcf, 0x81 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sh t3, -2048(t5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x23, 0x10, 0xcf, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sh t3, 0(t5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa3, 0x23, 0x10, 0x3e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sw ra, 999(zero)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x23, 0xaf, 0xa2, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sw a0, 30(t0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x23, 0xa0, 0x84, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sw s0, 0(s1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x23, 0xae, 0x84, 0x08 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sw s0, 156(s1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x00, 0x21, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addi ra, sp, 2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x00, 0xe1, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addi ra, sp, 30"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x00, 0x01, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addi ra, sp, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x00, 0xc1, 0x09 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "addi ra, sp, 156"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x25, 0xc6, 0xfe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "slti a0, a2, -20"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0xb9, 0x09, 0x05 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sltiu s2, s3, 80"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x42, 0xd3, 0xf9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "xori tp, t1, -99"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0xe5, 0x05, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "ori a0, a1, -2048"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0xe5, 0x05, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "ori a0, a1, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x70, 0xf1, 0x7f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "andi ra, sp, 2047"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x1e, 0xfe, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "slli t3, t3, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x55, 0x07, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "srli a0, a4, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x56, 0xf1, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "srai a2, sp, 15"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x13, 0x1e, 0xee, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "slli t3, t3, 30"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x00, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "add ra, zero, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x82, 0x63, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sub t0, t2, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x17, 0xd7, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sll a5, a4, a3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x33, 0x24, 0x84, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "slt s0, s0, s0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x31, 0xb5, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sltu gp, a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x33, 0x49, 0x89, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "xor s2, s2, s8"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x33, 0x55, 0x54, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "srl a0, s0, t0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x52, 0x09, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sra t0, s2, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x33, 0x6d, 0x13, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "or s10, t1, ra"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x33, 0x75, 0x39, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "and a0, s2, s3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0f, 0x00, 0xf0, 0x0f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fence iorw, iorw"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0f, 0x00, 0x30, 0x0c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fence io, rw"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0f, 0x00, 0x10, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fence r, w"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0f, 0x00, 0xa0, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fence w, ir"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0f, 0x00, 0x30, 0x83 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fence.tso"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0f, 0x10, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fence.i"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "ecall"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x10, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "ebreak"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x10, 0x00, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "unimp"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x12, 0xf3, 0xff ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrw t0, 4095, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x94, 0xf4, 0xff ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrw s0, 4095, s1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x94, 0x14, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrw s0, fflags, s1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x24, 0x00, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs s0, cycle, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0xa9, 0x1a, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrs s3, fflags, s5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0xb1, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrc sp, 0, ra"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x57, 0x00, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrwi a5, 0, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0xe3, 0xff, 0xff ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrsi t2, 4095, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0xf3, 0x02, 0x14 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "csrrci t1, sscratch, 5"
|
||||
@@ -0,0 +1,140 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x00, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hfence.gvma zero, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x05, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hfence.gvma a0, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x00, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hfence.vvma zero, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x05, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hfence.vvma a0, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0xc5, 0x05, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hlv.b a0, (a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0xc5, 0x15, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hlv.bu a0, (a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x45, 0x06, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hlv.h a1, (a2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0xc5, 0x15, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hlv.hu a1, (a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x45, 0x36, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hlvx.hu a1, (a2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x46, 0x06, 0x68 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hlv.w a2, (a2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0xc6, 0x36, 0x68 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hlvx.wu a2, (a3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0xc0, 0xa5, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hsv.b a0, (a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0xc0, 0xa5, 0x66 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hsv.h a0, (a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0xc0, 0xa5, 0x6a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hsv.w a0, (a1)"
|
||||
@@ -0,0 +1,140 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x00, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hfence.vvma zero, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0xb5, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hfence.vvma a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0x00, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hfence.gvma zero, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x00, 0xb5, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hfence.gvma a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0xc5, 0x05, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hlv.b a0, (a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0xc5, 0x15, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hlv.bu a0, (a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x45, 0x06, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hlv.h a1, (a2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0xc5, 0x15, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hlv.hu a1, (a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf3, 0x45, 0x36, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hlvx.hu a1, (a2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0x46, 0x06, 0x68 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hlv.w a2, (a2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0xc6, 0x36, 0x68 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hlvx.wu a2, (a3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0xc0, 0xa5, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hsv.b a0, (a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0xc0, 0xa5, 0x66 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hsv.h a0, (a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x73, 0xc0, 0xa5, 0x6a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "h", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "hsv.w a0, (a1)"
|
||||
@@ -0,0 +1,80 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x33, 0x87, 0x80, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "mul a4, ra, s0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x10, 0x00, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "mulh ra, zero, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0xa2, 0x63, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "mulhsu t0, t2, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x37, 0xd7, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "mulhu a5, a4, a3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x33, 0x44, 0x84, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "div s0, s0, s0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x51, 0xb5, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "divu gp, a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x33, 0x69, 0x89, 0x03 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "rem s2, s2, s8"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x33, 0x79, 0x89, 0x03 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "remu s2, s2, s8"
|
||||
@@ -0,0 +1,20 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x8b, 0x12, 0x13, 0x88 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADBS" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.tst t0, t1, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x8b, 0x12, 0xf3, 0x89 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADBS" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.tst t0, t1, 31"
|
||||
@@ -0,0 +1,80 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xe5, 0xc5, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_MODE_RISCV_XTHEADFMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.flrd fa0, a1, a2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xe5, 0xc5, 0x66 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_MODE_RISCV_XTHEADFMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.flrd fa0, a1, a2, 3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xe5, 0xc5, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_MODE_RISCV_XTHEADFMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.flrw fa0, a1, a2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xe5, 0xc5, 0x46 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_MODE_RISCV_XTHEADFMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.flrw fa0, a1, a2, 3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xf5, 0xc5, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_MODE_RISCV_XTHEADFMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.fsrd fa0, a1, a2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xf5, 0xc5, 0x66 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_MODE_RISCV_XTHEADFMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.fsrd fa0, a1, a2, 3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xf5, 0xc5, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_MODE_RISCV_XTHEADFMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.fsrw fa0, a1, a2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xf5, 0xc5, 0x46 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_D", "CS_MODE_RISCV_XTHEADFMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.fsrw fa0, a1, a2, 3"
|
||||
@@ -0,0 +1,40 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x95, 0xc5, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMAC" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.mula a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x95, 0xc5, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMAC" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.mulah a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x95, 0xc5, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMAC" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.muls a0, a1, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x95, 0xc5, 0x2a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMAC" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.mulsh a0, a1, a2"
|
||||
@@ -0,0 +1,320 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0x05, 0x5c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lwia a0, (a1), 0, 2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0x05, 0x4f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lwib a0, (a1), -16, 3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0x05, 0x3c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lhia a0, (a1), 0, 2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0x05, 0x2f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lhib a0, (a1), -16, 3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0x05, 0xb8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lhuia a0, (a1), 0, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0xf5, 0xaa ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lhuib a0, (a1), 15, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0x05, 0x1c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lbia a0, (a1), 0, 2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0x05, 0x0f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lbib a0, (a1), -16, 3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0x05, 0x98 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lbuia a0, (a1), 0, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0xf5, 0x8a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lbuib a0, (a1), 15, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xd5, 0x05, 0x5c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.swia a0, (a1), 0, 2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xd5, 0x15, 0x4e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.swib a0, (a1), 1, 3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xd5, 0x45, 0x38 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.shia a0, (a1), 4, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xd5, 0xd5, 0x2a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.shib a0, (a1), 13, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xd5, 0xe5, 0x1c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.sbia a0, (a1), 14, 2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xd5, 0xf5, 0x0e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.sbib a0, (a1), 15, 3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0xc5, 0x42 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lrw a0, a1, a2, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0xc5, 0x26 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lrh a0, a1, a2, 3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0xc5, 0xa0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lrhu a0, a1, a2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0xc5, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lrb a0, a1, a2, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0xc5, 0x84 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lrbu a0, a1, a2, 2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xd5, 0xc5, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.srw a0, a1, a2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xd5, 0xc5, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.srh a0, a1, a2, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xd5, 0xc5, 0x04 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.srb a0, a1, a2, 2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0xc5, 0x52 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lurw a0, a1, a2, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0xc5, 0x36 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lurh a0, a1, a2, 3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0xc5, 0xb0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lurhu a0, a1, a2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0xc5, 0x12 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lurb a0, a1, a2, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xc5, 0xc5, 0x94 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lurbu a0, a1, a2, 2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xd5, 0xc5, 0x50 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.surw a0, a1, a2, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xd5, 0xc5, 0x32 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.surh a0, a1, a2, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0xd5, 0xc5, 0x14 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMIDX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.surb a0, a1, a2, 2"
|
||||
@@ -0,0 +1,30 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x45, 0xb6, 0xe2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMPAIR" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lwd a0, a1, (a2), 1, 3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x45, 0xb6, 0xf4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMPAIR" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.lwud a0, a1, (a2), 2, 3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x0b, 0x55, 0xb6, 0xe0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_XTHEADMEMPAIR" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "th.swd a0, a1, (a2), 0, 3"
|
||||
@@ -0,0 +1,360 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x27, 0x14, 0x08 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoswap.w a4, ra, (s0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xa5, 0xc6, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoadd.w a1, a2, (a3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x26, 0xd7, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoxor.w a2, a3, (a4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xa6, 0xe7, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoand.w a3, a4, (a5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x27, 0xf8, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoor.w a4, a5, (a6)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xa7, 0x08, 0x81 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amomin.w a5, a6, (a7)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xab, 0x6a, 0xa1 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amomax.w s7, s6, (s5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x2b, 0x5a, 0xc1 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amominu.w s6, s5, (s4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xaa, 0x49, 0xe1 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amomaxu.w s5, s4, (s3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x27, 0x14, 0x0c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoswap.w.aq a4, ra, (s0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xa5, 0xc6, 0x04 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoadd.w.aq a1, a2, (a3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x26, 0xd7, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoxor.w.aq a2, a3, (a4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xa6, 0xe7, 0x64 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoand.w.aq a3, a4, (a5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x27, 0xf8, 0x44 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoor.w.aq a4, a5, (a6)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xa7, 0x08, 0x85 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amomin.w.aq a5, a6, (a7)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xab, 0x6a, 0xa5 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amomax.w.aq s7, s6, (s5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x2b, 0x5a, 0xc5 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amominu.w.aq s6, s5, (s4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xaa, 0x49, 0xe5 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amomaxu.w.aq s5, s4, (s3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x27, 0x14, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoswap.w.rl a4, ra, (s0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xa5, 0xc6, 0x02 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoadd.w.rl a1, a2, (a3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x26, 0xd7, 0x22 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoxor.w.rl a2, a3, (a4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xa6, 0xe7, 0x62 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoand.w.rl a3, a4, (a5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x27, 0xf8, 0x42 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoor.w.rl a4, a5, (a6)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xa7, 0x08, 0x83 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amomin.w.rl a5, a6, (a7)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xab, 0x6a, 0xa3 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amomax.w.rl s7, s6, (s5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x2b, 0x5a, 0xc3 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amominu.w.rl s6, s5, (s4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xaa, 0x49, 0xe3 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amomaxu.w.rl s5, s4, (s3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x27, 0x14, 0x0e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoswap.w.aqrl a4, ra, (s0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xa5, 0xc6, 0x06 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoadd.w.aqrl a1, a2, (a3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x26, 0xd7, 0x26 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoxor.w.aqrl a2, a3, (a4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xa6, 0xe7, 0x66 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoand.w.aqrl a3, a4, (a5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x27, 0xf8, 0x46 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amoor.w.aqrl a4, a5, (a6)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xa7, 0x08, 0x87 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amomin.w.aqrl a5, a6, (a7)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xab, 0x6a, 0xa7 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amomax.w.aqrl s7, s6, (s5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x2b, 0x5a, 0xc7 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amominu.w.aqrl s6, s5, (s4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xaa, 0x49, 0xe7 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amomaxu.w.aqrl s5, s4, (s3)"
|
||||
+100
@@ -0,0 +1,100 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xa5, 0xd7, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zacas", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amocas.w a1, a3, (a5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0xa0, 0x07, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zacas", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amocas.w zero, zero, (a5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0xa0, 0x07, 0x2c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zacas", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amocas.w.aq zero, zero, (a5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0xa0, 0x07, 0x2a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zacas", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amocas.w.rl zero, zero, (a5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0xa0, 0x07, 0x2e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zacas", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amocas.w.aqrl zero, zero, (a5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0xb5, 0xc5, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zacas", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amocas.d a0, a2, (a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0xb0, 0x05, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zacas", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amocas.d zero, zero, (a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0xb0, 0x05, 0x2c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zacas", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amocas.d.aq zero, zero, (a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0xb0, 0x05, 0x2a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zacas", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amocas.d.rl zero, zero, (a1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0xb0, 0x05, 0x2e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zacas", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "amocas.d.aqrl zero, zero, (a1)"
|
||||
@@ -0,0 +1,80 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0x22, 0x03, 0x10 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lr.w t0, (t1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0xa3, 0x03, 0x14 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lr.w.aq t1, (t2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0x23, 0x0e, 0x12 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lr.w.rl t2, (t3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0xae, 0x0e, 0x16 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "lr.w.aqrl t3, (t4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xaf, 0xee, 0x19 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sc.w t6, t5, (t4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x2f, 0xde, 0x1d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sc.w.aq t5, t4, (t3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xaf, 0xae, 0xc3, 0x1b ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sc.w.rl t4, t3, (t2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x2f, 0x2e, 0x73, 0x1e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_A", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sc.w.aqrl t3, t2, (t1)"
|
||||
@@ -0,0 +1,30 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x22, 0x73, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBA" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sh1add t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x42, 0x73, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBA" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sh2add t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x62, 0x73, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBA" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sh3add t0, t1, t2"
|
||||
@@ -0,0 +1,40 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x42, 0x03, 0x08 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "zext.h t0, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x52, 0xf3, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "rori t0, t1, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x52, 0x03, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "rori t0, t1, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x52, 0x83, 0x69 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "rev8 t0, t1"
|
||||
@@ -0,0 +1,150 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x12, 0x03, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "clz t0, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x12, 0x13, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "ctz t0, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x12, 0x23, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cpop t0, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x12, 0x43, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sext.b t0, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x12, 0x53, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "sext.h t0, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x42, 0x73, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "min t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x52, 0x73, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "minu t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x62, 0x73, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "max t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x72, 0x73, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "maxu t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x72, 0x73, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "andn t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x62, 0x73, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "orn t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x42, 0x73, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "xnor t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x12, 0x73, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "rol t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x52, 0x73, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "ror t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x52, 0x73, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBB", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "orc.b t0, t1"
|
||||
@@ -0,0 +1,30 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x12, 0x73, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBC" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "clmul t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x22, 0x73, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBC" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "clmulr t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x32, 0x73, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBC" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "clmulh t0, t1, t2"
|
||||
@@ -0,0 +1,30 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x52, 0x83, 0x69 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKB" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "rev8 t0, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x12, 0xf3, 0x08 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKB" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "zip t0, t1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x52, 0xf3, 0x08 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKB" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "unzip t0, t1"
|
||||
@@ -0,0 +1,110 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x52, 0x73, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKB" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "ror t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x12, 0x73, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKB" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "rol t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x52, 0xf3, 0x61 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKB" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "rori t0, t1, 31"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x52, 0x03, 0x60 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKB" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "rori t0, t1, 0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x72, 0x73, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKB" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "andn t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x62, 0x73, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKB" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "orn t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x42, 0x73, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKB" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "xnor t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x42, 0x73, 0x08 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKB" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "pack t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x42, 0x03, 0x08 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKB" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "pack t0, t1, zero"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x72, 0x73, 0x08 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKB" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "packh t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x52, 0x73, 0x68 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKB" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "brev8 t0, t1"
|
||||
@@ -0,0 +1,20 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x12, 0x73, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKC" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "clmul t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x32, 0x73, 0x0a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKC" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "clmulh t0, t1, t2"
|
||||
@@ -0,0 +1,20 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x42, 0x73, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "xperm8 t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x22, 0x73, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBKX" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "xperm4 t0, t1, t2"
|
||||
@@ -0,0 +1,80 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x12, 0x73, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBS" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "bclr t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x12, 0x73, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBS" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "bset t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x12, 0x73, 0x68 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBS" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "binv t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xb3, 0x52, 0x73, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBS" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "bext t0, t1, t2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x12, 0x13, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBS" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "bclri t0, t1, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x12, 0x13, 0x28 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBS" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "bseti t0, t1, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x12, 0x13, 0x68 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBS" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "binvi t0, t1, 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x93, 0x52, 0x13, 0x48 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZBS" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "bexti t0, t1, 1"
|
||||
+160
@@ -0,0 +1,160 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x61, 0x9c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_MODE_RISCV_ZBB", "CS_MODE_RISCV_ZBA", "+zcb", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.zext.b s0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x65, 0x9c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_MODE_RISCV_ZBB", "CS_MODE_RISCV_ZBA", "+zcb", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.sext.b s0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x69, 0x9c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_MODE_RISCV_ZBB", "CS_MODE_RISCV_ZBA", "+zcb", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.zext.h s0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x6d, 0x9c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_MODE_RISCV_ZBB", "CS_MODE_RISCV_ZBA", "+zcb", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.sext.h s0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x75, 0x9c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_MODE_RISCV_ZBB", "CS_MODE_RISCV_ZBA", "+zcb", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.not s0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x45, 0x9c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_MODE_RISCV_ZBB", "CS_MODE_RISCV_ZBA", "+zcb", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.mul s0, s1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x3c, 0x83 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_MODE_RISCV_ZBB", "CS_MODE_RISCV_ZBA", "+zcb", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.lbu a5, 2(a4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x3c, 0x87 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_MODE_RISCV_ZBB", "CS_MODE_RISCV_ZBA", "+zcb", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.lhu a5, 2(a4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x7c, 0x87 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_MODE_RISCV_ZBB", "CS_MODE_RISCV_ZBA", "+zcb", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.lh a5, 2(a4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x3c, 0x8b ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_MODE_RISCV_ZBB", "CS_MODE_RISCV_ZBA", "+zcb", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.sb a5, 2(a4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x3c, 0x8f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_MODE_RISCV_ZBB", "CS_MODE_RISCV_ZBA", "+zcb", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.sh a5, 2(a4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x80, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_MODE_RISCV_ZBB", "CS_MODE_RISCV_ZBA", "+zcb", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.lbu s0, 0(s1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x80, 0x84 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_MODE_RISCV_ZBB", "CS_MODE_RISCV_ZBA", "+zcb", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.lhu s0, 0(s1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xc0, 0x84 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_MODE_RISCV_ZBB", "CS_MODE_RISCV_ZBA", "+zcb", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.lh s0, 0(s1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x80, 0x88 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_MODE_RISCV_ZBB", "CS_MODE_RISCV_ZBA", "+zcb", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.sb s0, 0(s1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x80, 0x8c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "m", "CS_MODE_RISCV_ZBB", "CS_MODE_RISCV_ZBA", "+zcb", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "c.sh s0, 0(s1)"
|
||||
@@ -0,0 +1,370 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa2, 0xac ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.mvsa01 s1, s0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xe2, 0xac ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.mva01s s1, s0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x62, 0xac ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.mva01s s0, s0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x42, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popret {ra}, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x46, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popret {ra}, 32"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5e, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popret {ra, s0}, 64"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x62, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popret {ra, s0-s1}, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x76, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popret {ra, s0-s2}, 32"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x82, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popret {ra, s0-s3}, 32"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa2, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popret {ra, s0-s5}, 32"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xc2, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popret {ra, s0-s7}, 48"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xfe, 0xbe ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popret {ra, s0-s11}, 112"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x42, 0xbc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popretz {ra}, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x46, 0xbc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popretz {ra}, 32"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x5e, 0xbc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popretz {ra, s0}, 64"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x62, 0xbc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popretz {ra, s0-s1}, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x76, 0xbc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popretz {ra, s0-s2}, 32"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x82, 0xbc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popretz {ra, s0-s3}, 32"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa2, 0xbc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popretz {ra, s0-s5}, 32"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xc2, 0xbc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popretz {ra, s0-s7}, 48"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xfe, 0xbc ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.popretz {ra, s0-s11}, 112"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x42, 0xba ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.pop {ra}, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x46, 0xba ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.pop {ra}, 32"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x52, 0xba ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.pop {ra, s0}, 16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x66, 0xba ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.pop {ra, s0-s1}, 32"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x76, 0xba ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.pop {ra, s0-s2}, 32"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa2, 0xba ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.pop {ra, s0-s5}, 32"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xc2, 0xba ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.pop {ra, s0-s7}, 48"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf2, 0xba ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.pop {ra, s0-s11}, 64"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x42, 0xb8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.push {ra}, -16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x56, 0xb8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.push {ra, s0}, -32"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x62, 0xb8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.push {ra, s0-s1}, -16"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x82, 0xb8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.push {ra, s0-s3}, -32"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xc2, 0xb8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.push {ra, s0-s7}, -48"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xc6, 0xb8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.push {ra, s0-s7}, -64"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xf6, 0xb8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.push {ra, s0-s11}, -80"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xfe, 0xb8 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMP", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.push {ra, s0-s11}, -112"
|
||||
@@ -0,0 +1,20 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x06, 0xa0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMT", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.jt 1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x82, 0xa0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZCMT", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "cm.jalt 32"
|
||||
@@ -0,0 +1,370 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x43, 0x75, 0xe6, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmadd.d a0, a2, a4, a6, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x47, 0x75, 0xe6, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmsub.d a0, a2, a4, a6, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4b, 0x75, 0xe6, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmsub.d a0, a2, a4, a6, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4f, 0x75, 0xe6, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmadd.d a0, a2, a4, a6, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x7d, 0xee, 0x03 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fadd.d s10, t3, t5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x7d, 0xee, 0x0b ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsub.d s10, t3, t5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x7d, 0xee, 0x13 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmul.d s10, t3, t5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x7d, 0xee, 0x1b ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fdiv.d s10, t3, t5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x7a, 0x0b, 0x5a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsqrt.d s4, s6, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x0d, 0xee, 0x23 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnj.d s10, t3, t5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x1d, 0xee, 0x23 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnjn.d s10, t3, t5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x2d, 0xee, 0x23 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnjx.d s10, t3, t5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x0d, 0xee, 0x2b ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmin.d s10, t3, t5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x1d, 0xee, 0x2b ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmax.d s10, t3, t5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x7d, 0x1e, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.d s10, t3, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x0d, 0x0e, 0x42 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.d.s s10, t3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x3d, 0x0e, 0x42 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.d.s s10, t3, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x2d, 0xee, 0xa3 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "feq.d s10, t3, t5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x1d, 0xee, 0xa3 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flt.d s10, t3, t5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x0d, 0xee, 0xa3 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fle.d s10, t3, t5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x1d, 0x0e, 0xe2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fclass.d s10, t3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x7a, 0x0b, 0xc2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.w.d s4, s6, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x0d, 0x0e, 0xd2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.d.w s10, t3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x3d, 0x0e, 0xd2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.d.w s10, t3, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x0d, 0x1e, 0xd2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.d.wu s10, t3"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x3d, 0x1e, 0xd2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.d.wu s10, t3, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x43, 0x05, 0xe6, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmadd.d a0, a2, a4, a6, rne"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x47, 0x15, 0xe6, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmsub.d a0, a2, a4, a6, rtz"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4b, 0x25, 0xe6, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmsub.d a0, a2, a4, a6, rdn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4f, 0x35, 0xe6, 0x82 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmadd.d a0, a2, a4, a6, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x4d, 0xee, 0x03 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fadd.d s10, t3, t5, rmm"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x0d, 0xee, 0x13 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmul.d s10, t3, t5, rne"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x1d, 0xee, 0x1b ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fdiv.d s10, t3, t5, rtz"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x2a, 0x0b, 0x5a ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsqrt.d s4, s6, rdn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x3a, 0x1b, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.d s4, s6, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x4a, 0x0b, 0xc2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.w.d s4, s6, rmm"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x7a, 0x1b, 0xc2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZDINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.wu.d s4, s6, dyn"
|
||||
+20
@@ -0,0 +1,20 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x85, 0x14, 0xe2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfa", "CS_MODE_RISCV_D", "+zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmvh.x.d a1, fs1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x84, 0xc5, 0xb2 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfa", "CS_MODE_RISCV_D", "+zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmvp.d.x fs1, a1, a2"
|
||||
+140
@@ -0,0 +1,140 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x10, 0xc5, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zfbfmin", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft0, 12(a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x87, 0x90, 0x40, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zfbfmin", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft1, 4(ra)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x91, 0x06, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zfbfmin", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft2, -2048(a3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x87, 0x91, 0x04, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zfbfmin", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft3, -2048(s1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x12, 0xf9, 0x7f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zfbfmin", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft4, 2047(s2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x87, 0x92, 0x09, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zfbfmin", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft5, 0(s3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa7, 0x1f, 0x6a, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zfbfmin", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsh ft6, 2047(s4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x27, 0x90, 0x7a, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zfbfmin", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsh ft7, -2048(s5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x27, 0x10, 0x8b, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zfbfmin", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsh fs0, -2048(s6)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa7, 0x93, 0x9b, 0x3e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zfbfmin", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsh fs1, 999(s7)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x86, 0x0b, 0xe4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zfbfmin", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmv.x.h a2, fs7"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x00, 0x08, 0xf4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zfbfmin", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmv.h.x ft1, a6"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x75, 0x60, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zfbfmin", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.bf16 fa0, ft0, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x71, 0x86, 0x44 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "experimental-zfbfmin", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.bf16.s ft2, fa2, dyn"
|
||||
@@ -0,0 +1,480 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x10, 0xc5, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft0, 12(a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x87, 0x90, 0x40, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft1, 4(ra)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x91, 0x06, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft2, -2048(a3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x87, 0x91, 0x04, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft3, -2048(s1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x12, 0xf9, 0x7f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft4, 2047(s2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x87, 0x92, 0x09, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft5, 0(s3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa7, 0x1f, 0x6a, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsh ft6, 2047(s4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x27, 0x90, 0x7a, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsh ft7, -2048(s5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x27, 0x10, 0x8b, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsh fs0, -2048(s6)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa7, 0x93, 0x9b, 0x3e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsh fs1, 999(s7)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x43, 0xf5, 0xc5, 0x6c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmadd.h fa0, fa1, fa2, fa3, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x47, 0xf7, 0x07, 0x8d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmsub.h fa4, fa5, fa6, fa7, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4b, 0xf9, 0x49, 0xad ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmsub.h fs2, fs3, fs4, fs5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4f, 0xfb, 0x8b, 0xcd ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmadd.h fs6, fs7, fs8, fs9, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xfd, 0xcd, 0x05 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fadd.h fs10, fs11, ft8, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x7e, 0xff, 0x0d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsub.h ft9, ft10, ft11, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf0, 0x20, 0x14 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmul.h ft0, ft1, ft2, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x71, 0x52, 0x1c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fdiv.h ft3, ft4, ft5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf3, 0x03, 0x5c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsqrt.h ft6, ft7, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x04, 0xb5, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnj.h fs1, fa0, fa1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x95, 0xe6, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnjn.h fa1, fa3, fa4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xa7, 0xc6, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnjx.h fa4, fa3, fa2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x07, 0x18, 0x2d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmin.h fa5, fa6, fa7"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x99, 0x49, 0x2d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmax.h fs2, fs3, fs4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf5, 0x0a, 0xc4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.w.h a0, fs5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x75, 0x1b, 0xc4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.wu.h a1, fs6, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x86, 0x0b, 0xe4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmv.x.h a2, fs7"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x25, 0x9c, 0xa5 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "feq.h a1, fs8, fs9"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x16, 0xbd, 0xa5 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flt.h a2, fs10, fs11"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x06, 0xde, 0xa5 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fle.h a3, ft8, ft9"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x16, 0x0f, 0xe4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fclass.h a3, ft10"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x7f, 0x07, 0xd4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.h.w ft11, a4, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf0, 0x17, 0xd4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.h.wu ft0, a5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x00, 0x08, 0xf4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmv.h.x ft1, a6"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x43, 0x85, 0xc5, 0x6c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmadd.h fa0, fa1, fa2, fa3, rne"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x47, 0x97, 0x07, 0x8d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmsub.h fa4, fa5, fa6, fa7, rtz"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4b, 0xa9, 0x49, 0xad ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmsub.h fs2, fs3, fs4, fs5, rdn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4f, 0xbb, 0x8b, 0xcd ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmadd.h fs6, fs7, fs8, fs9, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x43, 0xc5, 0xc5, 0x6c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmadd.h fa0, fa1, fa2, fa3, rmm"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x8d, 0xcd, 0x05 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fadd.h fs10, fs11, ft8, rne"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x1e, 0xff, 0x0d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsub.h ft9, ft10, ft11, rtz"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xa0, 0x20, 0x14 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmul.h ft0, ft1, ft2, rdn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x31, 0x52, 0x1c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fdiv.h ft3, ft4, ft5, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xc3, 0x03, 0x5c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsqrt.h ft6, ft7, rmm"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xb5, 0x0a, 0xc4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.w.h a0, fs5, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x25, 0x1b, 0xc4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.wu.h a1, fs6, rdn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x1f, 0x07, 0xd4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.h.w ft11, a4, rtz"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x80, 0x17, 0xd4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfh", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.h.wu ft0, a5, rne"
|
||||
@@ -0,0 +1,180 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x10, 0xc5, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft0, 12(a0)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x87, 0x90, 0x40, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft1, 4(ra)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x91, 0x06, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft2, -2048(a3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x87, 0x91, 0x04, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft3, -2048(s1)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x07, 0x12, 0xf9, 0x7f ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft4, 2047(s2)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x87, 0x92, 0x09, 0x00 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flh ft5, 0(s3)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa7, 0x1f, 0x6a, 0x7e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsh ft6, 2047(s4)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x27, 0x90, 0x7a, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsh ft7, -2048(s5)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x27, 0x10, 0x8b, 0x80 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsh fs0, -2048(s6)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xa7, 0x93, 0x9b, 0x3e ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsh fs1, 999(s7)"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x86, 0x0b, 0xe4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmv.x.h a2, fs7"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x00, 0x08, 0xf4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmv.h.x ft1, a6"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x05, 0x20, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.h fa0, ft0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x35, 0x20, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.h fa0, ft0, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x71, 0x06, 0x44 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.h.s ft2, fa2, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x05, 0x20, 0x42 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.d.h fa0, ft0"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x35, 0x20, 0x42 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.d.h fa0, ft0, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x71, 0x16, 0x44 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "zfhmin", "CS_MODE_RISCV_D", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.h.d ft2, fa2, dyn"
|
||||
@@ -0,0 +1,360 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x43, 0xf5, 0xc5, 0x68 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmadd.s a0, a1, a2, a3, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x47, 0xf7, 0x07, 0x89 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmsub.s a4, a5, a6, a7, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4b, 0xf9, 0x49, 0xa9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmsub.s s2, s3, s4, s5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4f, 0xfb, 0x8b, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmadd.s s6, s7, s8, s9, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xfd, 0xcd, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fadd.s s10, s11, t3, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x7e, 0xff, 0x09 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsub.s t4, t5, t6, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf4, 0x24, 0x11 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmul.s s0, s1, s2, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x79, 0x5a, 0x19 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fdiv.s s3, s4, s5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf3, 0x03, 0x58 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsqrt.s t1, t2, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x04, 0xb5, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnj.s s1, a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x95, 0xe6, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnjn.s a1, a3, a4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xa7, 0xc6, 0x20 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnjx.s a4, a3, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x07, 0x18, 0x29 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmin.s a5, a6, a7"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x99, 0x49, 0x29 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmax.s s2, s3, s4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf5, 0x0a, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.w.s a0, s5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x75, 0x1b, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.wu.s a1, s6, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x25, 0x9c, 0xa1 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "feq.s a1, s8, s9"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x16, 0xbd, 0xa1 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flt.s a2, s10, s11"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x06, 0xde, 0xa1 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fle.s a3, t3, t4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x16, 0x0f, 0xe0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fclass.s a3, t5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x7f, 0x07, 0xd0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.w t6, a4, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf4, 0x17, 0xd0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.wu s0, a5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x43, 0x85, 0xc5, 0x68 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmadd.s a0, a1, a2, a3, rne"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x47, 0x97, 0x07, 0x89 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmsub.s a4, a5, a6, a7, rtz"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4b, 0xa9, 0x49, 0xa9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmsub.s s2, s3, s4, s5, rdn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4f, 0xbb, 0x8b, 0xc9 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmadd.s s6, s7, s8, s9, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x43, 0xc5, 0xc5, 0x68 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmadd.s a0, a1, a2, a3, rmm"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x8d, 0xcd, 0x01 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fadd.s s10, s11, t3, rne"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x1e, 0xff, 0x09 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsub.s t4, t5, t6, rtz"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xa4, 0x24, 0x11 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmul.s s0, s1, s2, rdn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x39, 0x5a, 0x19 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fdiv.s s3, s4, s5, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xc3, 0x03, 0x58 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsqrt.s t1, t2, rmm"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xb5, 0x0a, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.w.s a0, s5, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x25, 0x1b, 0xc0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.wu.s a1, s6, rdn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x1f, 0x07, 0xd0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.w t6, a4, rtz"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x84, 0x17, 0xd0 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.wu s0, a5, rne"
|
||||
@@ -0,0 +1,360 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x43, 0xf5, 0xc5, 0x6c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmadd.h a0, a1, a2, a3, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x47, 0xf7, 0x07, 0x8d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmsub.h a4, a5, a6, a7, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4b, 0xf9, 0x49, 0xad ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmsub.h s2, s3, s4, s5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4f, 0xfb, 0x8b, 0xcd ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmadd.h s6, s7, s8, s9, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xfd, 0xcd, 0x05 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fadd.h s10, s11, t3, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x7e, 0xff, 0x0d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsub.h t4, t5, t6, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf4, 0x24, 0x15 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmul.h s0, s1, s2, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x79, 0x5a, 0x1d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fdiv.h s3, s4, s5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xfb, 0x0b, 0x5c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsqrt.h s6, s7, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x04, 0xb5, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnj.h s1, a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x95, 0xe6, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnjn.h a1, a3, a4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xa7, 0xc6, 0x24 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsgnjx.h a4, a3, a2"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x07, 0x18, 0x2d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmin.h a5, a6, a7"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x99, 0x49, 0x2d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmax.h s2, s3, s4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf5, 0x0a, 0xc4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.w.h a0, s5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x75, 0x1b, 0xc4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.wu.h a1, s6, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x25, 0x9c, 0xa5 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "feq.h a1, s8, s9"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x16, 0xbd, 0xa5 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "flt.h a2, s10, s11"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x06, 0xde, 0xa5 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fle.h a3, t3, t4"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x16, 0x0f, 0xe4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fclass.h a3, t5"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x7f, 0x07, 0xd4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.h.w t6, a4, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf4, 0x17, 0xd4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.h.wu s0, a5, dyn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x43, 0x85, 0xc5, 0x6c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmadd.h a0, a1, a2, a3, rne"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x47, 0x97, 0x07, 0x8d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmsub.h a4, a5, a6, a7, rtz"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4b, 0xa9, 0x49, 0xad ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmsub.h s2, s3, s4, s5, rdn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x4f, 0xbb, 0x8b, 0xcd ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fnmadd.h s6, s7, s8, s9, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x43, 0xc5, 0xc5, 0x6c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmadd.h a0, a1, a2, a3, rmm"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x8d, 0xcd, 0x05 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fadd.h s10, s11, t3, rne"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x1e, 0xff, 0x0d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsub.h t4, t5, t6, rtz"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xa4, 0x24, 0x15 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fmul.h s0, s1, s2, rdn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x39, 0x5a, 0x1d ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fdiv.h s3, s4, s5, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xcb, 0x0b, 0x5c ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fsqrt.h s6, s7, rmm"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xb5, 0x0a, 0xc4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.w.h a0, s5, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x25, 0x1b, 0xc4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.wu.h a1, s6, rdn"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0xd3, 0x1f, 0x07, 0xd4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.h.w t6, a4, rtz"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x84, 0x17, 0xd4 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.h.wu s0, a5, rne"
|
||||
@@ -0,0 +1,30 @@
|
||||
test_cases:
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0x85, 0x25, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.h a0, a1"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xb5, 0x25, 0x40 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.s.h a0, a1, rup"
|
||||
|
||||
-
|
||||
input:
|
||||
bytes: [ 0x53, 0xf5, 0x05, 0x44 ]
|
||||
arch: "CS_ARCH_RISCV"
|
||||
options: [ "CS_MODE_RISCV32", "CS_MODE_RISCV_ZFINX", "CS_OPT_SYNTAX_NO_ALIAS_TEXT" ]
|
||||
expected:
|
||||
insns:
|
||||
-
|
||||
asm_text: "fcvt.h.s a0, a1, dyn"
|
||||
Some files were not shown because too many files have changed in this diff Show More
Reference in New Issue
Block a user